JPS60206059A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60206059A JPS60206059A JP6076384A JP6076384A JPS60206059A JP S60206059 A JPS60206059 A JP S60206059A JP 6076384 A JP6076384 A JP 6076384A JP 6076384 A JP6076384 A JP 6076384A JP S60206059 A JPS60206059 A JP S60206059A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- substrate
- gettering
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005247 gettering Methods 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 7
- 229910001385 heavy metal Inorganic materials 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052799 carbon Inorganic materials 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000001556 precipitation Methods 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 abstract 2
- 238000010276 construction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置がその半導体基板にモス形コンデ
ンサを備えたものに関し、特にバイポーラＬＳＩに使用
されるものである。
ンサを備えたものに関し、特にバイポーラＬＳＩに使用
されるものである。
従来、例えばバイポー？ ＬＳＩ ｌ＝カップリングコ
ンデンサが集積形成されたもののコンデンサ部分を第１
図に示す。図において、（１）はシリコン基板で、その
上面（；形成された窒化シリコンの絶縁被膜（２）に順
次積層して形成されたアルミニウムの電極層（３ａ）、
ＣＶＤ法によって形成された窒化シリコンの絶縁被膜（
４）、アルミニウムの電極層（３ｂ）で構成されていた
。
ンデンサが集積形成されたもののコンデンサ部分を第１
図に示す。図において、（１）はシリコン基板で、その
上面（；形成された窒化シリコンの絶縁被膜（２）に順
次積層して形成されたアルミニウムの電極層（３ａ）、
ＣＶＤ法によって形成された窒化シリコンの絶縁被膜（
４）、アルミニウムの電極層（３ｂ）で構成されていた
。
バイポーラＬＳＩの集積度を上げるためには、キャパシ
タンスを変化させずにコンデンサの外形を縮小する必要
がある。従って、上記従来の構造のコンデンサを小型化
するには絶縁被膜の膜厚を小にする必要があるが、ＣＶ
Ｄ法によって形成される窒化シリコン膜は膜厚が２００
０Ａ以下になるとピンホール等の発生によるコンデンサ
の初期ショートが多発し、歩留が低下し実用的でない。
タンスを変化させずにコンデンサの外形を縮小する必要
がある。従って、上記従来の構造のコンデンサを小型化
するには絶縁被膜の膜厚を小にする必要があるが、ＣＶ
Ｄ法によって形成される窒化シリコン膜は膜厚が２００
０Ａ以下になるとピンホール等の発生によるコンデンサ
の初期ショートが多発し、歩留が低下し実用的でない。
ピンホール？＝関しては半導体基板を熱酸化させた酸化
膜が有利である。ただし、このコンデンサを段間のカッ
プリングコンデンサとして用いる場合、バイアス電圧に
よらず一定のキャパシタンスである必要があシ、空乏層
の伸びが極めて少い高濃度ドープ層が用いられる。この
ような領域を酸化して得られる酸化膜は一般に絶縁耐圧
が低い。これは次の理由Ｃ二よる。すなわち、高濃度の
ドープ層には少なからず欠陥が存在し、Ｎａ、重金属等
によりデコレートされている場合が多い。このような部
分を酸化膜中に取込むと、酸化膜のある特定な部分に電
界集中が生じ、平均印加電界強度が低い場合でも絶縁破
壊が発生するためである。
膜が有利である。ただし、このコンデンサを段間のカッ
プリングコンデンサとして用いる場合、バイアス電圧に
よらず一定のキャパシタンスである必要があシ、空乏層
の伸びが極めて少い高濃度ドープ層が用いられる。この
ような領域を酸化して得られる酸化膜は一般に絶縁耐圧
が低い。これは次の理由Ｃ二よる。すなわち、高濃度の
ドープ層には少なからず欠陥が存在し、Ｎａ、重金属等
によりデコレートされている場合が多い。このような部
分を酸化膜中に取込むと、酸化膜のある特定な部分に電
界集中が生じ、平均印加電界強度が低い場合でも絶縁破
壊が発生するためである。
上記欠点を互いＣ打消すためにＭＮＯＳ （ＭｅｔａＡ
Ｎｉｔｒｉｄｅ ０ｘｉｄｅ ）構造も考えられるが、
これはＳｉＮ、５ｉ０２界面に発生するイメージ・チャ
ージの影響で、例えば５９ＭＨｚ程度の超高周波領域で
はＱが低下し、充分な特性を得ることが困難である。
Ｎｉｔｒｉｄｅ ０ｘｉｄｅ ）構造も考えられるが、
これはＳｉＮ、５ｉ０２界面に発生するイメージ・チャ
ージの影響で、例えば５９ＭＨｚ程度の超高周波領域で
はＱが低下し、充分な特性を得ることが困難である。
この発明は上記従来の問題点ｒ：鑑み、半導体装置の半
導体基板（二形成されたコンデンサを備える半導体装置
におけるコンデンサの小型化をはかる構造を提供する。
導体基板（二形成されたコンデンサを備える半導体装置
におけるコンデンサの小型化をはかる構造を提供する。
この発明Ｃ二かかる半導体装置におけるコンデンサは、
半導体基板の表層に形成された不純物濃度が５ｘｌＯｃ
ｍ 以上の高濃度ドープ層と、この高濃度ドープ層の表
面に形成された絶縁被膜と、前記絶縁被膜上に被着され
た電極層と、前記高濃度ドーグ層の周辺部に形成された
ゲッタ領域とを具備したことを特徴とする。
半導体基板の表層に形成された不純物濃度が５ｘｌＯｃ
ｍ 以上の高濃度ドープ層と、この高濃度ドープ層の表
面に形成された絶縁被膜と、前記絶縁被膜上に被着され
た電極層と、前記高濃度ドーグ層の周辺部に形成された
ゲッタ領域とを具備したことを特徴とする。
従って、絶縁被膜はシリコンの熱酸化によって形成され
るので、このコンデンサを形成する部分のシリコン基板
はバイアス電圧によるキャパシタンス変化をなくすため
、−例として５Ｘ１０ ｃｍ 以上のドーピングが施さ
れている。しかし、一般に高濃度に不純物ドープのなさ
れた基板の熱酸化膜は耐圧特性が劣り、コンデンサとし
て充分な耐圧特性が得られないので、この発明ではコン
デンサ周辺部にイオン打込したゲッタ領域を施すことに
より耐圧特性劣化の原因となる基板結晶欠陥の発生レベ
ル全抑え、基板中に存在する重金属等の不純物をゲッタ
することＣ二より充分な耐圧特性を有するコンデンサを
得る。
るので、このコンデンサを形成する部分のシリコン基板
はバイアス電圧によるキャパシタンス変化をなくすため
、−例として５Ｘ１０ ｃｍ 以上のドーピングが施さ
れている。しかし、一般に高濃度に不純物ドープのなさ
れた基板の熱酸化膜は耐圧特性が劣り、コンデンサとし
て充分な耐圧特性が得られないので、この発明ではコン
デンサ周辺部にイオン打込したゲッタ領域を施すことに
より耐圧特性劣化の原因となる基板結晶欠陥の発生レベ
ル全抑え、基板中に存在する重金属等の不純物をゲッタ
することＣ二より充分な耐圧特性を有するコンデンサを
得る。
次に、この発明を１実施例につき図面を参照して詳細に
説明する。この発明にかかるコンデンサは高濃度、例え
ば５刈Ｏｃｍ 以上の濃度にシリコン基板をドープした
ドープ層上に形成される。これによりＤＣバイアスが変
化しても基板中に伸びる空乏層厚ははとんど変化せず、
実用上キャパシタンスの変化は無視できる。
説明する。この発明にかかるコンデンサは高濃度、例え
ば５刈Ｏｃｍ 以上の濃度にシリコン基板をドープした
ドープ層上に形成される。これによりＤＣバイアスが変
化しても基板中に伸びる空乏層厚ははとんど変化せず、
実用上キャパシタンスの変化は無視できる。
そこで、この発明にかかるコンデンサを製造工程に従っ
て第２図以降について説明する。
て第２図以降について説明する。
まず、コンデンサを形成するためのシリコン基板（１）
全用意する。この基板（１）はＮ導電型で不純物濃度は
一般の１０ ｃｍ 程度のものの１主面側にリンを拡散
して５Ｘ１０ ａｎ 以上の濃度の高濃度ドーグ層住１
）ｔ−形成する（第２図）。
全用意する。この基板（１）はＮ導電型で不純物濃度は
一般の１０ ｃｍ 程度のものの１主面側にリンを拡散
して５Ｘ１０ ａｎ 以上の濃度の高濃度ドーグ層住１
）ｔ−形成する（第２図）。
ところで、一般に高濃度ドープ層は結晶欠陥を含み、こ
れら結晶欠陥が重金属等によってデコレートされ、さら
にこの上部に形成される熱酸化膜に取込まれることによ
り熱酸化膜（絶縁被膜）の耐圧特性を著しく劣化させる
。これに対しこの発明ではコンデンサｇ二形成される部
分の周辺にイオン注入を施してイオン注入層（１２ａ）
’に形成する（第３図）。上記イオン注入は一例とし
てカーボンを１８０ＫｅＶ テ１ｘｔｏ”ｃｍ −”以
上注入Ｔ ル。
れら結晶欠陥が重金属等によってデコレートされ、さら
にこの上部に形成される熱酸化膜に取込まれることによ
り熱酸化膜（絶縁被膜）の耐圧特性を著しく劣化させる
。これに対しこの発明ではコンデンサｇ二形成される部
分の周辺にイオン注入を施してイオン注入層（１２ａ）
’に形成する（第３図）。上記イオン注入は一例とし
てカーボンを１８０ＫｅＶ テ１ｘｔｏ”ｃｍ −”以
上注入Ｔ ル。
ついで、Ｎ２雰囲気において、１１００℃で６０分間の
熱処理を施してゲッタ能を備えるゲッタリング領域＠が
形成される。（第４図）。このゲッタリング領域はカー
ボンが基板内の酸素等の析出核となり、高濃度ドープ層
Ｃ二対しては含まれる重金属等をゲッタするとともに、
のちの熱酸化膜形成工程等で導入されるナトリウム等を
もゲッタする。さらに、上記熱処理により、高濃度ドー
プ層のごく表層にあるドーパントがアウトディフユーズ
してドーピング量が低減するので、コンデンサの耐圧特
性には良い影響をおよほす。
熱処理を施してゲッタ能を備えるゲッタリング領域＠が
形成される。（第４図）。このゲッタリング領域はカー
ボンが基板内の酸素等の析出核となり、高濃度ドープ層
Ｃ二対しては含まれる重金属等をゲッタするとともに、
のちの熱酸化膜形成工程等で導入されるナトリウム等を
もゲッタする。さらに、上記熱処理により、高濃度ドー
プ層のごく表層にあるドーパントがアウトディフユーズ
してドーピング量が低減するので、コンデンサの耐圧特
性には良い影響をおよほす。
次に、熱酸化を施しコンデンサ絶縁被膜（１３を形成す
る（第５図）。この酸化膜の膜厚は薄い方がコンデンサ
の面積も縮小できる。現在５００Ａ厚程度の絶縁被膜を
用いているが、より薄くすることも可能でおる。
る（第５図）。この酸化膜の膜厚は薄い方がコンデンサ
の面積も縮小できる。現在５００Ａ厚程度の絶縁被膜を
用いているが、より薄くすることも可能でおる。
次（＝、電極層（１４を形成する（第６図）。この電極
層はアルミニウムでよく、全面に蒸着後、エツチングを
施して所足パターンの電極に形成する。
層はアルミニウムでよく、全面に蒸着後、エツチングを
施して所足パターンの電極に形成する。
この発明によれば、従来ＣＶＤ法によって厚さ２００Ｏ
Ａの絶縁被膜を用いていたコンデンサ（：比べ面積ヲ１
／４に縮小させることができた。特にバイポーラＬＳＩ
ではそのチップの面積についてコンデンサの占める割合
が大きいので、この面積の低減によってチップの全面積
の約２０１縮小が達成されるという顕著な効果がある。
Ａの絶縁被膜を用いていたコンデンサ（：比べ面積ヲ１
／４に縮小させることができた。特にバイポーラＬＳＩ
ではそのチップの面積についてコンデンサの占める割合
が大きいので、この面積の低減によってチップの全面積
の約２０１縮小が達成されるという顕著な効果がある。
次に、インク２ゲツタリングを行なうことによって耐圧
特性を向上させることができた。上記耐圧特性はコンデ
ンサに印加する平均印加電界を変えて発生する不良数に
よって判足し、従来の構造のコンデンサにつき第７図に
示し、本発明（二よるコンデンサにつき第８図に示した
。そして両図を比較することによって本発明の効果が明
確になった。
特性を向上させることができた。上記耐圧特性はコンデ
ンサに印加する平均印加電界を変えて発生する不良数に
よって判足し、従来の構造のコンデンサにつき第７図に
示し、本発明（二よるコンデンサにつき第８図に示した
。そして両図を比較することによって本発明の効果が明
確になった。
さらに、本発明はゲッタリングサイトヲコンテンサのド
ーピング領域内に形成しているが、これはドーピング領
域外に離隔して形成した場合よりも安定であり、かつ効
果が顕著である。これは高濃度ドープ領域自体がある程
度ゲッタ能を有するため、この領域とインプラによって
形成されたゲッタリングサイトとの間の比較的低いドー
ピングレベルの領域の不純物等をゲッタし、高濃度ドー
プ領域の不純物に対しては充分なゲッタ効果を及はさな
いためである。
ーピング領域内に形成しているが、これはドーピング領
域外に離隔して形成した場合よりも安定であり、かつ効
果が顕著である。これは高濃度ドープ領域自体がある程
度ゲッタ能を有するため、この領域とインプラによって
形成されたゲッタリングサイトとの間の比較的低いドー
ピングレベルの領域の不純物等をゲッタし、高濃度ドー
プ領域の不純物に対しては充分なゲッタ効果を及はさな
いためである。
第１図は従来のコンデンサの断面図、第２図ないし第６
図はこの発明のコンデンサの製造工程を示すいずれも断
面図、第７図は従来の構造のコンデンサの耐圧特性を示
す線図、第８図はこの発明（二かかるコンデンサの耐圧
特性を示す線図である。 １ 半導体基板（シリコン基板） １１ 高濃度ドーグ層 １２ ゲッタリング領域（ゲッタリングサイト）１３
絶縁被膜（熱酸化膜） １４ 電極層 第 １ 図 第 ２ 図 第 ３ 図 第４図 第５図 ！？ 第 ６ 図 第７図
図はこの発明のコンデンサの製造工程を示すいずれも断
面図、第７図は従来の構造のコンデンサの耐圧特性を示
す線図、第８図はこの発明（二かかるコンデンサの耐圧
特性を示す線図である。 １ 半導体基板（シリコン基板） １１ 高濃度ドーグ層 １２ ゲッタリング領域（ゲッタリングサイト）１３
絶縁被膜（熱酸化膜） １４ 電極層 第 １ 図 第 ２ 図 第 ３ 図 第４図 第５図 ！？ 第 ６ 図 第７図
Claims (1)
- 能動素子とこの能動素子が形成された半導体基板の一部
に集積して形成されるコンデンサを偏見た半導体装置に
おけるコンデンサが、半導体基板の表層に形成された不
純物濃度が５Ｘ１０ ｅｌｎ 以上の高濃度ドープ領域
と、前記高濃度ドープ層の表面に形成された絶縁被膜と
、前記絶縁被膜上に被着された電極層と、前記高濃度ド
ープ層の周辺部に形成されたゲッタリング領域とを具備
してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076384A JPS60206059A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076384A JPS60206059A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206059A true JPS60206059A (ja) | 1985-10-17 |
Family
ID=13151637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6076384A Pending JPS60206059A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206059A (ja) |
-
1984
- 1984-03-30 JP JP6076384A patent/JPS60206059A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4502202A (en) | Method for fabricating overlaid device in stacked CMOS | |
| US5473184A (en) | Semiconductor device and method for fabricating same | |
| JPH08222645A (ja) | 軽くドープしたドレイン領域を形成する方法 | |
| JPH118352A (ja) | 半導体集積回路装置及びその製造方法 | |
| US6235594B1 (en) | Methods of fabricating an integrated circuit device with composite oxide dielectric | |
| JPH05102419A (ja) | ダイナミツクｒａｍにおける容量の形成方法 | |
| JPH0691183B2 (ja) | コンデンサを形成する方法 | |
| JPH0982956A (ja) | 半導体装置及びその製造方法 | |
| US6316339B1 (en) | Semiconductor device and production method thereof | |
| US7022565B1 (en) | Method of fabricating a trench capacitor of a mixed mode integrated circuit | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| JP2002170941A (ja) | 半導体装置及びその製造方法 | |
| US20020102808A1 (en) | Method for raising capacitance of a trench capacitor and reducing leakage current | |
| JPH05183164A (ja) | 半導体素子 | |
| JPS60206059A (ja) | 半導体装置 | |
| EP1020896A1 (en) | Integrated circuit device with composite oxide dielectric | |
| JPH0277149A (ja) | 半導体装置およびその製造方法 | |
| JPH0454390B2 (ja) | ||
| JPH06350079A (ja) | 半導体装置の製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JPH0561783B2 (ja) | ||
| JPH06302779A (ja) | 半導体装置及びその製造方法 | |
| JPH0955485A (ja) | 半導体装置の製造方法 | |
| KR0171096B1 (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
| JPH01192157A (ja) | 半導体装置 |