JPH07169951A - 酸化膜形成方法 - Google Patents
酸化膜形成方法Info
- Publication number
- JPH07169951A JPH07169951A JP27281094A JP27281094A JPH07169951A JP H07169951 A JPH07169951 A JP H07169951A JP 27281094 A JP27281094 A JP 27281094A JP 27281094 A JP27281094 A JP 27281094A JP H07169951 A JPH07169951 A JP H07169951A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- oxide
- film
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 32
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000010703 silicon Substances 0.000 claims abstract description 38
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 36
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000012298 atmosphere Substances 0.000 claims abstract description 17
- 229960001730 nitrous oxide Drugs 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 14
- 235000013842 nitrous oxide Nutrition 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 107
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 19
- 239000012159 carrier gas Substances 0.000 abstract description 13
- 239000007789 gas Substances 0.000 abstract description 12
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 11
- 239000010409 thin film Substances 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001301 oxygen Substances 0.000 abstract description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 abstract 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 20
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 シリコン基板上の酸化膜を形成する方法であ
り、酸化膜の信頼性と寿命を改善できる作成方法を提供
する。 【構成】 シリコン基板上の酸化膜の形成方法は、半導
体上で成長する下部成長酸化フイルム上に上部酸化フイ
ルムを置く裁置技術において、２つの酸化フイルムを周
囲を窒素酸化圧により作成し、窒素は酸化された半導体
の表面で結合させて表面でのぶらぶらしている接着剤を
減少させる。又、２つのフイルムを形成する温度とガス
を用いてフイルムの接合を所定通りの表面にし、酸化フ
イルムの領域はアニールし、電極は２つのフイルム層の
頂部に作成する。
り、酸化膜の信頼性と寿命を改善できる作成方法を提供
する。 【構成】 シリコン基板上の酸化膜の形成方法は、半導
体上で成長する下部成長酸化フイルム上に上部酸化フイ
ルムを置く裁置技術において、２つの酸化フイルムを周
囲を窒素酸化圧により作成し、窒素は酸化された半導体
の表面で結合させて表面でのぶらぶらしている接着剤を
減少させる。又、２つのフイルムを形成する温度とガス
を用いてフイルムの接合を所定通りの表面にし、酸化フ
イルムの領域はアニールし、電極は２つのフイルム層の
頂部に作成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体デバイスの製造
方法に関し、特にゲート酸化膜に関する。
方法に関し、特にゲート酸化膜に関する。
【０００２】
【従来の技術】集積回路チップの製造において、ゲート
領域など、電極から電気的に基板を絶縁するための誘電
体薄膜が、半導体基板上に形成される。集積回路のトラ
ンジスタやその他のデバイスは、半導体基板の設定され
た領域内でデバイスの数を増大させるためにますます小
型化されているので、膜は横方向の寸法だけでなく厚み
も低減されている。高品質の誘電体薄膜はＶＬＳＩやＵ
ＬＳＩ回路の性能を最適化する上で重要な役割を演じて
いる。
領域など、電極から電気的に基板を絶縁するための誘電
体薄膜が、半導体基板上に形成される。集積回路のトラ
ンジスタやその他のデバイスは、半導体基板の設定され
た領域内でデバイスの数を増大させるためにますます小
型化されているので、膜は横方向の寸法だけでなく厚み
も低減されている。高品質の誘電体薄膜はＶＬＳＩやＵ
ＬＳＩ回路の性能を最適化する上で重要な役割を演じて
いる。
【０００３】
【発明が解決しようとする課題】他の誘電体材料も電界
効果トランジスタ（ＦＥＴ）用にゲート酸化膜の形成の
ために時折使われているが、普通は二酸化シリコン（Ｓ
ｉＯ２）が使われる。理想的には、ゲート酸化膜は均一
な厚みを持つ。しかし、微少な誘電体の厚みの変化がゲ
ート容量に効くので、ピンホールや他の欠陥がそのデバ
イスの性能に影響する。
効果トランジスタ（ＦＥＴ）用にゲート酸化膜の形成の
ために時折使われているが、普通は二酸化シリコン（Ｓ
ｉＯ２）が使われる。理想的には、ゲート酸化膜は均一
な厚みを持つ。しかし、微少な誘電体の厚みの変化がゲ
ート容量に効くので、ピンホールや他の欠陥がそのデバ
イスの性能に影響する。
【０００４】”ホット・キャリア”トラッピングと呼ば
れる現象もゲート酸化膜の品質に関係する。デバイス動
作によって、シリコン基板に生成される電子は、シリコ
ンと酸化膜の間の障壁を超えるためのエネルギーを十分
に得ていて、酸化膜で捕獲される。捕獲された電荷は、
ＦＥＴデバイスのしきい値電圧のゆっくりした長期間の
変化を起こす。Ｒｏｙに対する米国特許第５１５３７０
号は、しきい値電圧が捕獲された電荷／容量に比例する
ことを教示し、電荷の捕獲と、欠陥による絶縁破壊が、
酸化薄膜の縮小限界を設定することを教示している。そ
のデバイスは酸化膜の品質に依存する率で数日間で回復
する。
れる現象もゲート酸化膜の品質に関係する。デバイス動
作によって、シリコン基板に生成される電子は、シリコ
ンと酸化膜の間の障壁を超えるためのエネルギーを十分
に得ていて、酸化膜で捕獲される。捕獲された電荷は、
ＦＥＴデバイスのしきい値電圧のゆっくりした長期間の
変化を起こす。Ｒｏｙに対する米国特許第５１５３７０
号は、しきい値電圧が捕獲された電荷／容量に比例する
ことを教示し、電荷の捕獲と、欠陥による絶縁破壊が、
酸化薄膜の縮小限界を設定することを教示している。そ
のデバイスは酸化膜の品質に依存する率で数日間で回復
する。
【０００５】本発明の目的は、その膜の絶縁破壊特性に
依存するホット・キャリアの信頼性と寿命を改善する、
ゲート酸化膜のような酸化薄膜を形成する方法を提供す
ることである。このように改善された特性を持つ半導体
デバイスを提供することも目的の一つである。
依存するホット・キャリアの信頼性と寿命を改善する、
ゲート酸化膜のような酸化薄膜を形成する方法を提供す
ることである。このように改善された特性を持つ半導体
デバイスを提供することも目的の一つである。
【０００６】
【課題を解決するための手段】上記の目的は、シリコン
と二酸化シリコンの接合面に窒素を加える熱成長下部酸
化膜と酸化膜の厚みを有用な程度まで増加させる堆積上
部酸化膜とから成る二層酸化膜を形成することで実現さ
れる。
と二酸化シリコンの接合面に窒素を加える熱成長下部酸
化膜と酸化膜の厚みを有用な程度まで増加させる堆積上
部酸化膜とから成る二層酸化膜を形成することで実現さ
れる。
【０００７】第一の工程で、二酸化シリコン（Ｓｉ
Ｏ2 ）薄膜が、酸化窒素の雰囲気中で半導体基板上に成
長する。「熱成長」は、ここでは、主にシリコン基板自
体の酸化依存して酸化物を形成することと定義する。従
来、熱酸化はシリコンを乾燥酸または水蒸気にさらすこ
とにより実施されている。乾燥酸素が使用された時のリ
コン表面での化学反応は、 Ｓｉ＋Ｏ2 → ＳｉＯ2 となる。一酸化二窒素Ｎ2 Ｏを加えることにより、Ｓｉ
／ＳｉＯ2 境界面に微量の窒素が結合される。
Ｏ2 ）薄膜が、酸化窒素の雰囲気中で半導体基板上に成
長する。「熱成長」は、ここでは、主にシリコン基板自
体の酸化依存して酸化物を形成することと定義する。従
来、熱酸化はシリコンを乾燥酸または水蒸気にさらすこ
とにより実施されている。乾燥酸素が使用された時のリ
コン表面での化学反応は、 Ｓｉ＋Ｏ2 → ＳｉＯ2 となる。一酸化二窒素Ｎ2 Ｏを加えることにより、Ｓｉ
／ＳｉＯ2 境界面に微量の窒素が結合される。
【０００８】熱成長酸化は、８００〜１０００℃の温度
範囲が好ましいが、高温で形成される。熱成長は、二酸
化シリコンの厚さが増えるにつれて、単調減少の割合で
進展する。
範囲が好ましいが、高温で形成される。熱成長は、二酸
化シリコンの厚さが増えるにつれて、単調減少の割合で
進展する。
【０００９】上部酸化膜は、「堆積」される。つまり、
主にシリコン表面での化学反応に依存しない様態で形成
される。上部酸化膜は、減圧気相成長法を使用して形成
するのが好ましい。二酸化シリコンを形成するためにＮ
2 Ｏ雰囲気中に、シリコンのキャリア・ガスが導入され
る。その工程は、下部の酸化膜の熱成長での温度以下の
温度で実施されることが好ましい。望ましいシリコンの
キャリア・ガスはジクロロシラン（ｄｉｃｈｌｏｒｏｓ
ｉｌａｎｅ）であり、その化学反応は、 ＳｉＨ2 ＣＩ2 ＋２Ｎ2 Ｏ → ＳｉＯ2 ＋２ＨＣＩ＋２Ｎ2 である。積層酸化膜は、欠陥の数を減らすためにアニー
ルされる。アニール温度は、積層酸化膜の熱成長と堆積
の時の温度と類似の範囲が好ましい。アニールは、Ｎ2
ＯかＮ2 の窒素雰囲気中で行われるが、Ｏ2 も加えるこ
ともある。次に、積層酸化膜は、パターン付けされ、ゲ
ート領域はパターン付けされた酸化膜上に形成される。
主にシリコン表面での化学反応に依存しない様態で形成
される。上部酸化膜は、減圧気相成長法を使用して形成
するのが好ましい。二酸化シリコンを形成するためにＮ
2 Ｏ雰囲気中に、シリコンのキャリア・ガスが導入され
る。その工程は、下部の酸化膜の熱成長での温度以下の
温度で実施されることが好ましい。望ましいシリコンの
キャリア・ガスはジクロロシラン（ｄｉｃｈｌｏｒｏｓ
ｉｌａｎｅ）であり、その化学反応は、 ＳｉＨ2 ＣＩ2 ＋２Ｎ2 Ｏ → ＳｉＯ2 ＋２ＨＣＩ＋２Ｎ2 である。積層酸化膜は、欠陥の数を減らすためにアニー
ルされる。アニール温度は、積層酸化膜の熱成長と堆積
の時の温度と類似の範囲が好ましい。アニールは、Ｎ2
ＯかＮ2 の窒素雰囲気中で行われるが、Ｏ2 も加えるこ
ともある。次に、積層酸化膜は、パターン付けされ、ゲ
ート領域はパターン付けされた酸化膜上に形成される。
【００１０】
【実施例】図１を参照すると、半導体基板１０は、基板
の残りの部分から島１６を電気的に絶縁するフィールド
酸化膜領域１２、１４を持つように示されている。フイ
ールド酸化膜領域１２、１４は、シリコン部分酸化（Ｌ
ＯＣＯＳ）アプローチ又は側壁マスク分離（ＳＷＡＭ
Ｉ）アプローチ、又は現在知られている他のアプローチ
を使って形成される。島１６は、トランジスタのような
集積回路デバイスの形成のために分離される。
の残りの部分から島１６を電気的に絶縁するフィールド
酸化膜領域１２、１４を持つように示されている。フイ
ールド酸化膜領域１２、１４は、シリコン部分酸化（Ｌ
ＯＣＯＳ）アプローチ又は側壁マスク分離（ＳＷＡＭ
Ｉ）アプローチ、又は現在知られている他のアプローチ
を使って形成される。島１６は、トランジスタのような
集積回路デバイスの形成のために分離される。
【００１１】普通、半導体基板１０は、シリコン・ウェ
ハである。トランジスタの電極は、ウェハの中に形成さ
れるか又はウェハの表面上に作られる。従来、電界効果
トランジスタは、半導体基板にソースやドレインを持
ち、基板の上に形成された電極領域を持っている。誘電
体層は、基板をゲート領域から絶縁するために採用され
ている。特別な誘電体層はゲート酸化膜と呼ばれている
が、下記の方法は他の基板上の誘電体層の形成にも使用
されうる。
ハである。トランジスタの電極は、ウェハの中に形成さ
れるか又はウェハの表面上に作られる。従来、電界効果
トランジスタは、半導体基板にソースやドレインを持
ち、基板の上に形成された電極領域を持っている。誘電
体層は、基板をゲート領域から絶縁するために採用され
ている。特別な誘電体層はゲート酸化膜と呼ばれている
が、下記の方法は他の基板上の誘電体層の形成にも使用
されうる。
【００１２】図２に示す第一段階で、熱酸化膜１８が半
導体ウェファの表面上に成長する。好ましい実施例で、
熱成長工程に関する温度の高さは、８００〜１０００℃
に保たれている。酸素のキャリア・ガスが酸化の始動の
ために導入される。シリコン／酸化膜の境界面２０に窒
素を結合させるための酸素のキャリア・ガスは、Ｎ2Ｏ
である。図２では、温度の高さは曲線２２で表されてい
るが、一方、Ｎ2 Ｏの流れは矢印２４で表されている。
導体ウェファの表面上に成長する。好ましい実施例で、
熱成長工程に関する温度の高さは、８００〜１０００℃
に保たれている。酸素のキャリア・ガスが酸化の始動の
ために導入される。シリコン／酸化膜の境界面２０に窒
素を結合させるための酸素のキャリア・ガスは、Ｎ2Ｏ
である。図２では、温度の高さは曲線２２で表されてい
るが、一方、Ｎ2 Ｏの流れは矢印２４で表されている。
【００１３】シリコン／酸化膜の境界面での窒素の結合
は、その境界面での不飽和結合の数を減少させる。つま
り、絶縁破壊特性に依存するホット・キャリアの信頼性
と寿命が改善される。ゲート酸化膜は、ＶＬＳＩやＵＬ
ＳＩ回路で、ますます薄くなってきているので、ホット
・キャリア効果はトランジスタのしきい値電圧のゆっく
りした長期間の変化を生む。窒素の導入による不飽和結
合の減少により、長期間の安定性が増加する。
は、その境界面での不飽和結合の数を減少させる。つま
り、絶縁破壊特性に依存するホット・キャリアの信頼性
と寿命が改善される。ゲート酸化膜は、ＶＬＳＩやＵＬ
ＳＩ回路で、ますます薄くなってきているので、ホット
・キャリア効果はトランジスタのしきい値電圧のゆっく
りした長期間の変化を生む。窒素の導入による不飽和結
合の減少により、長期間の安定性が増加する。
【００１４】熱酸化膜１８を形成するための二酸化シリ
コンＳｉＯ2 の熱成長は、自己規制される。熱酸化は厚
みが増すと、プロセスが遅くなる。２〜４ｎｍの範囲の
厚さは、熱酸化膜１８を形成するのに十分である。
コンＳｉＯ2 の熱成長は、自己規制される。熱酸化は厚
みが増すと、プロセスが遅くなる。２〜４ｎｍの範囲の
厚さは、熱酸化膜１８を形成するのに十分である。
【００１５】図３を参照すると、上部二酸化シリコン膜
２６は、下部の熱成長酸化膜１８の上に形成される。好
ましい実施例では、堆積酸化膜２０は熱酸化膜１８を成
長させる温度以下の温度で減圧気相成長（ＬＰＣＶＤ）
を使用して形成される。つまり、好ましい実施例では、
温度は１０００℃を超えない。ＬＰＣＶＤプロセス中の
許容圧力は０．６ｍＴｏｒｒであるが、これは決定的な
ものではない。
２６は、下部の熱成長酸化膜１８の上に形成される。好
ましい実施例では、堆積酸化膜２０は熱酸化膜１８を成
長させる温度以下の温度で減圧気相成長（ＬＰＣＶＤ）
を使用して形成される。つまり、好ましい実施例では、
温度は１０００℃を超えない。ＬＰＣＶＤプロセス中の
許容圧力は０．６ｍＴｏｒｒであるが、これは決定的な
ものではない。
【００１６】曲線２８は、熱酸化膜１８の成長に使用さ
れた温度以下の温度上昇を表しているが、第一の矢印３
０はＮ2 Ｏの流れを表し、第二の矢印３２はシリコンの
キャリア・ガスの流れを表す。決定的ではないが、シリ
コンのキャリア・ガスはジクロロシランが好ましい。第
一の矢印３０の一酸化二窒素（Ｎ2 Ｏ）の濃度は、ジク
ロロシラン（第二の矢印３２のシリコンのキャリア・ガ
ス）の流量より大きいことが好ましい。一酸化二窒素
（Ｎ2 Ｏ）とジクロロシランの２：１の比率が好まし
く、約３：１の比率が最適である。第一の矢印３０の一
酸化二窒素（Ｎ2 Ｏ）の流量は２１０ｃｃ／ｍであり、
一方、第二の矢印３２のジクロロシランの流量は７０ｃ
ｃ／ｍである。
れた温度以下の温度上昇を表しているが、第一の矢印３
０はＮ2 Ｏの流れを表し、第二の矢印３２はシリコンの
キャリア・ガスの流れを表す。決定的ではないが、シリ
コンのキャリア・ガスはジクロロシランが好ましい。第
一の矢印３０の一酸化二窒素（Ｎ2 Ｏ）の濃度は、ジク
ロロシラン（第二の矢印３２のシリコンのキャリア・ガ
ス）の流量より大きいことが好ましい。一酸化二窒素
（Ｎ2 Ｏ）とジクロロシランの２：１の比率が好まし
く、約３：１の比率が最適である。第一の矢印３０の一
酸化二窒素（Ｎ2 Ｏ）の流量は２１０ｃｃ／ｍであり、
一方、第二の矢印３２のジクロロシランの流量は７０ｃ
ｃ／ｍである。
【００１７】一酸化二窒素（Ｎ2 Ｏ）が支配的なガスで
あり、上部二酸化シリコン膜２６の形成温度は熱酸化膜
１８の形成温度と似ているので、二つのシリコン酸化膜
１８、２６の境界面は理想的である。上部堆積酸化膜２
０は出来上がりのゲート酸化膜構造の厚さを実用範囲に
上げる。堆積酸化膜２０は４〜１０ｎｍの範さである。
さらに、堆積酸化膜２０は、半導体基板１０での欠陥や
汚染によるＮ2 Ｏ成長の熱酸化膜１８の影響を失くす働
きもする。熱成長酸化膜１８のそのような欠陥は、ゲー
ト酸化膜が薄くなった時に、より大きい問題となる。
あり、上部二酸化シリコン膜２６の形成温度は熱酸化膜
１８の形成温度と似ているので、二つのシリコン酸化膜
１８、２６の境界面は理想的である。上部堆積酸化膜２
０は出来上がりのゲート酸化膜構造の厚さを実用範囲に
上げる。堆積酸化膜２０は４〜１０ｎｍの範さである。
さらに、堆積酸化膜２０は、半導体基板１０での欠陥や
汚染によるＮ2 Ｏ成長の熱酸化膜１８の影響を失くす働
きもする。熱成長酸化膜１８のそのような欠陥は、ゲー
ト酸化膜が薄くなった時に、より大きい問題となる。
【００１８】積層された酸化膜１８、２６は、酸化膜形
成温度と同様の温度で、Ｎ2 Ｏ、Ｏ2 またはＮ2 の雰囲
気中でアニールされる。アニールは、さらにゲート酸化
膜内の性能に影響する欠陥の可能性を減少させる。アニ
ールは窒素のキャリア・ガス内で行われるのが好まし
い。
成温度と同様の温度で、Ｎ2 Ｏ、Ｏ2 またはＮ2 の雰囲
気中でアニールされる。アニールは、さらにゲート酸化
膜内の性能に影響する欠陥の可能性を減少させる。アニ
ールは窒素のキャリア・ガス内で行われるのが好まし
い。
【００１９】図４では、ゲート領域４０は成長酸化膜１
８と堆積酸化膜（二酸化シリコン膜）２６から成る二層
ゲート酸化膜３４の上に作成される。普通、ポリシリコ
ン層が堆積され、ゲート領域４０の形成のためパターン
付けされる。ゲート領域４０のパターン付けは、感光膜
の露光と現像のためのフォトリソグラフィ技術を利用し
て実施され、現像された感光膜は、ゲートとゲート酸化
膜を次のエッチング工程での剥離を防ぐ。次に現像され
た感光膜が除去される。図５に示すソース／ドレイン領
域３６、３８を形成するため、イオン打込みまたは他の
既知の技術が、半導体基板１０の露光領域に不純物を注
入するために利用される。
８と堆積酸化膜（二酸化シリコン膜）２６から成る二層
ゲート酸化膜３４の上に作成される。普通、ポリシリコ
ン層が堆積され、ゲート領域４０の形成のためパターン
付けされる。ゲート領域４０のパターン付けは、感光膜
の露光と現像のためのフォトリソグラフィ技術を利用し
て実施され、現像された感光膜は、ゲートとゲート酸化
膜を次のエッチング工程での剥離を防ぐ。次に現像され
た感光膜が除去される。図５に示すソース／ドレイン領
域３６、３８を形成するため、イオン打込みまたは他の
既知の技術が、半導体基板１０の露光領域に不純物を注
入するために利用される。
【００２０】本発明はゲート酸化膜が形成されるものと
して記述され、図示されてきたが、二層誘電体膜は、誘
電体薄膜が半導体上に形成されるような他の応用にも採
用される。例えば、図４で、成長酸化膜１８と堆積酸化
膜２６から構成される誘電体薄膜（二層ゲート酸化膜）
３４は半導体基板１０を電気的内部配線（ゲート領域）
４０から分離するために形成される。
して記述され、図示されてきたが、二層誘電体膜は、誘
電体薄膜が半導体上に形成されるような他の応用にも採
用される。例えば、図４で、成長酸化膜１８と堆積酸化
膜２６から構成される誘電体薄膜（二層ゲート酸化膜）
３４は半導体基板１０を電気的内部配線（ゲート領域）
４０から分離するために形成される。
【００２１】上記説明した実施例において明らかなよう
に本発明に係る成長法と堆積法による二層ゲート酸化膜
の方法とデバイスは下記に示すように構成される。
に本発明に係る成長法と堆積法による二層ゲート酸化膜
の方法とデバイスは下記に示すように構成される。
【００２２】［１］シリコン基板を準備する工程と、一
酸化二窒素の雰囲気中で、シリコン基板上に下部酸化膜
を熱成長させ、窒化シリコン／酸化膜境界面を形成する
工程と、シリコンと一酸化二窒素の雰囲気中で上部酸化
膜を堆積する工程とを含む、シリコン基板上に酸化膜を
形成する方法である。
酸化二窒素の雰囲気中で、シリコン基板上に下部酸化膜
を熱成長させ、窒化シリコン／酸化膜境界面を形成する
工程と、シリコンと一酸化二窒素の雰囲気中で上部酸化
膜を堆積する工程とを含む、シリコン基板上に酸化膜を
形成する方法である。
【００２３】［２］さらに前記酸化膜上にゲート領域を
形成する工程を含む上記［１］に記載の方法である。
形成する工程を含む上記［１］に記載の方法である。
【００２４】［３］上部酸化膜の堆積工程がシリコン酸
化膜を気相成長させる工程であることを特徴とする上記
［１］に記載の方法である。
化膜を気相成長させる工程であることを特徴とする上記
［１］に記載の方法である。
【００２５】［４］さらに前記上部酸化膜の堆積後に前
記上部および下部酸化膜をアニールする工程を含む上記
［１］に記載の方法である。
記上部および下部酸化膜をアニールする工程を含む上記
［１］に記載の方法である。
【００２６】［５］前記下部酸化膜を熱成長させ、前記
上部酸化膜を前記堆積させる工程が、それぞれＮ2 Ｏ雰
囲気中で実施されることを特徴とする上記［１］に記載
の方法である。
上部酸化膜を前記堆積させる工程が、それぞれＮ2 Ｏ雰
囲気中で実施されることを特徴とする上記［１］に記載
の方法である。
【００２７】［６］前記下部酸化膜を熱成長させ、前記
上部酸化膜を前記堆積させる工程が、それぞれ８００℃
〜１０００℃の間の温度で実施されることを特徴とする
上記［１］に記載の方法である。
上部酸化膜を前記堆積させる工程が、それぞれ８００℃
〜１０００℃の間の温度で実施されることを特徴とする
上記［１］に記載の方法である。
【００２８】［７］前記下部酸化膜を熱成長させ、前記
上部酸化膜を前記堆積させる工程が、それぞれ１５ｎｍ
未満の組み合わせ厚さになるように実施されることを特
徴とする上記［６］に記載の方法である。
上部酸化膜を前記堆積させる工程が、それぞれ１５ｎｍ
未満の組み合わせ厚さになるように実施されることを特
徴とする上記［６］に記載の方法である。
【００２９】［８］前記下部酸化膜が５ｎｍ未満の厚さ
であることを特徴とする上記［７］に記載の方法であ
る。
であることを特徴とする上記［７］に記載の方法であ
る。
【００３０】［９］前記上部酸化膜の堆積工程が、Ｓｉ
Ｈ2 ＣＩ2 ガス・フローとＮ2 Ｏガス・フロー中で実施
される工程であることを特徴とする上記［１］に記載の
方法である。
Ｈ2 ＣＩ2 ガス・フローとＮ2 Ｏガス・フロー中で実施
される工程であることを特徴とする上記［１］に記載の
方法である。
【００３１】［１０］前記ＳｉＨ2 ＣＩ2 ガス・フロー
とＮ2 Ｏガス・フローの比率が少なくとも２：１である
ことを特徴とする上記［１］に記載の方法である。
とＮ2 Ｏガス・フローの比率が少なくとも２：１である
ことを特徴とする上記［１］に記載の方法である。
【００３２】［１１］シリコン基板を準備する工程と、
前記シリコン基板付近の温度を第一の温度まで上げ、前
記雰囲気にＮ2 Ｏガスを導入することを含めて、熱成長
技術を使って前記シリコン基板上に第一の酸化膜を成長
させる工程と、第一の温度を超えない最大温度に前記シ
リコン基板付近の前記温度を維持し、前記雰囲気にＮ2
Ｏガスとシリコンのキャリア・ガスを導入することを含
めて、気相成長技術を使って前記第一の酸化膜上に第二
の酸化膜を堆積する工程と、前記第二の酸化膜上にゲー
トを形成する工程とを含む、半導体デバイス上にゲート
領域を形成する方法である。
前記シリコン基板付近の温度を第一の温度まで上げ、前
記雰囲気にＮ2 Ｏガスを導入することを含めて、熱成長
技術を使って前記シリコン基板上に第一の酸化膜を成長
させる工程と、第一の温度を超えない最大温度に前記シ
リコン基板付近の前記温度を維持し、前記雰囲気にＮ2
Ｏガスとシリコンのキャリア・ガスを導入することを含
めて、気相成長技術を使って前記第一の酸化膜上に第二
の酸化膜を堆積する工程と、前記第二の酸化膜上にゲー
トを形成する工程とを含む、半導体デバイス上にゲート
領域を形成する方法である。
【００３３】［１２］さらに前記ゲートの形成前に、前
記第一と第二の酸化膜をアニールし、前記アニールを第
一の温度を超えない最大温度で行う工程を含む、上記
［１１］に記載の方法である。
記第一と第二の酸化膜をアニールし、前記アニールを第
一の温度を超えない最大温度で行う工程を含む、上記
［１１］に記載の方法である。
【００３４】［１３］前記シリコンのキャリア・ガスが
前記Ｎ2 Ｏガスの濃度より低い濃度のジクロロシランで
あることを特徴とする上記［１１］に記載の方法であ
る。
前記Ｎ2 Ｏガスの濃度より低い濃度のジクロロシランで
あることを特徴とする上記［１１］に記載の方法であ
る。
【００３５】［１４］前記第一と第二の酸化膜が１５ｎ
ｍ未満の組み合わせ厚さに形成されることを特徴とする
上記［１１］に記載の方法である。
ｍ未満の組み合わせ厚さに形成されることを特徴とする
上記［１１］に記載の方法である。
【００３６】［１５］アニールが窒素のキャリア・ガス
雰囲気で実施されることを特徴とする上記［１２］に記
載の方法である。
雰囲気で実施されることを特徴とする上記［１２］に記
載の方法である。
【００３７】［１６］シリコン基板と、前記シリコン基
板と熱成長シリコン酸化膜の境界面がある窒素濃度を有
する、前記シリコン基板上の熱成長シリコン酸化膜と、
前記熱成長シリコン酸化膜上の堆積シリコン酸化膜と、
前記堆積シリコン酸化膜上のゲート領域とを備える半導
体デバイスである。
板と熱成長シリコン酸化膜の境界面がある窒素濃度を有
する、前記シリコン基板上の熱成長シリコン酸化膜と、
前記熱成長シリコン酸化膜上の堆積シリコン酸化膜と、
前記堆積シリコン酸化膜上のゲート領域とを備える半導
体デバイスである。
【００３８】［１７］前記シリコン基板が前記熱成長シ
リコン酸化膜の両側にソース領域とドレイン領域を持つ
ことを特徴とする上記［１６］に記載の方法である。
リコン酸化膜の両側にソース領域とドレイン領域を持つ
ことを特徴とする上記［１６］に記載の方法である。
【００３９】［１８］前記熱成長シリコン酸化膜と前記
堆積シリコン酸化膜が１５ｎｍ未満の組み合わせ厚さに
形成されることを特徴とする上記［１６］に記載の方法
である。
堆積シリコン酸化膜が１５ｎｍ未満の組み合わせ厚さに
形成されることを特徴とする上記［１６］に記載の方法
である。
【００４０】
【発明の効果】本発明の利点は、Ｓｉ／ＳｉＯ2 境界面
に窒素を結合させることにより、不飽和結合を大幅に減
少できることである。Ｎ2 Ｏ雰囲気で生成されたより安
定なＳｉＯ2 薄膜は、Ｏ2 またはＨ2 雰囲気で成長させ
た酸化膜に比べると、電荷ステートの数が減少してい
る。結果的に、絶縁破壊特性に依存するホット・キャリ
アの信頼性と寿命が改善される。
に窒素を結合させることにより、不飽和結合を大幅に減
少できることである。Ｎ2 Ｏ雰囲気で生成されたより安
定なＳｉＯ2 薄膜は、Ｏ2 またはＨ2 雰囲気で成長させ
た酸化膜に比べると、電荷ステートの数が減少してい
る。結果的に、絶縁破壊特性に依存するホット・キャリ
アの信頼性と寿命が改善される。
【００４１】その膜の成長が自己規制されるので、Ｎ2
Ｏ成長の酸化膜の適用先には制限がある。ＵＬＳＩでの
適用先では、酸化膜成長は２〜４ｎｍの範囲の厚さで終
了する。上部酸化膜が、次に堆積される。本発明の第二
の利点は堆積された酸化膜は実用的な範囲の厚さを提供
することである。繰り返すが、ＵＬＳＩでの適用先で
は、堆積酸化膜は、厚さ４〜１０ｎｍの範囲である。他
の利点は、上部の堆積酸化膜は、基板欠陥または汚染に
より発生する、下部成長酸化膜のいかなる欠陥も覆って
しまうことである。
Ｏ成長の酸化膜の適用先には制限がある。ＵＬＳＩでの
適用先では、酸化膜成長は２〜４ｎｍの範囲の厚さで終
了する。上部酸化膜が、次に堆積される。本発明の第二
の利点は堆積された酸化膜は実用的な範囲の厚さを提供
することである。繰り返すが、ＵＬＳＩでの適用先で
は、堆積酸化膜は、厚さ４〜１０ｎｍの範囲である。他
の利点は、上部の堆積酸化膜は、基板欠陥または汚染に
より発生する、下部成長酸化膜のいかなる欠陥も覆って
しまうことである。
【００４２】上部堆積酸化膜の形成において、一酸化二
窒素とジクロロシランの比は、少なくとも２：１が好ま
しく、最適値は約３：１である。一酸化二窒素は優勢な
ので、酸化膜成長と酸化膜堆積の工程は、雰囲気も温度
に関しても似た態様で実行される。つまり、本発明の別
の利点は、好ましい境界面が二つの薄膜の結合部で生み
出されることである。
窒素とジクロロシランの比は、少なくとも２：１が好ま
しく、最適値は約３：１である。一酸化二窒素は優勢な
ので、酸化膜成長と酸化膜堆積の工程は、雰囲気も温度
に関しても似た態様で実行される。つまり、本発明の別
の利点は、好ましい境界面が二つの薄膜の結合部で生み
出されることである。
【図１】フィールド酸化膜領域を持つ半導体ウェファの
一部の断面図である。
一部の断面図である。
【図２】下部酸化膜の熱成長中の図１の半導体基板の断
面図である。
面図である。
【図３】上部酸化膜の堆積中の図２の半導体基板の断面
図である。
図である。
【図４】酸化膜上にパターン付けされた電導性領域を持
つ図３の半導体基板の断面図である。
つ図３の半導体基板の断面図である。
【図５】内部に形成されたソース／ドレイン領域を持つ
図４の半導体基板の断面図である。
図４の半導体基板の断面図である。
１０ 半導体基板 １２、１４ フィールド酸化膜領域 １６ 島 １８ 熱酸化膜 ２０ 堆積酸化膜 ２６ 上部二酸化シリコン膜 ３４ 二層ゲート領域 ３６、３８ ソース／ドレイン領域 ４０ ゲート領域
Claims (1)
- 【請求項１】 シリコン基板を準備する工程と、 一酸化二窒素の雰囲気中で、シリコン基板上に下部酸化
膜を熱成長させ、窒化シリコン／酸化膜境界面を形成す
る工程と、 シリコンと一酸化二窒素の雰囲気中で上部酸化膜を堆積
する工程とを含む、酸化膜形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13477493A | 1993-10-12 | 1993-10-12 | |
| US134,774 | 1993-10-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07169951A true JPH07169951A (ja) | 1995-07-04 |
Family
ID=22464933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27281094A Pending JPH07169951A (ja) | 1993-10-12 | 1994-10-12 | 酸化膜形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH07169951A (ja) |
| DE (1) | DE4419762A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294473A (ja) * | 2008-08-08 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980012639A (ko) * | 1996-07-29 | 1998-04-30 | 윌리엄 비. 켐플러 | 초박 적층형 게이트 유전체 구조물 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2664685B2 (ja) * | 1987-07-31 | 1997-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
-
1994
- 1994-06-06 DE DE19944419762 patent/DE4419762A1/de not_active Ceased
- 1994-10-12 JP JP27281094A patent/JPH07169951A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008294473A (ja) * | 2008-08-08 | 2008-12-04 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4419762A1 (de) | 1995-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0428283B1 (en) | Method for local oxidation of silicon | |
| JP2679639B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6323656B2 (ja) | ||
| JPH0451071B2 (ja) | ||
| JP2932552B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0851144A (ja) | 半導体集積回路の一部の構成体及びその製造方法 | |
| JPS61220474A (ja) | ジユアル電子注入構造体 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US6753559B2 (en) | Transistor having improved gate structure | |
| JPH10178170A (ja) | 半導体装置及びその製造方法 | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JPH07169951A (ja) | 酸化膜形成方法 | |
| JP2002016152A (ja) | 半導体装置の製造方法 | |
| JP2538830B2 (ja) | セラミックのバリヤ層を利用したシリコンの部分的酸化方法 | |
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPH11297689A (ja) | シリコン絶縁膜の熱処理方法並びに半導体装置の製造方法 | |
| JP2000164592A (ja) | 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体 | |
| JP4309492B2 (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| KR0183820B1 (ko) | Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| KR100347142B1 (ko) | 유전막 제조 방법 |