JP3295178B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3295178B2 JP3295178B2 JP12351593A JP12351593A JP3295178B2 JP 3295178 B2 JP3295178 B2 JP 3295178B2 JP 12351593 A JP12351593 A JP 12351593A JP 12351593 A JP12351593 A JP 12351593A JP 3295178 B2 JP3295178 B2 JP 3295178B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon nitride
- silicon
- oxynitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
ゲート絶縁膜に使用するONO膜(酸化膜−窒化膜−酸
化膜)を有する半導体装置及びその製造方法に関する。
シタは、"Oxidation Studies of Crystalline CVD Sili
con Nitride"(J.Electronchem.Soc.,Vol.136,No.5 ,19
89.5)に記載されている。
ャパシタは、図2に示すように、シリコン基板21上に
下部電極用ポリシリコン22を形成した後、自然酸化膜
23、シリコン窒化膜24を形成し、シリコン窒化膜2
4上部を熱酸化(ウエット酸化又はドライ酸化)するこ
とによって、シリコン窒化膜24上にtop 酸化膜(オキ
シナイトライド(SiOx Ny )膜25、シリコン酸化
膜26)を形成し、top 酸化膜形成後、top 酸化膜上に
上部電極用ポリシリコン27を形成していた。
酸化膜23、シリコン窒化膜24、top 酸化膜)におけ
るtop 酸化膜は、シリコン窒化膜24上に形成されたオ
キシナイトライド膜25とシリコン酸化膜26との2層
構造からなる。このtop 酸化膜の上層部、シリコン酸化
膜26は、top 酸化膜の下層部、オキシナイトライド膜
25よりも比誘電率が低く、且つ結晶構造的にも粗いシ
リコン酸化膜を半導体の表層に含むため、絶縁性が劣
り、キャパシタ誘電体膜を有する半導体装置における容
量増加やリーク電流低減に限界が生じ、ゲート絶縁膜を
有する半導体装置におけるリーク電流低減に限界が生じ
るという問題があった。
してのONO膜においては容量増加とリーク電流低減と
を両立させ、ゲート絶縁膜としてのONO膜においては
リーク電流低減を図ることができる半導体装置及びその
製造方法を提供することを目的とする。
は、半導体基板上に酸化膜とシリコン窒化膜とが形成さ
れた半導体装置において、前記シリコン窒化膜上に形成
されたオキシナイトライド膜と、このオキシナイトライ
ド膜上に直接接触して形成された導電膜とを有し、前記
酸化膜、前記シリコン窒化膜及び前記オキシナイトライ
ド膜からなるONO膜がキャパシタ誘電体膜またはゲー
ト絶縁膜であるものである。
は、半導体基板上に酸化膜とシリコン窒化膜とを形成す
る工程と、前記シリコン窒化膜上部を酸化して該シリコ
ン窒化膜上にオキシナイトライド膜及びシリコン酸化膜
からなる上部膜を形成する工程と、前記上部膜厚の8/
10〜9/10をエッチング除去することにより、前記
シリコン酸化膜のみを除去する工程と、露出した前記オ
キシナイトライド膜上に直接接触するように導電膜を形
成する工程とを有するものである。
化膜(上部膜:オキシナイトライド膜、シリコン酸化
膜)とからなるONO膜のうち、top酸化膜上層にあた
るシリコン酸化膜は、オキシナイトライド膜よりも比誘
電率が低く、且つ絶縁性に劣るためtop酸化膜のシリコ
ン酸化膜をエッチングして取り除き、酸化膜とシリコン
窒化膜とオキシナイトライド膜のみのtop酸化膜とから
なるONO膜にすることにより、絶縁性に優れたONO
膜を得ることができる。従って、このONO膜をキャパ
シタ誘電体膜を有する半導体装置に用いることにより、
容量増加とリーク電流低減との両立を図ることができ
る。又、このONO膜をゲート絶縁膜を有する半導体装
置に用いれば、リーク電流低減を図ることができる。
適用した場合の一実施例を説明する。
基板11上に、キャパシタの下部電極として、下部電極
用ポリシリコン12をCVD法により厚さ例えば100
〜300nmで成長させる。下部電極用ポリシリコン1
2成長後、下部電極用ポリシリコン12上部には自然酸
化膜13が厚さ約1〜2nmで形成される。自然酸化膜
13形成後、CVD法によりシリコン窒化膜14を成長
させる。このシリコン窒化膜14の形成条件は、例え
ば、成長温度700〜750℃、その厚さ10〜20n
mを規定する。その後、シリコン窒化膜14上部を熱酸
化することにより、top 酸化膜(オキシナイトライド膜
15とシリコン酸化膜16)を形成する。ここでのシリ
コン窒化膜14の熱酸化条件は、例えばウエット酸化で
900℃/30分と規定する。
膜を形成後、top 酸化膜の上層にあたるシリコン酸化膜
16部分をエッチングにより除去する。ここでのエッチ
ングの条件は、例えば、0.5%濃度のフッ化水素水溶
液で、2〜10分と規定する。このエッチングは、シリ
コン窒化膜14上部の熱酸化により形成されたtop 酸化
膜のうち、シリコン酸化膜16部分のみをエッチングす
るものである。このシリコン酸化膜16をエッチングす
る量は、top 酸化膜(オキシナイトライド膜、シリコン
酸化膜)厚の8/10〜9/10である。
酸化膜16をエッチングして取り除いた後に、オキシナ
イトライド膜15上にキャパシタの上部電極として使用
する上部電極用ポリシリコン17を形成することによ
り、キャパシタ構造を形成する。
っているシリコン酸化膜16を取り除くことができるの
で、比誘電率が高くなり絶縁性に優れたONO膜を得る
ことができる。従って、キャパシタの容量が増加すると
共にリーク電流を低減することができる。なお、本実施
例ではキャパシタについて記述したが、このONO膜を
ゲート絶縁膜に用いれば、絶縁性に優れるという該ON
O膜の特徴からゲート電極のリーク電流が減少する。
(オキシナイトライド膜,シリコン酸化膜)のシリコン
酸化膜は、オキシナイトライド膜よりも比誘電率が低
く、絶縁性も劣っているため、top 酸化膜のシリコン酸
化膜をエッチングして取り除くことにより、キャパシタ
誘電体膜としてONO膜を有するDRAM等の半導体装
置における容量増加とリーク電流低減とを図り、ゲート
絶縁膜としてONO膜を有するMOSトランジスタ等の
半導体装置におけるリーク電流低減を図ることができ
る。
を製造工程順に示す断面図である。
である。
Claims (3)
- 【請求項1】 半導体基板上に酸化膜とシリコン窒化膜
とを形成する工程と、 前記シリコン窒化膜上部を酸化して該シリコン窒化膜上
にオキシナイトライド膜及びシリコン酸化膜からなる上
部膜を形成する工程と、 前記上部膜厚の8/10〜9/10をエッチング除去す
ることにより、前記シリコン酸化膜のみを除去する工程
と、 露出した前記オキシナイトライド膜上に直接接触するよ
うに導電膜を形成する工程とを有することを特徴とする
半導体装置の製造方法。 - 【請求項2】 前記シリコン酸化膜をエッチング除去す
る工程は、フッ化水素水溶液を用いてウエットエッチン
グする工程であることを特徴とする請求項1に記載の半
導体装置の製造方法。 - 【請求項3】 前記酸化膜、前記シリコン窒化膜及び前
記オキシナイトライド膜をゲート絶縁膜とする工程とを
更に有することを特徴とする請求項1に記載の半導体装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12351593A JP3295178B2 (ja) | 1993-04-27 | 1993-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12351593A JP3295178B2 (ja) | 1993-04-27 | 1993-04-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06310654A JPH06310654A (ja) | 1994-11-04 |
JP3295178B2 true JP3295178B2 (ja) | 2002-06-24 |
Family
ID=14862526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12351593A Expired - Lifetime JP3295178B2 (ja) | 1993-04-27 | 1993-04-27 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3295178B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100282425B1 (ko) * | 1997-10-10 | 2001-04-02 | 김영환 | 캐패시터의제조방법 |
KR100459937B1 (ko) * | 2002-06-11 | 2004-12-03 | 동부전자 주식회사 | Mim 커패시터를 갖는 반도체 소자의 제조방법 |
KR20040019512A (ko) * | 2002-08-28 | 2004-03-06 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
KR100665396B1 (ko) * | 2004-01-09 | 2007-01-04 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
KR100833444B1 (ko) | 2006-03-28 | 2008-05-29 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
CN103594354B (zh) * | 2013-11-08 | 2016-07-06 | 溧阳市江大技术转移中心有限公司 | 一种电介质层的制造方法 |
CN103606513B (zh) * | 2013-11-08 | 2016-02-17 | 溧阳市江大技术转移中心有限公司 | 一种半导体电容器的制造方法 |
CN105448886B (zh) * | 2014-08-06 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 电容器以及制备方法 |
-
1993
- 1993-04-27 JP JP12351593A patent/JP3295178B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06310654A (ja) | 1994-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2962250B2 (ja) | 半導体記憶装置の製造方法 | |
KR0139731B1 (ko) | 반도체 장치의 제조방법 | |
JP3295178B2 (ja) | 半導体装置の製造方法 | |
JPS5950101B2 (ja) | 半導体装置の製法 | |
JPS6235268B2 (ja) | ||
JPS6228591B2 (ja) | ||
JP3071268B2 (ja) | 半導体装置の製造方法 | |
JP3127866B2 (ja) | 半導体素子の製造方法 | |
JPH0454390B2 (ja) | ||
JPH0230186B2 (ja) | ||
JPS632375A (ja) | 半導体記憶装置の製造方法 | |
JP3085817B2 (ja) | 半導体装置の製造方法 | |
JP3130692B2 (ja) | 半導体記憶装置の製造方法 | |
JP3006793B2 (ja) | 半導体集積回路装置の製造方法 | |
JPS5984570A (ja) | 半導体装置用キヤパシタの製造方法 | |
JPH0685195A (ja) | 半導体記憶装置の製造方法 | |
JPH11345871A (ja) | 半導体装置の製造方法 | |
JP3371169B2 (ja) | 半導体装置の製造方法 | |
JPH0567751A (ja) | 半導体装置の製造方法 | |
JPH05121654A (ja) | 半導体装置の製造方法 | |
JPH07176528A (ja) | 半導体装置における絶縁膜の製造方法 | |
JPH07169951A (ja) | 酸化膜形成方法 | |
JPH0669518A (ja) | 半導体装置の製造方法 | |
JP2943383B2 (ja) | 半導体装置の製造方法 | |
JP2687752B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080405 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090405 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100405 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110405 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120405 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130405 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140405 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |