JP3085817B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3085817B2 JP3085817B2 JP05052182A JP5218293A JP3085817B2 JP 3085817 B2 JP3085817 B2 JP 3085817B2 JP 05052182 A JP05052182 A JP 05052182A JP 5218293 A JP5218293 A JP 5218293A JP 3085817 B2 JP3085817 B2 JP 3085817B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- forming
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置、特にフ
ィン構造のキャパシタ部を有する半導体装置の主として
そのキャパシタ部の構造と製造方法に関するものであ
る。
ィン構造のキャパシタ部を有する半導体装置の主として
そのキャパシタ部の構造と製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓ Ｍｅｍｏｒｙ）などのメモリセ
ルの一つとして、周知のようにスタックトキャパシタ構
造があるが、近来、集積度が上がるにつれ、この構造は
フィン（Ｆｉｎ）と呼ばれる構造が用いられるようにな
ってきている。この構造は図５に示すように、セルコン
タクト６の部分に下部電極（ストレージノード）８が縦
方向と横方向に丁度Ｔ字形に形成されており、その下部
電極８の表面にキャパシタ絶縁膜である誘電体膜１３が
形成されている。この形が魚の尾びれに似ていることか
ら周知のようにフィン構造と呼ばれている。このような
構造にすると、単なるスタックトキャパシタ構造より集
積度が上がり、容量も十分確保できる。なお、図５の
（ａ）は主要部の全体図、（ｂ）は図（ａ）のフィン構
造のつけ根部分周辺１５の部分の拡大図である。
ｎｄｏｍ Ａｃｃｅｓ Ｍｅｍｏｒｙ）などのメモリセ
ルの一つとして、周知のようにスタックトキャパシタ構
造があるが、近来、集積度が上がるにつれ、この構造は
フィン（Ｆｉｎ）と呼ばれる構造が用いられるようにな
ってきている。この構造は図５に示すように、セルコン
タクト６の部分に下部電極（ストレージノード）８が縦
方向と横方向に丁度Ｔ字形に形成されており、その下部
電極８の表面にキャパシタ絶縁膜である誘電体膜１３が
形成されている。この形が魚の尾びれに似ていることか
ら周知のようにフィン構造と呼ばれている。このような
構造にすると、単なるスタックトキャパシタ構造より集
積度が上がり、容量も十分確保できる。なお、図５の
（ａ）は主要部の全体図、（ｂ）は図（ａ）のフィン構
造のつけ根部分周辺１５の部分の拡大図である。
【０００３】このような構造の製造方法の概略を、主に
そのフィン構造の部分を中心に図５を参照図として以下
に説明する。
そのフィン構造の部分を中心に図５を参照図として以下
に説明する。
【０００４】まず、半導体基板（Ｐ型（１００）シリコ
ン基板、以下単に基板と称す）１上に、フィールド酸化
膜２、ゲート電極（ワード線となるもので材料は一般に
ポリシリコン）３、ｎ+ 拡散層４、層間絶縁膜５を既知
の方法で形成する。その後、前記層間絶縁膜５の上に、
後工程の犠牲絶縁膜除去のときのストッパ膜となるＳｉ
Ｎ膜７を減圧ＣＶＤ（化学的気相成長）法により１００
〜５００Å程度成長させる。次いで、その上に犠牲絶縁
膜（例えばＮＳＧ（Ｎｏｎ Ｄｏｐｅｄ Ｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓ
Ｇ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏ
ｘｉｄｅ））２０（後工程で除去するので図５では点線
で表示）をＣＶＤ法で１０００〜３０００Åの厚さ形成
する。次いで、前記犠牲絶縁膜２０、ストッパ膜７、層
間絶縁膜５を公知のホトリソ（ホトリソグラフィ）・エ
ッチング技術により、セルコンタクト部６の開口を行な
う。続いて、その開口部６を埋めるように全面に下部電
極となるポリシリコン８をＣＶＤ法で１００〜５０００
Å程度形成し、そのポリシリコン膜８に不純物としてＡ
ｓ+ あるいはＰ+ を５Ｅ１５〜２Ｅ１６ｃｍ-2程度イオ
ン注入するか、もしくはＰＯＣｌ3 を拡散源にしてリン
を拡散し不純物を導入して導電性を持たせる（Ｄｏｐｅ
ｄ Ｐｏｌｙｓｉｌｉｃｏｎを用いてもよい）。イオン
注入法の場合、次ぎにアニール（熱処理）を行なって活
性化を図る。その後、前記アニールポリシリコン膜８上
に成長した酸化膜をＨＦ系溶液により除去し、このポリ
シリコン膜８をホトリソ・エッチング技術にてフィン構
造となる所定形状を形成する。この後、前記犠牲絶縁膜
２０をＨＦ溶液により除去し、フィン構造のひさし状の
部分を形成する。
ン基板、以下単に基板と称す）１上に、フィールド酸化
膜２、ゲート電極（ワード線となるもので材料は一般に
ポリシリコン）３、ｎ+ 拡散層４、層間絶縁膜５を既知
の方法で形成する。その後、前記層間絶縁膜５の上に、
後工程の犠牲絶縁膜除去のときのストッパ膜となるＳｉ
Ｎ膜７を減圧ＣＶＤ（化学的気相成長）法により１００
〜５００Å程度成長させる。次いで、その上に犠牲絶縁
膜（例えばＮＳＧ（Ｎｏｎ Ｄｏｐｅｄ Ｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓ
Ｇ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏ
ｘｉｄｅ））２０（後工程で除去するので図５では点線
で表示）をＣＶＤ法で１０００〜３０００Åの厚さ形成
する。次いで、前記犠牲絶縁膜２０、ストッパ膜７、層
間絶縁膜５を公知のホトリソ（ホトリソグラフィ）・エ
ッチング技術により、セルコンタクト部６の開口を行な
う。続いて、その開口部６を埋めるように全面に下部電
極となるポリシリコン８をＣＶＤ法で１００〜５０００
Å程度形成し、そのポリシリコン膜８に不純物としてＡ
ｓ+ あるいはＰ+ を５Ｅ１５〜２Ｅ１６ｃｍ-2程度イオ
ン注入するか、もしくはＰＯＣｌ3 を拡散源にしてリン
を拡散し不純物を導入して導電性を持たせる（Ｄｏｐｅ
ｄ Ｐｏｌｙｓｉｌｉｃｏｎを用いてもよい）。イオン
注入法の場合、次ぎにアニール（熱処理）を行なって活
性化を図る。その後、前記アニールポリシリコン膜８上
に成長した酸化膜をＨＦ系溶液により除去し、このポリ
シリコン膜８をホトリソ・エッチング技術にてフィン構
造となる所定形状を形成する。この後、前記犠牲絶縁膜
２０をＨＦ溶液により除去し、フィン構造のひさし状の
部分を形成する。
【０００５】続いて、前記フィン構造となった下部電極
（ポリシリコン）８上に、ＣＶＤ法によりキャパシタ絶
縁膜となる誘電体膜としてシリコン窒化膜（Ｓｉ
3 Ｎ4 ）（通常ＣｓＳｉＮ膜と称する）１３を５０〜１
００Å程度成長させる。続いて、酸化雰囲気中でアニー
ルを行ない前記シリコン窒化膜１３上に薄い酸化膜を形
成する（図示していない）。次いで、全面に上部電極と
なるポリシリコン９をＣＶＤ法により１０００〜３００
０Å程度形成する。
（ポリシリコン）８上に、ＣＶＤ法によりキャパシタ絶
縁膜となる誘電体膜としてシリコン窒化膜（Ｓｉ
3 Ｎ4 ）（通常ＣｓＳｉＮ膜と称する）１３を５０〜１
００Å程度成長させる。続いて、酸化雰囲気中でアニー
ルを行ない前記シリコン窒化膜１３上に薄い酸化膜を形
成する（図示していない）。次いで、全面に上部電極と
なるポリシリコン９をＣＶＤ法により１０００〜３００
０Å程度形成する。
【０００６】このポリシリコン膜９にＰＯＣｌ3 を拡散
源にしてリンを拡散させ導電性を持たせる。次いで、そ
のポリシリコン膜９をホトリソ・エッチング技術にて選
択的にエッチングし、所定の形状にする。このとき、不
要な部分の前記ポリシリコン膜９の下の前述した薄い酸
化膜とシリコン窒化膜１３をエッチング除去される。
源にしてリンを拡散させ導電性を持たせる。次いで、そ
のポリシリコン膜９をホトリソ・エッチング技術にて選
択的にエッチングし、所定の形状にする。このとき、不
要な部分の前記ポリシリコン膜９の下の前述した薄い酸
化膜とシリコン窒化膜１３をエッチング除去される。
【０００７】以上の工程で、上部電極９と下部電極８の
間に誘電体膜１３が形成されたフィン構造のキャパシタ
部が形成される。
間に誘電体膜１３が形成されたフィン構造のキャパシタ
部が形成される。
【０００８】その後、本発明には直接関係しないが、前
記までの構造上に層間絶縁膜１０をＣＶＤ法により形成
し、ホトリソ・エッチング技術でビットコンタクト１１
を形成する。そしてその上にビット線１２をポリサイ
ド、ＷＳｉx などで形成し、図５の構造を得る。
記までの構造上に層間絶縁膜１０をＣＶＤ法により形成
し、ホトリソ・エッチング技術でビットコンタクト１１
を形成する。そしてその上にビット線１２をポリサイ
ド、ＷＳｉx などで形成し、図５の構造を得る。
【０００９】
【発明が解決しようとする課題】しかしながら、前述し
たフィン構造のキャパシタ部はキャパシタ面積は通常の
スタックトキャパシタ構造の約１．５倍になり容量も約
１．５倍になるものの、フィン構造の下部電極のひさし
状の部分の下部にも誘電体膜が形成されており、そこも
キャパシタ部となっているので、必然的に角（エッジ）
となる部分が増え、その部分での使用電圧下におけるリ
ーク電流が増加する。従来、セルコンタクト部の開口を
する際、異方性エッチングで行なうので開口部上端部の
角は急峻な角となり、それが前記ひさし状の部分の下部
つけ根部分（図５（ｂ）の２１）の角となり、その部分
で特にリーク電流が増加するという問題点（周知のよう
に面状の部分より角が急峻になっている部分ほど電界集
中が生じ、リーク電流は増える）があり、また、高電界
をかけた加速試験（ＴＤＤＢ）でも、通常のスタックト
キャパシタ構造より信頼が低下するという問題点があっ
た。
たフィン構造のキャパシタ部はキャパシタ面積は通常の
スタックトキャパシタ構造の約１．５倍になり容量も約
１．５倍になるものの、フィン構造の下部電極のひさし
状の部分の下部にも誘電体膜が形成されており、そこも
キャパシタ部となっているので、必然的に角（エッジ）
となる部分が増え、その部分での使用電圧下におけるリ
ーク電流が増加する。従来、セルコンタクト部の開口を
する際、異方性エッチングで行なうので開口部上端部の
角は急峻な角となり、それが前記ひさし状の部分の下部
つけ根部分（図５（ｂ）の２１）の角となり、その部分
で特にリーク電流が増加するという問題点（周知のよう
に面状の部分より角が急峻になっている部分ほど電界集
中が生じ、リーク電流は増える）があり、また、高電界
をかけた加速試験（ＴＤＤＢ）でも、通常のスタックト
キャパシタ構造より信頼が低下するという問題点があっ
た。
【００１０】この発明は、以上述べた問題点を除去する
ため、フィン構造のキャパシタ部の特にひさし状の部分
の下部つけ根部の角をテーパ状あるいは丸みをおびた形
状にすることにより、リーク電流の低減を図り、信頼性
の高い装置を提供することを目的とする。
ため、フィン構造のキャパシタ部の特にひさし状の部分
の下部つけ根部の角をテーパ状あるいは丸みをおびた形
状にすることにより、リーク電流の低減を図り、信頼性
の高い装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するため
本発明は、前記フィン構造のキャパシタ部のひさし状の
部分の下部つけ根部の角をテーパ状あるいは丸みをつけ
た形状にするが、そのために、セルコンタクトのための
開口部を形成するとき、等方性エッチング（ウェットエ
ッチング）を行なった後、異方性エッチングを行なう方
法、あるいはセルコンタクト部の開口をして、犠牲絶縁
膜の側壁にサイドウォールを形成する方法を施すように
したものである。
本発明は、前記フィン構造のキャパシタ部のひさし状の
部分の下部つけ根部の角をテーパ状あるいは丸みをつけ
た形状にするが、そのために、セルコンタクトのための
開口部を形成するとき、等方性エッチング（ウェットエ
ッチング）を行なった後、異方性エッチングを行なう方
法、あるいはセルコンタクト部の開口をして、犠牲絶縁
膜の側壁にサイドウォールを形成する方法を施すように
したものである。
【００１２】
【作用】本発明は、前述した方法でフィン構造のひさし
状の部分の下部つけ根部の角をテーパ状あるいは丸みを
つけた形状にしたので、急峻な角が緩和され、前述した
リーク電流の低減が図られ、信頼性の高い装置が実現で
きる。
状の部分の下部つけ根部の角をテーパ状あるいは丸みを
つけた形状にしたので、急峻な角が緩和され、前述した
リーク電流の低減が図られ、信頼性の高い装置が実現で
きる。
【００１３】
【実施例】図１に本発明の第１の実施例を示し、以下に
説明する。この図は、従来例の図５（ｂ）と同様、フィ
ン構造のひさし状の部分の下部つけ根部周辺の拡大図で
あり、図５（ｂ）と同じ部分には同じ符号を付してあ
る。
説明する。この図は、従来例の図５（ｂ）と同様、フィ
ン構造のひさし状の部分の下部つけ根部周辺の拡大図で
あり、図５（ｂ）と同じ部分には同じ符号を付してあ
る。
【００１４】従来の製造方法では、前述したように犠牲
絶縁膜（図５（ａ）における２０）を形成した後、ホト
リソ・エッチング技術でセルコンタクト部形成のための
開口を行なうのであるが、このときのエッチングは異方
性エッチングのみで行なわれていた。周知のように異方
性エッチングでは開口部上端部の角はテーパ状にはなら
ない。本実施例では、前記開口部形成をまずウェットエ
ッチング（例えば５％ＨＦで１０秒）で等方性エッチン
グを行ない、その後ドライエッチングで異方性エッチン
グを行なう。等方性エッチングでエッチングすれば、エ
ッチングレートを変化させることにより、エッチングし
た開口部の上端部の角をテーパ状にすることがてきるこ
とは公知の技術である。
絶縁膜（図５（ａ）における２０）を形成した後、ホト
リソ・エッチング技術でセルコンタクト部形成のための
開口を行なうのであるが、このときのエッチングは異方
性エッチングのみで行なわれていた。周知のように異方
性エッチングでは開口部上端部の角はテーパ状にはなら
ない。本実施例では、前記開口部形成をまずウェットエ
ッチング（例えば５％ＨＦで１０秒）で等方性エッチン
グを行ない、その後ドライエッチングで異方性エッチン
グを行なう。等方性エッチングでエッチングすれば、エ
ッチングレートを変化させることにより、エッチングし
た開口部の上端部の角をテーパ状にすることがてきるこ
とは公知の技術である。
【００１５】従って、図１では図示してないが、従来例
の開口部上端部（図５の犠牲絶縁膜２０の開口部上端部
２１）の角はテーパ状となり、その後、犠牲絶縁膜（図
５の２０）を除去して、従来同様、下部電極８の表面に
誘電体膜１３、そしてその上に上部電極９を形成すれ
ば、図１に示すようにフィン構造のひさし状の部分の下
部つけ根部２１の角はテーパ状となる。
の開口部上端部（図５の犠牲絶縁膜２０の開口部上端部
２１）の角はテーパ状となり、その後、犠牲絶縁膜（図
５の２０）を除去して、従来同様、下部電極８の表面に
誘電体膜１３、そしてその上に上部電極９を形成すれ
ば、図１に示すようにフィン構造のひさし状の部分の下
部つけ根部２１の角はテーパ状となる。
【００１６】図２は本発明の第２実施例であり、以下に
説明する。
説明する。
【００１７】まず、図２（ａ）に示すように、従来同
様、基板１上にフィールド酸化膜２、ゲート電極３、ｎ
+ 拡散層４、その上に層間絶縁膜５を形成し、その上に
ストッパ膜であるＳｉ3 Ｎ4 膜７を形成して、さらにそ
の上に犠牲絶縁膜（本実施例ではＰＳＧ膜）２０を形成
する。次いで、セルコンタクト部形成領域の開口を、従
来の異方性エッチングのみで行なう場合より、前記開口
部径が０．１μｍ程度大きくなるようなマスクを用いて
ホトリソ・エッチングを行なう（異方性エッチングでよ
い）。このエッチングは前記ストッパ膜７が露出する点
で止まるよう行なう。続いて、その上に前記犠牲絶縁膜
２０と同じ材料で膜（本実施例ではＰＳＧ膜）２０ａを
ＣＶＤ法で形成する。
様、基板１上にフィールド酸化膜２、ゲート電極３、ｎ
+ 拡散層４、その上に層間絶縁膜５を形成し、その上に
ストッパ膜であるＳｉ3 Ｎ4 膜７を形成して、さらにそ
の上に犠牲絶縁膜（本実施例ではＰＳＧ膜）２０を形成
する。次いで、セルコンタクト部形成領域の開口を、従
来の異方性エッチングのみで行なう場合より、前記開口
部径が０．１μｍ程度大きくなるようなマスクを用いて
ホトリソ・エッチングを行なう（異方性エッチングでよ
い）。このエッチングは前記ストッパ膜７が露出する点
で止まるよう行なう。続いて、その上に前記犠牲絶縁膜
２０と同じ材料で膜（本実施例ではＰＳＧ膜）２０ａを
ＣＶＤ法で形成する。
【００１８】続いて、図２（ｂ）に示すように、前記Ｐ
ＳＧ膜２０ａを公知のホトリソ・エッチング技術によ
り、前記開口部の犠牲絶縁膜２０側壁にＰＳＧ膜による
サイドウォール２０ｂを形成する。
ＳＧ膜２０ａを公知のホトリソ・エッチング技術によ
り、前記開口部の犠牲絶縁膜２０側壁にＰＳＧ膜による
サイドウォール２０ｂを形成する。
【００１９】その後、このサイドウォール２０ｂが形成
された開口部を、従来同様、さらに基板１に達するまで
開口し、下部電極８、誘電体膜１３を形成して、前記犠
牲絶縁膜２０とサイドウォール２０ｂをともに除去し
て、上部電極９を形成すれば、前述したフィン構造のひ
さし状の部分の下部つけ根部の角２１を図２（ｃ）に示
すように丸みをおびた形状となる。
された開口部を、従来同様、さらに基板１に達するまで
開口し、下部電極８、誘電体膜１３を形成して、前記犠
牲絶縁膜２０とサイドウォール２０ｂをともに除去し
て、上部電極９を形成すれば、前述したフィン構造のひ
さし状の部分の下部つけ根部の角２１を図２（ｃ）に示
すように丸みをおびた形状となる。
【００２０】図３は本発明の第３の実施例を示すもの
で、以下に説明する。
で、以下に説明する。
【００２１】まず、図３（ａ）に示すように、犠牲絶縁
膜２０を形成してストッパ膜７が露出するまで開口する
工程は前記第２の実施例と同様であるので説明は省略す
る。
膜２０を形成してストッパ膜７が露出するまで開口する
工程は前記第２の実施例と同様であるので説明は省略す
る。
【００２２】次いで、開口部の犠牲絶縁膜２０の側壁に
キャパシタ絶縁膜となる誘電体膜と同じ材料（本実施例
ではＳｉ3 Ｎ4 ）でサイドウォール７ａを形成する。形
成方法は材料は異なるが前記第２の実施例のサイドウォ
ール形成と同様である。
キャパシタ絶縁膜となる誘電体膜と同じ材料（本実施例
ではＳｉ3 Ｎ4 ）でサイドウォール７ａを形成する。形
成方法は材料は異なるが前記第２の実施例のサイドウォ
ール形成と同様である。
【００２３】その後、第２の実施例同様、さらに開口部
を基板１まで達するよう形成し、下部電極８、誘電体膜
１３を形成して犠牲絶縁膜２０を除去し、上部電極９を
形成すれば、図３（ｂ）に示すように、フィン構造のひ
さし状の部分の下部つけ根部のキャパシタ絶縁膜の誘電
体膜７ａが他の部分の誘電体膜１３より厚く、かつ丸み
をおびた形状に形成される。
を基板１まで達するよう形成し、下部電極８、誘電体膜
１３を形成して犠牲絶縁膜２０を除去し、上部電極９を
形成すれば、図３（ｂ）に示すように、フィン構造のひ
さし状の部分の下部つけ根部のキャパシタ絶縁膜の誘電
体膜７ａが他の部分の誘電体膜１３より厚く、かつ丸み
をおびた形状に形成される。
【００２４】図４は本発明の第４の実施例であり、前記
第２と第３の実施例を組み合わせたものである。つま
り、第２の実施例の製法と同じ製法で絶縁膜のサイドウ
ォール２０ｂを形成して開口部の上端部の角に丸みをつ
けた後、第３の実施例と同様、誘電体膜のサイドウォー
ル７ａを形成して、その後、第２、第３の実施例と同様
の工程を施せば、図４に示すように、フィン構造のひさ
し状の部分の下部つけ根部の角の丸みをおびる上、そこ
の部分の誘電体膜７ａも他の部分の誘電体膜１３より厚
く形成でき、効果は一層向上する。
第２と第３の実施例を組み合わせたものである。つま
り、第２の実施例の製法と同じ製法で絶縁膜のサイドウ
ォール２０ｂを形成して開口部の上端部の角に丸みをつ
けた後、第３の実施例と同様、誘電体膜のサイドウォー
ル７ａを形成して、その後、第２、第３の実施例と同様
の工程を施せば、図４に示すように、フィン構造のひさ
し状の部分の下部つけ根部の角の丸みをおびる上、そこ
の部分の誘電体膜７ａも他の部分の誘電体膜１３より厚
く形成でき、効果は一層向上する。
【００２５】
【発明の効果】以上説明したように本発明によれば、フ
ィン構造のキャパシタ部のひさし状の部分の下部つけ根
部の角の形状がテーパ状あるいは丸みをおびた形状にな
り（つまり、急峻な角度ではなくなる）、また、第３、
第４の実施例ではその部分の誘電体膜が厚膜化できるの
で、電界集中が緩和され、使用電圧下におけるリーク電
流を減少させることができ、極めて信頼性の高いキャパ
シタ部を有する半導体装置を提供できる。
ィン構造のキャパシタ部のひさし状の部分の下部つけ根
部の角の形状がテーパ状あるいは丸みをおびた形状にな
り（つまり、急峻な角度ではなくなる）、また、第３、
第４の実施例ではその部分の誘電体膜が厚膜化できるの
で、電界集中が緩和され、使用電圧下におけるリーク電
流を減少させることができ、極めて信頼性の高いキャパ
シタ部を有する半導体装置を提供できる。
【図１】本発明の第１の実施例の要部断面図。
【図２】本発明の第２の実施例の工程断面図。
【図３】本発明の第３の実施例の工程断面図。
【図４】本発明の第４の実施例の要部断面図。
【図５】従来例断面図。
５ 層間絶縁膜 ７ ストッパ膜 ８ 下部電極 ９ 上部電極 １３ 誘電体膜 ２０ 犠牲絶縁膜 ２１ エッジ部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 （ａ）半導体基板上に第１の絶縁膜を形
成し、その上に第２の絶縁膜を形成し、さらにその上に
第３の絶縁膜を形成し、該第３の絶縁膜にセルコンタク
ト形成のための領域に開口部を前記第２の絶縁膜まで形
成する工程、 （ｂ）前記開口部側壁にキャパシタ絶縁膜となる誘電体
膜と同じ材料でサイドウォールを形成する工程、 （ｃ）前記開口部をさらに半導体基板面まで開口し、前
記第３の絶縁膜を除去した後、フィン構造のキャパシタ
部を形成する工程、以上の工程を含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05052182A JP3085817B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05052182A JP3085817B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268172A JPH06268172A (ja) | 1994-09-22 |
| JP3085817B2 true JP3085817B2 (ja) | 2000-09-11 |
Family
ID=12907669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05052182A Expired - Fee Related JP3085817B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3085817B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07213164A (ja) * | 1994-07-13 | 1995-08-15 | Yanmar Agricult Equip Co Ltd | 人工培地付苗を利用した移植方法 |
-
1993
- 1993-03-12 JP JP05052182A patent/JP3085817B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07213164A (ja) * | 1994-07-13 | 1995-08-15 | Yanmar Agricult Equip Co Ltd | 人工培地付苗を利用した移植方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06268172A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436188A (en) | Dram cell process having elk horn shaped capacitor | |
| JPH03209868A (ja) | Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル | |
| JPH08153858A (ja) | 半導体装置の製造方法 | |
| US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
| US6137131A (en) | Dram cell with a multiple mushroom-shaped capacitor | |
| JPH06252153A (ja) | 半導体装置の製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| JPH0648719B2 (ja) | 半導体記憶装置 | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| JPS6235268B2 (ja) | ||
| JP3085817B2 (ja) | 半導体装置の製造方法 | |
| US5830792A (en) | Method of making a stack capacitor in a DRAM cell | |
| JPS6340362A (ja) | 半導体記憶装置 | |
| JPS6342164A (ja) | 半導体集積回路装置の製造方法 | |
| JP2931371B2 (ja) | 半導体容量素子およびその製造方法 | |
| JP3317736B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10303384A (ja) | 半導体装置の製造方法 | |
| KR0147774B1 (ko) | 캐패시터 제조방법 | |
| JPH01158759A (ja) | 半導体記憶装置の製造方法 | |
| JP2763216B2 (ja) | 半導体装置の製造方法 | |
| US6399436B1 (en) | Method of making an electric conductive strip | |
| JP2000150878A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6138867B2 (ja) | ||
| KR960012255B1 (ko) | 커패시터 및 그 제조방법 | |
| KR900001763B1 (ko) | 디램셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |