JPH03209868A - Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル - Google Patents

Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル

Info

Publication number
JPH03209868A
JPH03209868A JP2314449A JP31444990A JPH03209868A JP H03209868 A JPH03209868 A JP H03209868A JP 2314449 A JP2314449 A JP 2314449A JP 31444990 A JP31444990 A JP 31444990A JP H03209868 A JPH03209868 A JP H03209868A
Authority
JP
Japan
Prior art keywords
forming
film
capacitor plate
insulating film
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2314449A
Other languages
English (en)
Other versions
JP2798300B2 (ja
Inventor
Tsiu C Chan
ツィウ・チウ・チャン
Frank R Bryant
フランク・ランドルフ・ブライアント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Publication of JPH03209868A publication Critical patent/JPH03209868A/ja
Application granted granted Critical
Publication of JP2798300B2 publication Critical patent/JP2798300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［興業上の利用分野］ この発明は、概してＩＣメモリに関し、特にＤＲＡＭデ
バイス用のメモリセルに関するものである。
［従来の技術］ ＤＲＡＭは電子産業に広く用いられている。典型的には
、ＤＲＡＭメモリセルは、通過ゲートとしてのＦＥＴ、
及び、蓄積点としてのコンデンサを用いる。ＤＲＡＭセ
ルの現在の状態は、蓄積点上の電荷の有無によって表わ
される。ＤＲＡＭセルの品質は、コンデンサの大きさに
よって強く影響される。蓄積点のためのより小さい容量
は、より小さい電荷がコンデンサに蓄積されるため、低
いＳＮ比となる。又、より小さいコンデンサは、ＤＲＡ
Ｍセルのための、より短いリフレッシュ時間を必要とす
る。
メモリ容量の増大につれて、ＩＣ上のメモリセルの密度
は増大し、且つ、各セルは小さく作られなければならな
い。セルの寸法が小さくなるにつれて、小さいコンデン
サに伴う問題は、セル設計中に扱うのが更に困難になる
。多くの技術を用いてコンデンサプレートの表面面積を
増大することにより、蓄積点の容量を改善するための種
々の努力がなされてきた。これらは、基板から掘られた
比較的深い溝、即ちピット内のトランジスタの配置、並
びに、垂直柱の側面上のコンデンサの配置を含む。この
ような構造の製造に用いられる処理７− 技術は、制御することが比較的困難であり、デバイス特
性に大きな変動性を与える結果となる。又、それらは、
デバイスコストに加えて処理フローの複雑性を増大させ
る傾向がある。
容量が増大されたＤＲＡＭセルに適したコンデンサを提
供することが望ましいだろう。セル全体の寸法を大幅に
増さず、且つ、ＩＣ処理に複雑性を大幅に付加しないよ
うなコンデンサを提供することが更に望ましいだろう。
［発明の概要］ 従って、この発明の目的は、容量が増大されたＤＲＡＭ
セルと共に用いられるのに適したコンデンサを提供する
ことである。
この発明の他の目的は、ＤＲＡＭセルのための配列面積
を増すことなく、増大されたコンデンサプレート面積を
提供するようなコンデンサを提供することである。
この発明の他の目的は、比較的簡潔で繰り返し可能な処
理ステップを用いるような、且つ、現在のＮチャネルＤ
ＲＡＭ処理フローと両立し得るようなコンデンサを提供
することである。
更に、この発明の他の目的は、処理の複雑性及びコスト
を大きく増すことなく、製造され得るようなコンデンサ
を提供することである。
従って、この発明によれば、ＤＲＡＭメモリセルと共に
用いるのに適したコンデンサは、多結晶シリコンの多数
のプレートにより構成される。蓄積点は、２つの多結晶
グランドプレート膜の間に挟まれた多結晶シリコン膜か
ら形成される。このような構成は、使用された成るチッ
プ表面領域に対する容量をほぼ２倍にする。まず、最下
部の多結晶シリコンプレートが製造され、続いて、アイ
ソレーションステップが行われ、蓄積点の多結晶シリコ
ン膜が製造される。続いて、他のアイソレーションステ
ップが行われ、その後、多結晶シリコン最上部プレート
膜が形成され、最下部プレート膜に接続される。
この発明の特徴と信じられる新規な要点は、特許請求の
範囲に述べられている。しかし、発明自体は、好適な使
用態様、他の目的及びその効果と＝９− 同様に、添付図面と関連して読んだとき、以下の実施例
の詳細な説明を参照することによって、最も良く理解さ
れるだろう。
［実施例コ 以下に記載される処理ステップ及び構造は、ＩＣ製造の
ための完全な処理流れを形成していない。
この発明は、現在一般に用いられているＩＣ製造技術と
関連して実行されることができる。又、この発明を理解
するために必要なだけの、一般に実行される処理ステッ
プが含まれている。製造中のＩＣの部分断面図を示して
いる構成は、一定の割合で図示されていないが、その代
わりに、発明の重要な特徴を説明するように図示されて
いる。
第１図について説明すると、ＮチャネルＤＲＡＭセルと
共に用いるためのこの発明によるコンデンサの製造方法
が示されている。ＤＲＡＭセルはＰ型基板（１０）内に
製造される。この技術で知られているように、ＦＥＴ通
過ゲートは、薄いゲート酸化膜（１２）を形成し、続い
て、ゲート多結晶シリコン膜（１４）を形成することに
より、形成される。
０ 多結晶シリコン膜（１４）は、この技術で知られている
ように、導電性を改善するために、チタン又はタンタル
のニケイ化物等のケイ化膜を含んでもよい。多結晶シリ
コン膜（１４）及びゲート酸化膜（１２）からなる通過
ゲートは、その後、パターンが描かれ、続いて、ＬＤＤ
（ＬｉＦｌｈｔｌｙ−Ｄｏｐｅｄ　Ｄｒａｉｎ）領域（
１６）及び（１８）を形成するためにＬＤＤインブラン
トが行われる。その後、側壁酸化物スペーサ領域（２０
）が形成され、続いて、活性ソース／ドレイン領域（２
２）を形成するために濃いインブラントが行われる。こ
の点に対して、この技術で知られている通常の処理ステ
ップが続く。
次に、好ましくは２０００人程度０深さに付着された低
温酸化物からなる誘電膜即ち絶縁膜（２４）が、チップ
の表面上に付着される。続いて、好ましくは１５００人
程度０深さに付着され、その後インブラントによりＮ型
にドープされた第２の多結晶シリコン膜（２６）が付着
される。その後、チップの表面上に薄い誘電膜即ち絶縁
膜（２８）が形成される。
絶縁膜（２８）は、好ましくは、この技術で知られた酸
化膜−窒化膜一酸化膜である。もし望むなら、窒化膜−
酸化膜などの他の誘電膜即ち絶縁膜が用いられてもよい
。この絶縁膜は、多結晶シリコン膜（２６）上に酸化膜
を成長させることにより形成され、続いて、薄い窒化膜
が付着される。更に、窒化膜の酸化は、所望の酸化物−
窒化物一酸化物の交互重ね配置構造を与える上部酸化膜
を形成する。
この誘電体構造は好ましい。なぜなら、それは、誘電体
をより薄く形成することを可能にし、酸化物のみより高
い比誘電率を有することができるからである。又、酸化
物−窒化物一酸化物からなる誘電体は、薄い酸化物のみ
より低いピンホール密度を有する。
絶縁膜（２８）を形成した後、チップ表面上に他の多結
晶シリコンＭ　（３０）が付着される。この多結晶シリ
コン膜り３０）はバッファ膜として用いられ、セルコン
デンサの蓄積点的に部分的に結合されるだろう。
第２図について説明すると、次のステップは、パターン
を描くこと及び電極開口（３２）をエツチングすること
である。この電極開口（３２）は、通過ゲートの近傍に
位置しており、そのような通過ゲートとフィールド酸化
物領域（３４）との間の大体半分の所に位置するように
第２図に示されている。電極開口（３２）は、全ての膜
（３０）　、（２８）　、（２６）及び（２４）を通し
た異方性エツチングにより形成され、Ｐ型基板（１０）
内の活性領域（１８）を露出させる。
次に、露出された全ての表面上に酸化膜（３６）を成長
させるために、チップは酸化される。第３図は電極開口
（３２）の一方の側壁に沿って成長されたような酸化膜
（３６）の詳細を示す。絶縁膜〈２８）は、酸化膜（３
８）、窒化膜（４０）及び酸化膜（４２）からなる。
第３図に示すように、酸化膜（３６）を形成することは
、多結晶シリコン膜（３０）と窒化膜（４０）との間に
小さい烏の嘴（４４）を形成し、窒化膜（４０）と多結
晶シリコン膜（２６）との間に別の鳥の嘴（４６）を形
成することになる。これらの烏の嘴（４４）及び（４６
）は、多結晶シリコン膜（２６）及び（３０）を、概し
て最も電界の強いエツジで分離している。
もし、高温酸化物の成長ステップが望まれてい３ なければ、代わりに低温ＣＶＤ酸化物が成長され得る。
鳥の嘴の構成は成長されないが、それでも十分な絶縁膜
が提供される。
第４図について説明すると、酸化膜（３６）は、電極開
口（３２）の両側に沿って側壁誘電性領域（４８）を形
成するために異方性エツチングされる。このエツチング
は、多結晶シリコン膜（３０）上の全ての酸化膜（３６
）を除去する。その後、多結晶シリコン膜（５０）がチ
ップ表面上に成長され、電極開口（３２）内で活性領域
（１８）に接触する。ここでは、多結晶シリコン膜（５
０）及び多結晶シリコン膜（３０）は、機能的に同−膜
である。その後、チップ表面上に部分的誘電膜即ち部分
的絶縁膜（５２）が形成される。部分的絶縁膜（５２）
は薄く成長された酸化膜からなり、続いて、窒化膜が付
着される。これらは第３図に示したような酸化物−窒化
物一酸化物の交互重ね誘電構成の２つの膜のうちの第１
番目であるが、上側の第２番目の酸化膜がまだ形成され
ていない。
第５図について説明すると、その後、チップはパターン
が描かれてエツチングされ、コンデンサ４ の充電された蓄積プレートを定める。領域（５４）及び
（５６）は、異方性エツチングを用いて、多結晶シリコ
ンＭ　（２６）までエツチングされる。後に、領域（５
４）は、活性領域（２２）と接触させるために用いられ
るだろう。エツチングに続いて、部分的絶縁膜（５２）
を酸化物−窒化物一酸化物の誘電体に変換する酸化ステ
ップが実行され、残りのチップ表面上に酸化膜（５８）
を成長させる。これは、エツチングされた領域（５４）
及び（５６）の側壁上での酸化物の成長を含む。このよ
うな領域の側壁は、第３図に示した側壁領域に非常に似
ており、交互重ね絶縁膜（２８）及び（５２）内の申開
の窒化膜の両側上に、小さい烏の嘴が形成されている。
第３図について説明したように、熱酸化物を成長させる
代わりに、ＣＶＤ酸化物が付着され得る。
第６図について説明すると、新しく成長された酸化膜が
異方性エツチングされて、領域即ち側面開口（５４）及
び（５６）に沿った側壁誘電領域（６０）を形成する。
これらの誘電領域り６０）は、上述したように、電極開
口（３２）内の側壁領域（４８〉と同様である。
あるいは、酸化膜（５８）内に開口を作って多結晶シリ
コン膜（２６）と接触させるために、マスクを用いるこ
とができる。多結晶シリコン膜り６２）は、チップ表面
上に成長されてＮ型にドープされる。多結晶シリコン膜
（６２）は多結晶シリコン膜（２６）と接触される。そ
の後、絶縁膜（２４）を露出するために、領域（６４）
は、マスクを用いて、多結晶シリコン膜（６２）及び（
２６）を通して異方性エツチングされる。
対応するエツチング領域（図示せず）は、第６図の図面
の右端の直ぐ先に作される。
この点において、コンデンサは完全に作られている。多
結晶シリコン膜（２６）はコンデンサの下部グランドプ
レートを定め、多結晶シリコン膜（６２）はコンデンサ
の上部グランドプレートを定める。
コンデンサの電荷蓄積プレートは、多結晶シリコンＭ　
（３０）及び（５０）により形成され、活性領域（１８
）と接触する。電荷蓄積プレートは、誘電領域（５２）
及び（２８）、並びに、側壁領域（４８）及び（６０〉
により、上部コンデンサグランドプレート及び下部コン
デンサグランドプレー１・から完全に隔離され、活性領
域（１８）と接触する。
第７図について説明すると、コンデンサが作られた後、
チップ表面上に誘電膜即ち絶縁膜（６６）が形成される
。この絶縁膜（６６）は、好ましくはＰＳＧ又はＢＰＳ
Ｇなどのりフローガラスである。その後、絶縁膜（６６
）及び（２４）を通して電極開口（６８）が形成され、
活性領域（２２）と接触する。その後、金属膜（７０）
が付着され、チップの表面上にパターンが描かれる。こ
の技術て知られているように、金属膜（７０）の付着は
、１つ以上の耐熱金属膜を有するアルミニウム膜を含む
ことができる。
高温酸化物の成長ステップ及び付着ステップは、多結晶
シリコン膜（５０）がら活性領域（１８）へのＮ型不純
物の拡散を起こさせる。活性領域（１８）及び拡散され
た領域（７２）が共にＮ型であるため、この区域内に短
絡又は望ましくない接合が形成されることはない。
第８国について説明すると、この発明によるコンデンサ
を用いた代わりの構成が示されている。
この代わりの構成は、前述の方法の場合ではそう７ であったが、自己配列処理ではない。第１図の場合にそ
うであったように、そのデバイスはＰ型基板（８０）で
形成される。この技術で知られているように、ゲート酸
化物（８２）、ゲート多結晶シリコン膜（８４）、ＬＤ
Ｄ領域即ち活性領域（８６）及び（８８）、側壁スペー
サ領域（９０）、並びに活性領域（９２）が形成される
。
絶縁領域となる酸化膜（９４）はチップの表面上に形成
され、続いて、第２レベルの多結晶シリコン膜（９６）
が形成される。その後、多結晶シリコン膜（９６）にパ
ターンが描かれてエツチングされることにより電極開口
（９８）が形成され、続いて、酸化物窒化物−酸化物の
誘電膜、即ち絶縁膜（１００）が付着される。その後、
多結晶シリコン膜（９６）を通して既に作られたものよ
り小さい開口を形成するために、酸化膜（９４）がマス
クされてエツチングされ、電極開口（９８）の形成は完
了する。
その後、チップ表面上に多結晶シリコン膜（１０２）が
付着され、コンデンサの電荷蓄積プレートを形成するた
めにパターンが描かれる。この多結晶シ８ リコン膜（１０２）は、活性領域（８８）と接触する。
又、多結晶シリコン膜（１０２）をエツチングすること
は、下に配列された絶縁膜（１００）をもエツチングし
て取り除く。
その後、電荷蓄積プレートとなる多結晶シリコン膜（１
０２）を隔離するために、チップ表面上に酸化物−窒化
物一酸化物の第２誘電膜即ち第２絶縁膜（１０４）が形
成され、多結晶シリコン膜（９６）の複数の部分を露出
するためにパターンが描かれる。その後、下部に配設さ
れた第２レベルの多結晶シリコン膜（９６）と接触させ
るために、第４の多結晶シリコン膜（１０６）が付着さ
れ且つパターンが描かれる。
多結晶シリコン膜（９６）及び（１０６）は、電荷蓄積
点を形成する多結晶シリコンＪｌ　（１０２）と共に、
コンデンサの上部グランドプレート及び下部グランドプ
レートを形成する。誘電膜即ち絶縁膜（１０８）は、好
ましくはりフローガラスからなり、チップ表面上に形成
され、且つ、電極開口（１１０）を形成するためにパタ
ーンが描かれる。又、電極開口（１１０）の形成により
、下部に配設された酸化膜（９４）の残りの部分のどれ
もエツチングで取り除かれる。その後、金属相互接続膜
（１１２）が形成され、この技術で知られているように
パターンが描かれる。
第８図に示された、代わりの方法に対する処理流れは、
第１図〜第７図のものより幾分簡潔化されているが、更
にマスキングステップを必要とする。非常に小さい形状
のデバイスにより、マスクレジスト誤差を考慮するため
に小区域が用いられなければならないので、一般に自己
配列技術が好ましい。
上記方法を用いて、電荷蓄積コンデンサプレートの上下
にグランドプレートを有するコンデンサが形成されてき
ている。これは、ＤＲＡＭセルの全面積を増大すること
なく、電荷蓄積点の静電容量をほとんど２倍にする。多
結晶シリコン膜は形成されるけれども、溝や柱の側壁上
に薄膜フィルムを付着するなどの複雑な処理ステップは
全く必要ない。
面積を増大することなくＤＲＡＭセルの静電容量を増大
するのに加えて、電荷蓄積点は、上部コンデンサプレー
ト及び下部コンデンサプレートにより囲まれる。これら
の上部コンデンサプレート及び下部コンデンサプレート
は、グランドに接地され、電荷蓄積点に対して改善され
た電気的隔離を提供する。従って、ＤＲＡＭセルは、は
とんど害を被ることがなく、デバイスのワードライン及
びビットライン上の信号変化により影響されることもほ
とんどない。
この発明は、好適な実施例について個々に示され且つ説
明されてきたが、この発明の精神及び範囲から逸脱する
ことなく、当業者により構造及び詳細の種々の変更がな
し得ることは、理解されるだろう。
【図面の簡単な説明】
第１図〜第７図はこの発明によるコンデンサ製造方法の
好適な処理流れを示す工程図、第８図はこの発明による
コンデンサの他の実施例を示す断面図である。 （１０）、（８０）・・・Ｐ型基板　（１２）・・・ゲ
ート酸化膜（１４）、（２６）、（３０）、（５０）、
（６２）、（９６）、（１０２）、（１０８）１ ・・・多結晶シリコン膜 （１８）、（２２）、（８６Ｌ（８８）、（９２）・・
・活性領域（２０）、（９０）・・・側壁スペーサ領域
（２４）、（２８）、（５２）、（６６）、（１００）
、（１０８）・・・絶縁膜（２６）、（９Ｂ）・・・下
部コンデンサプレート（３０）、（５０）、（１０２）
・・・電荷蓄積コンデンサプレート（３２）、（６８）
、（９８）、（１１０）・・・電極開口（３６）　、（
５８）　、（９４）・・・酸化膜（３８）・・・第１酸
化膜　　　（４０）・・・窒化膜（４２）・・・第２酸
化膜　　　（４８）、（６０）・・・側壁領域（６２）
　、（１０６）・・・上部コンデンサプレート（１０４
）・・・第２絶縁膜 尚、図中、同一符号は同−又は相当部分を示す。 ２２ −一 Δ ／１１１；− 手続補正書（方式） 平成　３年　３月 〆日

Claims (15)

    【特許請求の範囲】
  1. （１）多結晶シリコンの下部コンデンサプレートを形成
    するステップと、 第１絶縁膜を形成するステップと、 多結晶シリコンの電荷蓄積コンデンサプレートを形成す
    るステップと、 第２絶縁膜を形成するステップと、 前記下部コンデンサプレートの一部を露出させるステッ
    プと、 前記第２絶縁膜の上に且つ前記下部コンデンサプレート
    と接触して多結晶シリコンの上部コンデンサプレートを
    形成するステップと、 を含むＩＣコンデンサの製造方法。
  2. （２）前記第１絶縁膜形成ステップの後に、基板の電極
    開口を作るステップを更に含み、 前記電荷蓄積コンデンサプレートが前記基板と接触する
    特許請求の範囲第１項記載のＩＣコンデンサの製造方法
    。
  3. （３）前記第１絶縁膜形成ステップは、 前記下部コンデンサプレートの上に水平絶縁膜を形成す
    るステップと、 多結晶シリコンのバッファ膜を形成するステップと、 前記下部コンデンサプレート、前記水平絶縁膜及び前記
    バッファ膜をエッチングして電極開口を作り、下層の基
    板を露出させるステップと、ＩＣの表面上に第３絶縁膜
    を形成するステップと、 前記第３絶縁膜を異方性エッチングして前記電極開口内
    に絶縁側壁を形成するステップと、を含む特許請求の範
    囲第１項記載のＩＣコンデンサの製造方法。
  4. （４）前記第３絶縁膜形成ステップは、 ＩＣの表面上に熱酸化物を成長させるステップを含む特
    許請求の範囲第３項記載のＩＣコンデンサの製造方法。
  5. （５）前記第３絶縁膜形成ステップは、 ＩＣの表面上にＣＶＤ酸化物を付着するステップを含む
    特許請求の範囲第３項記載のＩＣコンデンサの製造方法
    。
  6. （６）前記第１絶縁膜形成ステップは、 ＩＣの上に第１酸化膜を形成するステップと、前記第１
    酸化膜の上に窒化物を形成するステップと、 前記窒化物の上に第２酸化膜を形成するステップと、 を含む特許請求の範囲第１項記載のＩＣコンデンサの製
    造方法。
  7. （７）前記第２絶縁膜形成ステップは、 ＩＣの上に第１酸化膜を形成するステップと、前記第１
    酸化膜の上に窒化膜を形成するステップと、 前記窒化膜の上に第２酸化膜を形成するステップと、 を含む特許請求の範囲第１項記載のＩＣコンデンサの製
    造方法。
  8. （８）前記第２絶縁膜形成ステップは、 ＩＣの上に酸化膜を形成するステップと、 酸化膜の上に窒化膜を形成するステップと、前記酸化膜
    、前記窒化膜及び前記電荷蓄積コンデンサプレートをエ
    ッチングして電荷蓄積点を定めるステップと、 ＩＣの表面上に第２酸化膜を形成するステップと、 を含む特許請求の範囲第１項記載のＩＣコンデンサの製
    造方法。
  9. （９）前記第２酸化膜を形成した後に、 前記第２酸化膜を異方性エッチングして電荷蓄積点膜の
    エッジに酸化物側壁を形成するステップを更に含む特許
    請求の範囲第８項記載のＩＣコンデンサの製造方法。
  10. （１０）前記上部コンデンサプレート及び前記下部コン
    デンサプレートをエッチングしてコンデンサの境界を定
    めるステップを更に含む特許請求の範囲第１項記載のＩ
    Ｃコンデンサの製造方法。
  11. （１１）多結晶シリコンの下部コンデンサプレートと、
    前記下部コンデンサプレートを被覆する第１絶縁膜と、 前記第１絶縁膜を被覆し且つ前記下部コンデンサプレー
    トから隔離された多結晶シリコンの電荷蓄積コンデンサ
    プレートと、 前記電荷蓄積コンデンサプレートを被覆する第２絶縁膜
    と、 前記第２絶縁膜を被覆し且つ前記電荷蓄積コンデンサプ
    レートから隔離された多結晶シリコンの上部コンデンサ
    プレートと、 を備え、前記上部コンデンサプレートは、前記下部コン
    デンサプレートに電気的に接続された半導体ＩＣデバイ
    ス。
  12. （１２）前記下部コンデンサプレートは開口を有し、前
    記電荷蓄積コンデンサプレートは、前記開口を通して基
    板活性領域と接触する特許請求の範囲第１１項記載の半
    導体ＩＣデバイス。
  13. （１３）前記電荷蓄積コンデンサプレートは、ＤＲＡＭ
    メモリセルの電荷蓄積点である特許請求の範囲第１１項
    記載の半導体ＩＣデバイス。
  14. （１４）前記第１絶縁膜は、 第１酸化膜と、 窒化膜と、 第２酸化膜と、 を備えた特許請求の範囲第１１項記載の半導体ＩＣデバ
    イス。
  15. （１５）前記第２絶縁膜は、 第１酸化膜と、 窒化膜と、 第２酸化膜と、 を備えた特許請求の範囲第１１項記載の半導体ＩＣデバ
    イス。
JP2314449A 1989-11-30 1990-11-21 Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル Expired - Fee Related JP2798300B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/443,897 US5116776A (en) 1989-11-30 1989-11-30 Method of making a stacked copacitor for dram cell
US443,897 1989-11-30

Publications (2)

Publication Number Publication Date
JPH03209868A true JPH03209868A (ja) 1991-09-12
JP2798300B2 JP2798300B2 (ja) 1998-09-17

Family

ID=23762625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2314449A Expired - Fee Related JP2798300B2 (ja) 1989-11-30 1990-11-21 Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル

Country Status (5)

Country Link
US (1) US5116776A (ja)
EP (1) EP0430404B1 (ja)
JP (1) JP2798300B2 (ja)
KR (1) KR910010751A (ja)
DE (1) DE69015135T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338955A (en) * 1992-03-27 1994-08-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having stacked type capacitor
JPH07245381A (ja) * 1990-02-23 1995-09-19 Goldstar Electron Co Ltd コンデンサの製造方法およびその構造

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219781A (en) * 1988-12-08 1993-06-15 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing semiconductor memory device having a stacked type capacitor
US5234853A (en) * 1990-03-05 1993-08-10 Fujitsu Limited Method of producing a high voltage MOS transistor
US5229314A (en) * 1990-05-01 1993-07-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing field effect transistor having a multilayer interconnection layer therein with tapered sidewall insulation
KR930000718B1 (ko) * 1990-05-21 1993-01-30 삼성전자 주식회사 반도체장치의 제조방법
DE4122038C2 (de) * 1990-07-03 1994-08-25 Mitsubishi Electric Corp Herstellungsverfahren für einen DRAM
JPH04342164A (ja) * 1991-05-20 1992-11-27 Hitachi Ltd 半導体集積回路装置の形成方法
KR930010081B1 (ko) * 1991-05-24 1993-10-14 현대전자산업 주식회사 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
US5220483A (en) * 1992-01-16 1993-06-15 Crystal Semiconductor Tri-level capacitor structure in switched-capacitor filter
US5401680A (en) * 1992-02-18 1995-03-28 National Semiconductor Corporation Method for forming a ceramic oxide capacitor having barrier layers
US5244826A (en) * 1992-04-16 1993-09-14 Micron Technology, Inc. Method of forming an array of finned memory cell capacitors on a semiconductor substrate
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
US5395784A (en) * 1993-04-14 1995-03-07 Industrial Technology Research Institute Method of manufacturing low leakage and long retention time DRAM
US5650655A (en) * 1994-04-28 1997-07-22 Micron Technology, Inc. Integrated circuitry having electrical interconnects
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5369048A (en) * 1993-08-26 1994-11-29 United Microelectronics Corporation Stack capacitor DRAM cell with buried bit-line and method of manufacture
US5364813A (en) * 1993-09-01 1994-11-15 Industrial Technology Research Institute Stacked DRAM poly plate capacitor
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
US5378654A (en) * 1994-05-24 1995-01-03 United Microelectronics Corporation Self-aligned contact process
US5661064A (en) 1995-11-13 1997-08-26 Micron Technology, Inc. Method of forming a capacitor having container members
US5637523A (en) * 1995-11-20 1997-06-10 Micron Technology, Inc. Method of forming a capacitor and a capacitor construction
US6218237B1 (en) 1996-01-03 2001-04-17 Micron Technology, Inc. Method of forming a capacitor
US5754390A (en) * 1996-01-23 1998-05-19 Micron Technology, Inc. Integrated capacitor bottom electrode for use with conformal dielectric
DE19640211A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US6054340A (en) * 1997-06-06 2000-04-25 Motorola, Inc. Method for forming a cavity capable of accessing deep fuse structures and device containing the same
US5970358A (en) * 1997-06-30 1999-10-19 Micron Technology, Inc. Method for forming a capacitor wherein the first capacitor plate includes electrically coupled conductive layers separated by an intervening insulative layer
US6027969A (en) * 1998-06-04 2000-02-22 Taiwan Semiconductor Manufacturing Company Capacitor structure for a dynamic random access memory cell
US6228699B1 (en) * 1998-12-14 2001-05-08 Taiwan Semiconductor Manufacturing Company Cross leakage of capacitors in DRAM or embedded DRAM
US6214687B1 (en) 1999-02-17 2001-04-10 Micron Technology, Inc. Method of forming a capacitor and a capacitor construction
GB2367428B (en) * 2001-12-19 2002-10-09 Zarlink Semiconductor Ltd Integrated circuit
US6897508B2 (en) * 2002-05-01 2005-05-24 Sundew Technologies, Llc Integrated capacitor with enhanced capacitance density and method of fabricating same
US9530834B1 (en) * 2015-12-13 2016-12-27 United Microelectronics Corp. Capacitor and method for fabricating the same
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335554A (ja) * 1989-07-03 1991-02-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475118A (en) * 1978-12-21 1984-10-02 National Semiconductor Corporation Dynamic MOS RAM with storage cells having a mainly insulated first plate
US4403394A (en) * 1980-12-17 1983-09-13 International Business Machines Corporation Formation of bit lines for ram device
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
JPH0682783B2 (ja) * 1985-03-29 1994-10-19 三菱電機株式会社 容量およびその製造方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPH01154551A (ja) * 1987-12-11 1989-06-16 Oki Electric Ind Co Ltd 半導体メモリ集積回路装置及びその製造方法
EP0370407A1 (en) * 1988-11-18 1990-05-30 Nec Corporation Semiconductor memory device of one transistor - one capacitor memory cell type

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335554A (ja) * 1989-07-03 1991-02-15 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07245381A (ja) * 1990-02-23 1995-09-19 Goldstar Electron Co Ltd コンデンサの製造方法およびその構造
US5338955A (en) * 1992-03-27 1994-08-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having stacked type capacitor

Also Published As

Publication number Publication date
JP2798300B2 (ja) 1998-09-17
DE69015135T2 (de) 1995-06-14
EP0430404A1 (en) 1991-06-05
KR910010751A (ko) 1991-06-29
EP0430404B1 (en) 1994-12-14
DE69015135D1 (de) 1995-01-26
US5116776A (en) 1992-05-26

Similar Documents

Publication Publication Date Title
JPH03209868A (ja) Ｉｃコンデンサの製造方法及び半導体ｉｃデバイス及びｄｒａｍメモリセル
US4742018A (en) Process for producing memory cell having stacked capacitor
US6204140B1 (en) Dynamic random access memory
JP2673952B2 (ja) メモリセル製造方法
US4252579A (en) Method for making single electrode U-MOSFET random access memory utilizing reactive ion etching and polycrystalline deposition
US5436188A (en) Dram cell process having elk horn shaped capacitor
JP2655859B2 (ja) 半導体記憶装置
JPH0846158A (ja) トレンチ・キャパシタを備えたｄｒａｍセルの製造方法
US4721987A (en) Trench capacitor process for high density dynamic RAM
JP2002222873A (ja) 改良たて型ｍｏｓｆｅｔ
JP2000196045A (ja) ダイナミックランダムアクセスメモリ及びその製造方法
US5523542A (en) Method for making dynamic random access memory cell capacitor
US5027172A (en) Dynamic random access memory cell and method of making thereof
JPH02132855A (ja) 絶縁トレンチ・キャパシタを持つダイナミックｒａｍセル
US5374580A (en) Method of forming high density DRAM having increased capacitance area due to trench etched into storage capacitor region
USRE33261E (en) Trench capacitor for high density dynamic RAM
JPH03256358A (ja) 半導体記憶装置およびその製造方法
US4830981A (en) Trench capacitor process for high density dynamic ram
US5014099A (en) Dynamic RAM cell with trench capacitor and trench transistor
JPH02312270A (ja) Ｄｒａｍセル及びその製造方法
JPH06232365A (ja) 半導体記憶装置のキャパシター製造方法
US7122855B2 (en) Semiconductor memory device and method of manufacturing the same
US5196909A (en) Capacitor for DRAM cell
JPH11135752A (ja) 半導体記憶装置およびその製造方法
US5646061A (en) Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees