JPH0846158A - トレンチ・キャパシタを備えたdramセルの製造方法 - Google Patents
トレンチ・キャパシタを備えたdramセルの製造方法Info
- Publication number
- JPH0846158A JPH0846158A JP7163613A JP16361395A JPH0846158A JP H0846158 A JPH0846158 A JP H0846158A JP 7163613 A JP7163613 A JP 7163613A JP 16361395 A JP16361395 A JP 16361395A JP H0846158 A JPH0846158 A JP H0846158A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- strap
- sidewall
- forming
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 16
- 229920005591 polysilicon Polymers 0.000 abstract description 16
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 7
- 239000007943 implant Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 トレンチ・キャパシタ・タイプのDRAMセ
ルを形成する方法を提供する。 【構成】 このDRAMセルは、浅いトレンチを水平方
向に延ばしてカラーを等角にコーティングするという単
一ステップでトレンチ・カラーを形成し、そのトレンチ
を最終的な深さまでエッチングして、底部を深く埋没さ
せ、側壁に軽くドーピングし、ポリシリコン内部電極
(240)の上面と隣接するトランジスタ電極(12
4)との接触域間にストラップ255により、導電経路
を形成し、コストを低減し、処理の自由度を高める単純
化した処理によって形成される。
ルを形成する方法を提供する。 【構成】 このDRAMセルは、浅いトレンチを水平方
向に延ばしてカラーを等角にコーティングするという単
一ステップでトレンチ・カラーを形成し、そのトレンチ
を最終的な深さまでエッチングして、底部を深く埋没さ
せ、側壁に軽くドーピングし、ポリシリコン内部電極
(240)の上面と隣接するトランジスタ電極(12
4)との接触域間にストラップ255により、導電経路
を形成し、コストを低減し、処理の自由度を高める単純
化した処理によって形成される。
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、トレンチ・キャパシタ
を有するDRAMの製造方法に関する。
を有するDRAMの製造方法に関する。
【0002】
【従来の技術】周知のタイプのDRAMでは、L.ネスビ
ット(Nesbit)他の論文"A 0.6 μm2256Mb Trench DRAM
Cell With Self-Aligned BuriEd STrap (BEST)"(Tech
nicalDigest of the International Electron Devices
Meeting, Washington D.C.,p. 627, 1993)に記載され
ているディープ・トレンチ・キャパシタを使用してい
る。
ット(Nesbit)他の論文"A 0.6 μm2256Mb Trench DRAM
Cell With Self-Aligned BuriEd STrap (BEST)"(Tech
nicalDigest of the International Electron Devices
Meeting, Washington D.C.,p. 627, 1993)に記載され
ているディープ・トレンチ・キャパシタを使用してい
る。
【0003】従来のディープ・トレンチ・キャパシタに
は、結果的に処理窓を狭くする複雑な処理ステップ、結
晶欠陥による漏れの原因となる隣接するパス・トランジ
スタ内のストレスの高さ、キャパシタとデバイスとの間
の拡散領域を相互接続する接触抵抗の高さなど、いくつ
かの問題がある。
は、結果的に処理窓を狭くする複雑な処理ステップ、結
晶欠陥による漏れの原因となる隣接するパス・トランジ
スタ内のストレスの高さ、キャパシタとデバイスとの間
の拡散領域を相互接続する接触抵抗の高さなど、いくつ
かの問題がある。
【0004】従来のディープ・トレンチ・キャパシタ
は、キャパシタのポリシリコン充填での3段階のエッチ
・ステップと、埋め込まれたキャパシタ・プレートを分
離し、キャパシタの上部にあるカラーにブリッジをか
け、パス・トランジスタに接続するためのストラップ接
続を提供するための2段階のカラー・ステップとを使用
するプロセスによって形成される。処理窓は非常に小さ
いので、トレンチ・ポリシリコンでのリセス・エッチ・
ステップが不適切な場合、高いストレスと高い接触抵抗
が発生する可能性がある。また、リセス区域内のフィル
ムの除去が不完全な場合は、記憶ノードに対する良好な
接触が得られなくなる。酸化ステップ中に酸化物がポリ
シリコン・トレンチ充填材の境界部中にまで成長する
と、周囲の区域にストレスが発生する。
は、キャパシタのポリシリコン充填での3段階のエッチ
・ステップと、埋め込まれたキャパシタ・プレートを分
離し、キャパシタの上部にあるカラーにブリッジをか
け、パス・トランジスタに接続するためのストラップ接
続を提供するための2段階のカラー・ステップとを使用
するプロセスによって形成される。処理窓は非常に小さ
いので、トレンチ・ポリシリコンでのリセス・エッチ・
ステップが不適切な場合、高いストレスと高い接触抵抗
が発生する可能性がある。また、リセス区域内のフィル
ムの除去が不完全な場合は、記憶ノードに対する良好な
接触が得られなくなる。酸化ステップ中に酸化物がポリ
シリコン・トレンチ充填材の境界部中にまで成長する
と、周囲の区域にストレスが発生する。
【0005】
【発明が解決しようとする課題】本発明の目的は、トレ
ンチ処理が容易なトレンチ・キャパシタDRAMセルの
製造方法を提供することである。
ンチ処理が容易なトレンチ・キャパシタDRAMセルの
製造方法を提供することである。
【0006】
【課題を解決するための手段】本発明におけるトレンチ
・キャパシタDRAMセルの製造方法では、浅いトレン
チを水平方向に広げる単一のエッチング・ステップでト
レンチ・カラーを形成し、このトレンチ・カラーの領域
に酸化物カラーを形成する。次に、そのトレンチを最終
的な深さまでエッチングして、トレンチの底部および側
壁をドーピングする。トレンチにポリシリコンを充填
し、ポリシリコンおよびカラー酸化物の上部をエッチン
グし、トレンチポリシリコンとアクセスFETのデバイ
ス領域(ドレイン)とを接続するストラップをトレンチ
ポリシリコンと接触させて形成する。本発明によれば、
トレンチ処理を簡単にして製造コストを下げ、処理の自
由度を高めることができる。
・キャパシタDRAMセルの製造方法では、浅いトレン
チを水平方向に広げる単一のエッチング・ステップでト
レンチ・カラーを形成し、このトレンチ・カラーの領域
に酸化物カラーを形成する。次に、そのトレンチを最終
的な深さまでエッチングして、トレンチの底部および側
壁をドーピングする。トレンチにポリシリコンを充填
し、ポリシリコンおよびカラー酸化物の上部をエッチン
グし、トレンチポリシリコンとアクセスFETのデバイ
ス領域(ドレイン)とを接続するストラップをトレンチ
ポリシリコンと接触させて形成する。本発明によれば、
トレンチ処理を簡単にして製造コストを下げ、処理の自
由度を高めることができる。
【0007】
【実施例】図1〜図5を参照して説明すると、これらの
図には本発明の処理の初期手順が示されているが、この
処理では、結晶配向<100>を有するP型シリコン層
100の上に従来のONO(酸化物―窒化物―酸化物)
層110を付着し、その上面にTEOS(テトラエチル
オルソシリケート)の層112が形成されている。上部
トレンチ200'は、たとえば、CF2Cl2−O2を使用
して、反応性イオン・エッチング(RIE)などの従来
の方向性エッチ処理によって、具体的には約1μmの第
一の深さまでエッチングされ、上部トレンチ側壁202
を露出する。この深さは重要ではないので、便宜的に選
択することができる。側壁202は従来の湿式エッチン
グまたはプラズマ・エッチングなどの等方性エッチング
によってエッチングされ、具体的には図3に示すよう
に、約40nmの酸化物であるカラー誘電体の成長を可
能にするのに適した距離(約20nm)だけトレンチ2
00'が水平方向に広がるようにエッチングされ、トレ
ンチ・カラー側壁204が形成される。
図には本発明の処理の初期手順が示されているが、この
処理では、結晶配向<100>を有するP型シリコン層
100の上に従来のONO(酸化物―窒化物―酸化物)
層110を付着し、その上面にTEOS(テトラエチル
オルソシリケート)の層112が形成されている。上部
トレンチ200'は、たとえば、CF2Cl2−O2を使用
して、反応性イオン・エッチング(RIE)などの従来
の方向性エッチ処理によって、具体的には約1μmの第
一の深さまでエッチングされ、上部トレンチ側壁202
を露出する。この深さは重要ではないので、便宜的に選
択することができる。側壁202は従来の湿式エッチン
グまたはプラズマ・エッチングなどの等方性エッチング
によってエッチングされ、具体的には図3に示すよう
に、約40nmの酸化物であるカラー誘電体の成長を可
能にするのに適した距離(約20nm)だけトレンチ2
00'が水平方向に広がるようにエッチングされ、トレ
ンチ・カラー側壁204が形成される。
【0008】このカラー誘電体は、まず40nmなどの
便宜的な厚さまで熱酸化物の層220(カラー誘電体と
いう)を成長させることにより形成される。ただし、等
方性エッチングによって側壁202を除去することによ
り、側壁204はトレンチ・アパーチャ(開口)から外
側に向かって変位し、形成されるカラーの上隅がRIE
処理中に層110および112によって保護されるよう
になり、その結果、後でエッチングされるディープ・ト
レンチの寸法が層110および112のアパーチャの寸
法によって設定されるようになることに留意されたい。
便宜的な厚さまで熱酸化物の層220(カラー誘電体と
いう)を成長させることにより形成される。ただし、等
方性エッチングによって側壁202を除去することによ
り、側壁204はトレンチ・アパーチャ(開口)から外
側に向かって変位し、形成されるカラーの上隅がRIE
処理中に層110および112によって保護されるよう
になり、その結果、後でエッチングされるディープ・ト
レンチの寸法が層110および112のアパーチャの寸
法によって設定されるようになることに留意されたい。
【0009】層220は、トレンチの底部に不要な第1
の底部層222を有する。この底部層222は、シリコ
ン100上で停止するCF3 RIEなどの方向性エッ
チングによって除去される。この初期手順の結果は図5
に示す。
の底部層222を有する。この底部層222は、シリコ
ン100上で停止するCF3 RIEなどの方向性エッ
チングによって除去される。この初期手順の結果は図5
に示す。
【0010】図6〜図9に示すように、その後、トレン
チは従来のRIEステップで最終的なディープ・トレン
チの深さ(具体的には約6μm)までエッチングされ、
図示の実施例の最終的なトレンチ底部には、50〜70
keVで1×1016/cm2の割合で、比較的高濃度
で、リンなどの高速拡散ドーパントを注入して埋込み注
入領域206'を形成し、拡散後に埋込みN+拡散プレー
ト領域206を生成する。この深さは重要ではなく、記
憶する電荷の量や、トレンチ側壁上の誘電体の厚さなど
によって決まるものである。次に、いくつかの代替可能
な処理の1つによって下部トレンチ側壁に比較的低濃度
でドーピングを行う。具体的には、このトレンチ側壁
を、米国特許第5242859号に記載されたようにヒ
素でドーピングする。その結果は図7に示すが、同図に
よれば、区域208に比べ拡散域206の方が拡散範囲
が広くなっていることが分かる。トレンチ同士の間隔と
注入領域206'の注入ドーズ量は、拡散域206同士
が互いに接触して1つの埋込みN+プレートを形成する
ように選択されることが好ましい。また、回路を完成さ
せるためには、この埋込みプレートを延長させて電源に
対してオーム接触の接続をすることが必要である。この
ような注入層の外方拡散は便利ではあるが不可欠なもの
ではないので、必要であれば、エピタキシャル成長など
他の埋込みプレート形成方法を使用することもできる。
より速い拡散速度を利用するため、拡散域206にはリ
ンを注入することが好ましい。次に、64個のセルごと
などの適当な間隔で、電源バス(例えば、アース電位)
と、互いに接触する拡散域206によって形成された埋
込みプレートとの間にオーム接触を形成する。この埋込
みプレートが非常に良好な導体である必要がないこと
は、本発明の有利な特徴である。
チは従来のRIEステップで最終的なディープ・トレン
チの深さ(具体的には約6μm)までエッチングされ、
図示の実施例の最終的なトレンチ底部には、50〜70
keVで1×1016/cm2の割合で、比較的高濃度
で、リンなどの高速拡散ドーパントを注入して埋込み注
入領域206'を形成し、拡散後に埋込みN+拡散プレー
ト領域206を生成する。この深さは重要ではなく、記
憶する電荷の量や、トレンチ側壁上の誘電体の厚さなど
によって決まるものである。次に、いくつかの代替可能
な処理の1つによって下部トレンチ側壁に比較的低濃度
でドーピングを行う。具体的には、このトレンチ側壁
を、米国特許第5242859号に記載されたようにヒ
素でドーピングする。その結果は図7に示すが、同図に
よれば、区域208に比べ拡散域206の方が拡散範囲
が広くなっていることが分かる。トレンチ同士の間隔と
注入領域206'の注入ドーズ量は、拡散域206同士
が互いに接触して1つの埋込みN+プレートを形成する
ように選択されることが好ましい。また、回路を完成さ
せるためには、この埋込みプレートを延長させて電源に
対してオーム接触の接続をすることが必要である。この
ような注入層の外方拡散は便利ではあるが不可欠なもの
ではないので、必要であれば、エピタキシャル成長など
他の埋込みプレート形成方法を使用することもできる。
より速い拡散速度を利用するため、拡散域206にはリ
ンを注入することが好ましい。次に、64個のセルごと
などの適当な間隔で、電源バス(例えば、アース電位)
と、互いに接触する拡散域206によって形成された埋
込みプレートとの間にオーム接触を形成する。この埋込
みプレートが非常に良好な導体である必要がないこと
は、本発明の有利な特徴である。
【0011】キャパシタ・トレンチ誘電体230(酸化
物または酸化物/窒化物)は、図8に示すように、具体
的には約10nm酸化物厚さまで成長または付着する。
図9は、(約5×1020/cm3の濃度のヒ素またはリ
ンで)ドーピングしたポリシリコン内部電極240(記
憶ノードともいう)を付着させ、参照番号244を付し
た括弧で示すストラップ深さまでポリシリコン内部電極
240を除去した後のトレンチを示している。
物または酸化物/窒化物)は、図8に示すように、具体
的には約10nm酸化物厚さまで成長または付着する。
図9は、(約5×1020/cm3の濃度のヒ素またはリ
ンで)ドーピングしたポリシリコン内部電極240(記
憶ノードともいう)を付着させ、参照番号244を付し
た括弧で示すストラップ深さまでポリシリコン内部電極
240を除去した後のトレンチを示している。
【0012】ストラップ深さに関連する唯一の要件は、
従来の後続ステップで形成されるアクセス・トランジス
タへの良好な接触を形成するのに十分であればよいとい
うことだけであり、この深さ244は重要ではない。ポ
リシリコン内部電極240は従来の湿式エッチングまた
は等方性ドライ・エッチングによってエッチングする。
清浄な表面252を確保するために、2回目の湿式エッ
チングまたは等方性プラズマ・エッチングによって、酸
化物カラー220を除去し、そのカラーをポリシリコン
240の上面よりわずかに低くする。この時点で、層1
12は完全に除去されている。
従来の後続ステップで形成されるアクセス・トランジス
タへの良好な接触を形成するのに十分であればよいとい
うことだけであり、この深さ244は重要ではない。ポ
リシリコン内部電極240は従来の湿式エッチングまた
は等方性ドライ・エッチングによってエッチングする。
清浄な表面252を確保するために、2回目の湿式エッ
チングまたは等方性プラズマ・エッチングによって、酸
化物カラー220を除去し、そのカラーをポリシリコン
240の上面よりわずかに低くする。この時点で、層1
12は完全に除去されている。
【0013】図10および図11に示すように、ポリシ
リコン内部電極240の電極接触面242と単結晶エピ
タキシャル層の垂直ストラップ接触面252は、ポリシ
リコンのストラップ255によって接続される2つの表
面である。ポリシリコンのストラップ255は、付着さ
れた後、層110と同じ高さまで研摩される。次に、層
110をマスクとして使用して、ストラップ255の上
部を酸化する。ストラップ255はストラップ酸化物層
262によって保護された状態を維持する。この酸化
は、層240からストラップ255への外方拡散によっ
て、その後に形成されるアクセス・デバイスのN+領域
とオーム接触するストラップ導電経路を形成する働きも
する。この酸化は、保護層110がはがされた後で層全
体を保護し絶縁するために、酸化物層262のエッジ上
に形成される「バーズ・ビーク」がストラップ255の
エッジまで延びるまで続行される。したがって、カラー
誘電体の厚さと、水平方向のエッチングの量と、ストラ
ップ255の厚さとの間には相関関係がある。水平方向
のエッチングの量は、バーズ・ビークがオフセット距離
のエッジに達する前にストラップ255が酸化によって
なくなってしまうほど大きくてはならない。前述の従来
のDRAMセルでは、重要なストラップ厚さを維持する
ためにRIEステップのタイミング調整が必要だったの
とは対照的に、このストラップ255の深さは重要では
ない。
リコン内部電極240の電極接触面242と単結晶エピ
タキシャル層の垂直ストラップ接触面252は、ポリシ
リコンのストラップ255によって接続される2つの表
面である。ポリシリコンのストラップ255は、付着さ
れた後、層110と同じ高さまで研摩される。次に、層
110をマスクとして使用して、ストラップ255の上
部を酸化する。ストラップ255はストラップ酸化物層
262によって保護された状態を維持する。この酸化
は、層240からストラップ255への外方拡散によっ
て、その後に形成されるアクセス・デバイスのN+領域
とオーム接触するストラップ導電経路を形成する働きも
する。この酸化は、保護層110がはがされた後で層全
体を保護し絶縁するために、酸化物層262のエッジ上
に形成される「バーズ・ビーク」がストラップ255の
エッジまで延びるまで続行される。したがって、カラー
誘電体の厚さと、水平方向のエッチングの量と、ストラ
ップ255の厚さとの間には相関関係がある。水平方向
のエッチングの量は、バーズ・ビークがオフセット距離
のエッジに達する前にストラップ255が酸化によって
なくなってしまうほど大きくてはならない。前述の従来
のDRAMセルでは、重要なストラップ厚さを維持する
ためにRIEステップのタイミング調整が必要だったの
とは対照的に、このストラップ255の深さは重要では
ない。
【0014】図11に示す酸化ステップ後に、前記ネス
ビット他の論文または米国特許第5242859号に例
示されている従来の方法で、図13に示すように浅いト
レンチ分離領域160を形成し、アクセス・トランジス
タ150およびその後の相互接続を形成する。分離領域
160は、酸化することによって、または例えば図13
の形に浅いトレンチを形成し、このトレンチに酸化物の
ような誘電体を充填することによって形成することがで
きる。
ビット他の論文または米国特許第5242859号に例
示されている従来の方法で、図13に示すように浅いト
レンチ分離領域160を形成し、アクセス・トランジス
タ150およびその後の相互接続を形成する。分離領域
160は、酸化することによって、または例えば図13
の形に浅いトレンチを形成し、このトレンチに酸化物の
ような誘電体を充填することによって形成することがで
きる。
【0015】図12は、入出力セクション20と、図示
のセル55を含むメモリ・アレイ50とを有するDRA
M集積回路10の斜視図を概略的に示したものである。
セル55は、図13のゲート155、ゲート酸化物12
0、側壁スペーサ190、N型のソース122、および
ドレイン124を有するアクセス・トランジスタ150
に接続された、前述のトレンチを含んでいる。このセル
は、トレンチに部分的に食い込むように形成された浅い
酸化物分離領域160により分離され、残ったストラッ
プ255は側面においてドレイン124と接触する埋込
み接続ストラップとして機能する。分離領域160は、
ストラップ深さ244より大きい深さ、具体的には〜
0.5μmまでエッチングされ、その結果、内部電極2
40はアクセス・トランジスタのみに接触する。簡略化
のため、図にはビット線、ワード線、および接点が示さ
れていないが、当業者に周知の様々な構成を図示のトレ
ンチとともに使用することができる。
のセル55を含むメモリ・アレイ50とを有するDRA
M集積回路10の斜視図を概略的に示したものである。
セル55は、図13のゲート155、ゲート酸化物12
0、側壁スペーサ190、N型のソース122、および
ドレイン124を有するアクセス・トランジスタ150
に接続された、前述のトレンチを含んでいる。このセル
は、トレンチに部分的に食い込むように形成された浅い
酸化物分離領域160により分離され、残ったストラッ
プ255は側面においてドレイン124と接触する埋込
み接続ストラップとして機能する。分離領域160は、
ストラップ深さ244より大きい深さ、具体的には〜
0.5μmまでエッチングされ、その結果、内部電極2
40はアクセス・トランジスタのみに接触する。簡略化
のため、図にはビット線、ワード線、および接点が示さ
れていないが、当業者に周知の様々な構成を図示のトレ
ンチとともに使用することができる。
【0016】本発明は様々な実施例で実施できることを
当業者なら容易に理解するであろう。たとえば、図示の
例ではN形MOS電界効果トランジスタ(FET)を示
しているが、本発明は、P形FETまたはドーパントの
極性に適切な変更を加えたbiCMOS技術でも実施す
ることができる。また、各部の寸法は例示のためのもの
にすぎず、将来は各部の寸法が減少することにも留意さ
れたい。同様に、当業者なら、他の数多くのトランジス
タ構築方法、セル構造、分離、ならびにDRAMアーキ
テクチャに本発明を容易に適用できるはずである。本発
明は、ここに示した実施例に限定されるものではなく、
特許請求の範囲のみに限定されるものである。
当業者なら容易に理解するであろう。たとえば、図示の
例ではN形MOS電界効果トランジスタ(FET)を示
しているが、本発明は、P形FETまたはドーパントの
極性に適切な変更を加えたbiCMOS技術でも実施す
ることができる。また、各部の寸法は例示のためのもの
にすぎず、将来は各部の寸法が減少することにも留意さ
れたい。同様に、当業者なら、他の数多くのトランジス
タ構築方法、セル構造、分離、ならびにDRAMアーキ
テクチャに本発明を容易に適用できるはずである。本発
明は、ここに示した実施例に限定されるものではなく、
特許請求の範囲のみに限定されるものである。
【0017】
【発明の効果】本発明によりトレンチ処理が容易で経済
的なトレンチ・キャパシタDRAMセルを製造する方法
を提供することができた。
的なトレンチ・キャパシタDRAMセルを製造する方法
を提供することができた。
【図1】処理の初期ステップを示す、本発明に従って構
築したトレンチの上部の断面図である。
築したトレンチの上部の断面図である。
【図2】処理の初期ステップを示す、本発明に従って構
築したトレンチの上部の断面図である。
築したトレンチの上部の断面図である。
【図3】処理の初期ステップを示す、本発明に従って構
築したトレンチの上部の断面図である。
築したトレンチの上部の断面図である。
【図4】処理の初期ステップを示す、本発明に従って構
築したトレンチの上部の断面図である。
築したトレンチの上部の断面図である。
【図5】処理の初期ステップを示す、本発明に従って構
築したトレンチの上部の断面図である。
築したトレンチの上部の断面図である。
【図6】完全なトレンチを示し、下部のドーピングを示
す図である。
す図である。
【図7】完全なトレンチを示し、下部のドーピングを示
す図である。
す図である。
【図8】完全なトレンチを示し、下部のドーピングを示
す図である。
す図である。
【図9】完全なトレンチを示し、下部のドーピングを示
す図である。
す図である。
【図10】トレンチの内部電極と隣接区域との接点の形
成を示す図である。
成を示す図である。
【図11】トレンチの内部電極と隣接区域との接点の形
成を示す図である。
成を示す図である。
【図12】DRAMチップの斜視図である。
【図13】DRAMセルの概略断面図である。
55 セル 120 ゲート酸化物 122 ソース 124 ドレイン 150 アクセス・トランジスタ 155 ゲート 160 シャロー・トレンチ分離部 206 拡散域 230 キャパシタ・トレンチ誘電体 240 ポリシリコン内部電極 252 垂直ストラップ接触面 255 導電圧ポリシリコンのストラップ 262 ストラップ酸化物層
フロントページの続き (72)発明者 オグラ・セイキ アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション ロング・ヒ ル・ロード 50 (72)発明者 ジョーゼフ・フランシス・シェパード アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション カントリ ー・クラブ・ロード 36
Claims (4)
- 【請求項1】第1の極性の半導体基板の表面上に一時保
護層を形成するステップと、 上記基板を第1の深さまで垂直方向にエッチングしてト
レンチを形成し、上部トレンチ側壁と第1のトレンチ底
部を露出させるステップと、 前記一時保護層の下にある前記上部トレンチ側壁に対し
てほぼ等方性のエッチングを行うことにより前記トレン
チを水平方向に広げ、側壁オフセット距離だけ前記上部
トレンチ側壁から変位したトレンチ・カラー側壁を形成
するステップと、 前記カラー側壁と前記第1のトレンチ底部との上に前記
側壁オフセット距離とほぼ等しい厚さを有するカラー誘
電体の層を形成するステップと、 前記第1のトレンチ底部から前記カラー誘電体を除去す
るステップと、 最終トレンチ底部と下部トレンチ側壁とを有する最終ト
レンチ深さまで、前記第1のトレンチ底部から前記トレ
ンチをさらにエッチングするステップと、 前記下部トレンチ側壁に第2の極性のドーパントをドー
ピングするステップと、 前記下部トレンチ側壁上にトレンチ誘電体を形成するス
テップと、 前記トレンチ内に内部電極を形成するステップと、 前記内部電極と前記カラー誘電体とを所定の深さまでエ
ッチングし、トレンチ側壁の上部をストラップ接触面と
して、前記内部電極の上面を電極接触面として露出させ
るステップと、 前記ストラップ接触面および前記電極接触面と接触する
導電ストラップを形成するステップと、 前記導電ストラップと接触するデバイス領域を有するア
クセス・トランジスタを形成するステップとを含む、D
RAMセルの製造方法。 - 【請求項2】前記ストラップを形成する前記ステップ
が、酸化物マスクを使用して前記ストラップの上面を酸
化して、ストラップ酸化物層のエッジが少なくとも前記
上部トレンチ側壁まで延びるストラップ酸化物層を形成
するステップを含むことを特徴とする、請求項1に記載
の方法。 - 【請求項3】前記ストラップを形成する前記ステップ
が、前記トレンチの領域と部分的に重なるように、前記
ストラップ深さより大きい深さを有する分離領域を形成
し、前記ストラップの一部を除去するステップを含むこ
とを特徴とする、請求項1に記載の方法。 - 【請求項4】前記第1の極性とは逆の第2の極性のドー
パントを前記最終トレンチ底部に注入し、このドーパン
トを拡散させて埋込み拡散プレート領域を形成するステ
ップをさらに含むことを特徴とする、請求項1に記載の
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/269,852 US5395786A (en) | 1994-06-30 | 1994-06-30 | Method of making a DRAM cell with trench capacitor |
US269852 | 1994-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0846158A true JPH0846158A (ja) | 1996-02-16 |
JP3110977B2 JP3110977B2 (ja) | 2000-11-20 |
Family
ID=23028918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP07163613A Expired - Fee Related JP3110977B2 (ja) | 1994-06-30 | 1995-06-29 | トレンチ・キャパシタを備えたdramセルの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5395786A (ja) |
EP (1) | EP0690496A2 (ja) |
JP (1) | JP3110977B2 (ja) |
TW (1) | TW286437B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990078383A (ko) * | 1998-03-31 | 1999-10-25 | 피터 토마스 | 트렌치 커패시터내의 매립형 스트랩을 조절하는 장치 및 방법 |
KR100481035B1 (ko) * | 1997-06-11 | 2005-05-16 | 지멘스 악티엔게젤샤프트 | 수직형트랜지스터 |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5604159A (en) * | 1994-01-31 | 1997-02-18 | Motorola, Inc. | Method of making a contact structure |
US5545583A (en) * | 1995-04-13 | 1996-08-13 | International Business Machines Corporation | Method of making semiconductor trench capacitor cell having a buried strap |
US5827765A (en) * | 1996-02-22 | 1998-10-27 | Siemens Aktiengesellschaft | Buried-strap formation in a dram trench capacitor |
US5656535A (en) * | 1996-03-04 | 1997-08-12 | Siemens Aktiengesellschaft | Storage node process for deep trench-based DRAM |
US5923971A (en) * | 1996-10-22 | 1999-07-13 | International Business Machines Corporation | Reliable low resistance strap for trench storage DRAM cell using selective epitaxy |
US5770484A (en) * | 1996-12-13 | 1998-06-23 | International Business Machines Corporation | Method of making silicon on insulator buried plate trench capacitor |
US5937296A (en) * | 1996-12-20 | 1999-08-10 | Siemens Aktiengesellschaft | Memory cell that includes a vertical transistor and a trench capacitor |
US5953607A (en) * | 1997-06-06 | 1999-09-14 | International Business Machines Corporation | Buried strap for trench storage capacitors in dram trench cells |
US6100131A (en) * | 1997-06-11 | 2000-08-08 | Siemens Aktiengesellschaft | Method of fabricating a random access memory cell |
US5909044A (en) * | 1997-07-18 | 1999-06-01 | International Business Machines Corporation | Process for forming a high density semiconductor device |
JP3132435B2 (ja) * | 1997-09-22 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
DE69834886T2 (de) * | 1997-09-30 | 2007-05-24 | Infineon Technologies Ag | Vertikaler Transistor implementiert in einer Speicherzelle mit Grabenkondensator |
US5990511A (en) * | 1997-10-16 | 1999-11-23 | International Business Machines Corporation | Memory cell with transfer device node in selective polysilicon |
DE19752968C1 (de) * | 1997-11-28 | 1999-06-24 | Siemens Ag | Speicherzellenanordnung und Verfahren zu deren Herstellung |
US6057216A (en) * | 1997-12-09 | 2000-05-02 | International Business Machines Corporation | Low temperature diffusion process for dopant concentration enhancement |
US6960818B1 (en) * | 1997-12-30 | 2005-11-01 | Siemens Aktiengesellschaft | Recessed shallow trench isolation structure nitride liner and method for making same |
US6168986B1 (en) * | 1998-01-23 | 2001-01-02 | Micron Technology, Inc. | Method of making a sacrificial self-aligned interconnect structure |
US6107153A (en) * | 1998-01-26 | 2000-08-22 | Texas Instruments -Acer Incorporated | Method of forming a trench capacitor for a DRAM cell |
US6190955B1 (en) | 1998-01-27 | 2001-02-20 | International Business Machines Corporation | Fabrication of trench capacitors using disposable hard mask |
US6090661A (en) | 1998-03-19 | 2000-07-18 | Lsi Logic Corporation | Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls |
US6369418B1 (en) | 1998-03-19 | 2002-04-09 | Lsi Logic Corporation | Formation of a novel DRAM cell |
US6177699B1 (en) | 1998-03-19 | 2001-01-23 | Lsi Logic Corporation | DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation |
US6080618A (en) * | 1998-03-31 | 2000-06-27 | Siemens Aktiengesellschaft | Controllability of a buried device layer |
US6018174A (en) * | 1998-04-06 | 2000-01-25 | Siemens Aktiengesellschaft | Bottle-shaped trench capacitor with epi buried layer |
US5945704A (en) * | 1998-04-06 | 1999-08-31 | Siemens Aktiengesellschaft | Trench capacitor with epi buried layer |
TW471164B (en) * | 1998-06-02 | 2002-01-01 | Ibm | Deep trench-based storage capacitor and method of fabricating |
US6194755B1 (en) * | 1998-06-22 | 2001-02-27 | International Business Machines Corporation | Low-resistance salicide fill for trench capacitors |
US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
US6110792A (en) * | 1998-08-19 | 2000-08-29 | International Business Machines Corporation | Method for making DRAM capacitor strap |
US6222218B1 (en) | 1998-09-14 | 2001-04-24 | International Business Machines Corporation | DRAM trench |
TW406405B (en) * | 1998-11-26 | 2000-09-21 | Nanya Plastics Corp | Manufacture method of the trench-type capacitor |
US6194736B1 (en) | 1998-12-17 | 2001-02-27 | International Business Machines Corporation | Quantum conductive recrystallization barrier layers |
US6451648B1 (en) * | 1999-01-20 | 2002-09-17 | International Business Machines Corporation | Process for buried-strap self-aligned to deep storage trench |
US6383861B1 (en) * | 1999-02-18 | 2002-05-07 | Micron Technology, Inc. | Method of fabricating a dual gate dielectric |
US6331459B1 (en) * | 1999-02-18 | 2001-12-18 | Infineon Technologies Ag | Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM |
US6140175A (en) * | 1999-03-03 | 2000-10-31 | International Business Machines Corporation | Self-aligned deep trench DRAM array device |
US6297086B1 (en) | 1999-03-11 | 2001-10-02 | International Business Machines Corporation | Application of excimer laser anneal to DRAM processing |
TW412837B (en) | 1999-03-31 | 2000-11-21 | Nanya Technology Corp | Method of making a trench capacitor |
US6236077B1 (en) | 1999-04-20 | 2001-05-22 | International Business Machines Corporation | Trench electrode with intermediate conductive barrier layer |
US6259129B1 (en) | 1999-04-20 | 2001-07-10 | International Business Machines Corporation | Strap with intrinsically conductive barrier |
US6440794B1 (en) | 1999-05-28 | 2002-08-27 | International Business Machines Corporation | Method for forming an array of DRAM cells by employing a self-aligned adjacent node isolation technique |
US6229173B1 (en) | 1999-06-23 | 2001-05-08 | International Business Machines Corporation | Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor |
US6380575B1 (en) * | 1999-08-31 | 2002-04-30 | International Business Machines Corporation | DRAM trench cell |
US6441423B1 (en) * | 2000-05-31 | 2002-08-27 | International Business Machines Corporation | Trench capacitor with an intrinsically balanced field across the dielectric |
US6284666B1 (en) | 2000-05-31 | 2001-09-04 | International Business Machines Corporation | Method of reducing RIE lag for deep trench silicon etching |
US6376324B1 (en) | 2000-06-23 | 2002-04-23 | International Business Machines Corporation | Collar process for reduced deep trench edge bias |
EP1772534A3 (en) | 2000-09-28 | 2007-04-25 | The President and Fellows of Harvard College | Tungsten-containing and hafnium-containing precursors for vapor deposition |
DE10109218A1 (de) * | 2001-02-26 | 2002-06-27 | Infineon Technologies Ag | Verfahren zur Herstellung eines Speicherkondensators |
DE10114956C2 (de) * | 2001-03-27 | 2003-06-18 | Infineon Technologies Ag | Verfahren zum Herstellen einer dielektrischen Schicht als Isolatorschicht für einen Grabenkondensator |
US6670235B1 (en) | 2001-08-28 | 2003-12-30 | Infineon Technologies Ag | Process flow for two-step collar in DRAM preparation |
DE10208774B4 (de) * | 2002-02-28 | 2005-09-15 | Infineon Technologies Ag | Verfahren zur Herstellung einer Speicherzelle |
DE10212610C1 (de) * | 2002-03-21 | 2003-11-06 | Infineon Technologies Ag | Verfahren zur Erzeugung einer horizontalen Isolationsschicht auf einem leitenden Material in einem Graben |
US6797636B2 (en) * | 2002-05-31 | 2004-09-28 | Infineon Technologies Ag | Process of fabricating DRAM cells with collar isolation layers |
US6605838B1 (en) * | 2002-09-30 | 2003-08-12 | International Business Machines Corporation | Process flow for thick isolation collar with reduced length |
US6987042B2 (en) * | 2003-05-30 | 2006-01-17 | International Business Machines Corporation | Method of forming a collar using selective SiGe/Amorphous Si Etch |
US6913968B2 (en) * | 2003-07-30 | 2005-07-05 | International Business Machines Corporation | Method and structure for vertical DRAM devices with self-aligned upper trench shaping |
US7060627B2 (en) * | 2003-09-09 | 2006-06-13 | Tower Semiconductor Ltd. | Method of decreasing charging effects in oxide-nitride-oxide (ONO) memory arrays |
DE10351605B3 (de) * | 2003-11-05 | 2005-05-04 | Infineon Technologies Ag | Integrierter Halbleiterspeicher |
US7034352B2 (en) * | 2004-02-11 | 2006-04-25 | Infineon Technologies Ag | DRAM with very shallow trench isolation |
US7491604B2 (en) * | 2006-03-07 | 2009-02-17 | International Business Machines Corporation | Trench memory with monolithic conducting material and methods for forming same |
US7741188B2 (en) * | 2008-03-24 | 2010-06-22 | International Business Machines Corporation | Deep trench (DT) metal-insulator-metal (MIM) capacitor |
US7977172B2 (en) * | 2008-12-08 | 2011-07-12 | Advanced Micro Devices, Inc. | Dynamic random access memory (DRAM) cells and methods for fabricating the same |
CN102270567A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 电容器的制作方法 |
US8637365B2 (en) | 2012-06-06 | 2014-01-28 | International Business Machines Corporation | Spacer isolation in deep trench |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4663832A (en) * | 1984-06-29 | 1987-05-12 | International Business Machines Corporation | Method for improving the planarity and passivation in a semiconductor isolation trench arrangement |
KR910008830B1 (ko) * | 1988-08-18 | 1991-10-21 | 현대전자산업 주식회사 | 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자 |
US5330926A (en) * | 1990-11-14 | 1994-07-19 | Nec Corporation | Method of fabricating semiconductor device having a trenched cell capacitor |
-
1994
- 1994-06-30 US US08/269,852 patent/US5395786A/en not_active Expired - Fee Related
-
1995
- 1995-02-22 TW TW084101636A patent/TW286437B/zh active
- 1995-04-27 EP EP95480053A patent/EP0690496A2/en not_active Withdrawn
- 1995-06-29 JP JP07163613A patent/JP3110977B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100481035B1 (ko) * | 1997-06-11 | 2005-05-16 | 지멘스 악티엔게젤샤프트 | 수직형트랜지스터 |
KR19990078383A (ko) * | 1998-03-31 | 1999-10-25 | 피터 토마스 | 트렌치 커패시터내의 매립형 스트랩을 조절하는 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP0690496A2 (en) | 1996-01-03 |
JP3110977B2 (ja) | 2000-11-20 |
TW286437B (ja) | 1996-09-21 |
US5395786A (en) | 1995-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3110977B2 (ja) | トレンチ・キャパシタを備えたdramセルの製造方法 | |
US6204140B1 (en) | Dynamic random access memory | |
US5116776A (en) | Method of making a stacked copacitor for dram cell | |
US6426252B1 (en) | Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap | |
US6621112B2 (en) | DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication | |
US5869868A (en) | SOI trench DRAM cell for 256 MB DRAM and beyond | |
US7811881B2 (en) | Methods for forming semiconductor structures with buried isolation collars and semiconductor structures formed by these methods | |
US6593612B2 (en) | Structure and method for forming a body contact for vertical transistor cells | |
US6440793B1 (en) | Vertical MOSFET | |
US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
US6664167B2 (en) | Memory with trench capacitor and selection transistor and method for fabricating it | |
JPH10178162A (ja) | Soi埋込プレート・トレンチ・キャパシタ | |
KR19990088580A (ko) | 5평방동적랜덤액세스메모리셀및그제조방법 | |
US5804478A (en) | Method of forming a trench-type semiconductor memory device | |
US6414347B1 (en) | Vertical MOSFET | |
US5317177A (en) | Semiconductor device and method of manufacturing the same | |
US6436836B2 (en) | Method of fabricating a DRAM cell configuration | |
US6974988B2 (en) | DRAM cell structure capable of high integration and fabrication method thereof | |
US6638815B1 (en) | Formation of self-aligned vertical connector | |
US6727141B1 (en) | DRAM having offset vertical transistors and method | |
US6703274B1 (en) | Buried strap with limited outdiffusion and vertical transistor DRAM | |
US6404000B1 (en) | Pedestal collar structure for higher charge retention time in trench-type DRAM cells | |
US7091546B2 (en) | Semiconductor memory with trench capacitor and method of fabricating the same | |
US5196909A (en) | Capacitor for DRAM cell | |
US5753549A (en) | Method for fabricating capacitor of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |