CN102270567A

CN102270567A - 电容器的制作方法

Info

Publication number: CN102270567A
Application number: CN2010101923542A
Authority: CN
Inventors: 涂火金; 沈忆华; 史运泽
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2010-06-04
Filing date: 2010-06-04
Publication date: 2011-12-07

Abstract

本发明提出一种电容器的制作方法，包括：提供半导体衬底，所述半导体衬底内形成有若干沟槽；在沟槽侧壁及底部形成衬氧化层；在沟槽侧壁形成覆盖上面部分衬氧化层的氮化物层；以氮化物层为掩膜，刻蚀沟槽内曝露的衬氧化层及半导体衬底，形成面积增大区；在沟槽内面积增大区的侧壁及底部形成第一电极；去除氮化物层后，在第一电极上及沟槽侧壁依次形成介质层和第二电极。本发明避免了对电极产生金属污染，有效保护了电极，提高了电极及后续形成的电容器的质量。

Description

电容器的制作方法

技术领域

本发明涉及电容器的制作方法。

背景技术

动态随机存储器(DRAM)是一种重要的记忆存储元件，由于DRAM功能多且制造成本低，被广泛应用于计算机、通讯及家电等领域。随着电子技术的发展，以及对DRAM的存储能力、功能等不断提出的较高要求，提高DRAM的集成度是一条必然途径。随着DRAM集成密度的提高，使用在DRAM中电容的可用面积也随之降低，减小了DRAM的电容。为了解决上述问题，现有采用高k(介电常数)介质层作为电容器间电极的隔离，或者采用增大电容器的使用面积的方法来增大DRAM的电容。

为了增大DRAM中电容器的使用面积，现有技术采用了以下工艺：如图1所示，在半导体衬底100上依次形成垫氧化层102和阻挡层104；刻蚀阻挡层104、垫氧化层102及半导体衬底100，形成若干沟槽106，所述沟槽106的深度为7μm～8μm；在沟槽106侧壁及底部形成衬氧化层108，所述衬氧化层108的材料为含硅氧化物。如图2所示，采用化学气相沉积法阻挡层104及沟槽106的侧壁形成金属氧化层110，通过对化学气相沉积工艺的压力进行控制，使金属氧化层110只沉积于沟槽106侧壁的上面部分，所述金属氧化层110的材料为氧化铝；如图3所示，以金属氧化物层110为掩膜，刻蚀去除侧壁下方及底部的衬氧化层108，且对半导体衬底100进行蚀刻蚀，使沟槽106下面部分的面积扩大，使后续形成的电容器可用面积相应增大。如图4所示，在沟槽106面积扩大区的侧壁及底部形成电容器第一电极112。

现有在增大电容器的可用面积时，采用以氧化铝为材料的金属氧化物层作为掩膜，造成后续工艺中产生金属污染，影响器件的质量，降低了成品率。

发明内容

本发明解决的问题是提供一种电容器的制作方法，防止产生金属污染，影响器件的质量。

本发明提供一种电容器的制作方法，包括：提供半导体衬底，所述半导体衬底内形成有若干沟槽；在沟槽侧壁及底部形成衬氧化层；在沟槽侧壁形成覆盖上面部分衬氧化层的氮化物层；以氮化物层为掩膜，刻蚀沟槽内曝露的衬氧化层及半导体衬底，形成面积增大区；在沟槽内面积增大区的侧壁及底部形成第一电极；去除氮化物层后，在第一电极上及沟槽侧壁依次形成介质层和第二电极。

可选的，所述氮化物层的材料为氮化硅，厚度为200埃～300埃。

可选的，形成氮化物层的方法为原子层沉积法。

与现有技术相比，本发明具有以下优点：采用氮化物层作为刻蚀沟槽内曝露的衬氧化层及半导体衬底时的掩膜，氮化物层不含金属成分，因此在后续电极形成过程中避免了对电极产生金属污染，有效保护了电极，提高了电极及后续形成的电容器的质量。

进一步，采用原子层沉积法形成氮化物层，能使氮化物层的结构均匀且致密。

附图说明

图1至图4是现有形成DRAM中电容器工艺的示意图；

图5是本发明形成DRAM内的电容器的具体实施方式流程图；

图6至图10是本发明形成DRAM内电容器的实施例示意图；

图11是本发明采用的溶液刻蚀衬氧化层和氮化物层时的效果对比图；

图12是本发明采用的氨水溶液刻蚀半导体衬底时，该溶液对氮化物层的刻蚀效果图。

具体实施方式

在现有通过以氧化铝为掩膜，增大深槽下面部分的面积，进而增大电容器的可用面积时，发明人发现在沟槽面积扩大区的侧壁及底部形成电容器第一电极时，氧化铝仍然会保留在沟槽侧壁的上面部分作为掩膜，由于第一电极也是导电材质，因此氧化铝中的金属成分会对第一电极造成金属污染，影响第一电极的质量和导电性能。

针对上述技术问题，发明人经过实验研究发现如果采用氮化物层代替氧化铝作为增大沟槽面积时的掩膜，氮化物层不含金属成分，因此在后续电极形成过程中避免了对电极产生金属污染，有效保护了电极，提高了电极及后续形成的电容器的质量。另外，以氮化硅为材料的氮化物层属于硬掩膜层，在刻蚀过程中，其与衬氧化层及半导体衬底硅的刻蚀速率相差较大，即当将衬氧化层刻蚀去除及对半导体衬底刻蚀增大面积时，刻蚀溶液对氮化物层的影响甚微。

本发明形成DRAM内的电容器的具体实施方式流程如图5所示：

执行步骤S11，提供半导体衬底，所述半导体衬底内形成有若干沟槽。

本实施方式中，所述半导体衬底可以是硅、锗硅或绝缘体上硅。在半导体衬底上形成沟槽前，可以在半导体衬底上或内形成如晶体管等器件。

所述沟槽的深宽比大于10∶1。

另外，在形成沟槽前，还可以在半导体衬底上依次形成氧化硅层和氮化硅层。

执行步骤S12，在沟槽侧壁及底部形成衬氧化层。

所述衬氧化层的材料为含硅氧化物，其作用是用以缓解膜层间的应力。

执行步骤S13，在沟槽侧壁形成覆盖上面部分衬氧化层的氮化物层。

本实施方式中，通过原子层沉积的方法形成氮化物层，并且在沉积过程中控制压力参数，使氮化物层只在沟槽侧壁的上面部分形成，而不会沉积至整个沟槽侧壁。

执行步骤S14，以氮化物层为掩膜，刻蚀沟槽内曝露的衬氧化层及半导体衬底，形成面积增大区。

本实施方式中，先采用刻蚀衬氧化层和氮化物层选择比高的溶液，对未被氮化物层覆盖的衬氧化层进行刻蚀去除。然后再采用刻蚀半导体衬底硅和氮化物层选择比高的溶液，对沟槽下面部分的半导体衬底进行刻蚀，以增大该部分的面积。

执行步骤S15，在沟槽内面积增大区的侧壁及底部形成第一电极。

由于面积增大区相对于原先的沟槽面积进行了扩大，因此在此表面形成的第一电极的可用面积也相应增大。

本实施方式中，第一电极与半导体硅衬底构成电连接。

执行步骤S16，去除氮化物层后，在第一电极上及沟槽侧壁依次形成介质层和第二电极。

在第一电极上及沟槽未衬第一电极覆盖的侧壁形成介质层，用于第一电极与后续形成的第二电极间绝缘。

下面结合附图对本发明的具体实施方式做详细的说明。

如图6所示，提供半导体衬底200，所述半导体衬底可以是硅、锗硅或绝缘体上硅等。在半导体衬底200上依次形成垫氧化层202和阻挡层204；所述垫氧化层202的材料为氧化硅或氮氧化硅，如果是氧化硅，则形成方法为热氧化法，如果是氮氧化硅，则形成方法为化学气相沉积法；阻挡层204的材料为氮化硅，其形成方法可以是低压化学气相沉积法，其作用为在刻蚀过程中保护其下方的膜层不被损坏。

继续参考图6，在半导体衬底200内形成若干沟槽206。形成工艺如下：在阻挡层204上形成光刻胶层(未示出)，经过光刻工艺，在光刻胶层上定义出沟槽图形；以光刻胶层为掩膜，沿沟槽图形，用干法刻蚀法依次刻蚀阻挡层204、垫氧化层202及半导体衬底200，形成若干沟槽206；去除光刻胶层。所述沟槽206的深度为7μm～8μm。

再参考图6，在沟槽206侧壁及底部形成衬氧化层208，所述衬氧化层208的材料为含硅氧化物。本实施例中衬氧化层208选用的材料为氧化硅，形成方法为热氧化法。

如图7所示，采用原子层沉积法在阻挡层204及沟槽206的侧壁形成氮化物层210，所述氮化物层210的材料为氮化硅，厚度为200埃～300埃，优选厚度为250埃。

本实施例中，所述原子层沉积法采用的气体为所述原子层沉积法采用的气体为SiH₂Cl2和NH₃混合气体，其中SiH₂Cl₂的流量为0.1slm(标准升/分)～1.5slm，NH₃的流量为2slm～10slm。

本实施例中，通过对原子层沉积工艺的压力进行控制，使氮化物层210只沉积于沟槽206侧壁的上面部分。具体的，如果原子层沉积工艺的反应压力为5Pa～50pa，反应温度为400℃～600℃，氮化物层210在沟槽206侧壁沉积的深度为0.5μm～3μm。具体的当原子层沉积工艺的反应压力为5Pa，反应温度为400℃，SiH₂Cl₂的流量为0.1slm，NH₃的流量为2slm时，氮化物层210在沟槽206侧壁沉积的深度为0.5μm；当原子层沉积工艺的反应压力为50Pa，反应温度为600℃，SiH₂Cl₂的流量为1.5slm，NH₃的流量为10slm时，氮化物层210在沟槽206侧壁沉积的深度为3μm。

如图8所示，以氮化物层210为掩膜，用湿法刻蚀法去除侧壁下方及底部未被氮化物层210覆盖的衬氧化层208。

本实施例中，刻蚀衬氧化层208采用的是氢氟酸、氟化铵和水的混合溶液，其混合比例为1∶7∶130，其中氢氟酸的浓度为49％，氟化铵的浓度为40％。此混合溶液对衬氧化层208和氮化物层210的刻蚀速率及刻蚀选择比如图11所示，采用该溶液刻蚀以氧化硅为材料的衬氧化层208的速率为80埃/分，刻蚀以氮化硅为材料的氮化物层210的速率为17.8埃/分；由此可知，用比例为1∶7∶130的氢氟酸、氟化铵和水的混合溶液刻蚀氧化硅和氮化硅的选择比为1∶4.49。因此采用上述溶液去除了衬氧化层208，但对氮化物层210几乎没有影响。

继续参考图8，对未被氮化物层210覆盖的半导体衬底200进行蚀刻蚀，使沟槽206下面部分的面积扩大，形成沟槽面积扩大区212，所述沟槽面积扩大区212的作用为使后续形成的电容器可用面积相应增大。

本实施例中，刻蚀半导体衬底210采用的是氨水溶液，其中NH₄OH∶H₂O＝1∶100。采用氨水溶液对半导体衬底200进行刻蚀的过程中，此溶液对氮化物层210几乎不产生影响。具体如图12所示，如果以氮化硅为材料的氮化物层210的厚度在刻蚀前为302.44埃的话，采用氨水溶液对半导体衬底200刻蚀5分钟后，氮化硅的厚度为301.3埃，氨水溶液对氮化硅的影响为1.14埃；而如果以氮化硅的厚度在刻蚀前为300.19埃的话，采用氨水溶液对半导体衬底200刻蚀10分钟后，氮化硅的厚度为298.6埃，氨水溶液对氮化硅的影响为1.59埃；如果以氮化硅的厚度在刻蚀前为301.18埃的话，采用氨水溶液对半导体衬底200刻蚀20分钟后，氮化硅的厚度为298.95埃，氨水溶液对氮化硅的影响为2.23埃。

本实施例中，采用氮化物层210作为刻蚀沟槽206内曝露的衬氧化层208及半导体衬底200时的掩膜，氮化物层210不含金属成分，因此在后续电极形成过程中避免了对电极产生金属污染，有效保护了电极，提高了电极及后续形成的电容器的质量。

如图9所示，在沟槽面积扩大区212的侧壁及底部形成电容器第一电极214。形成第一电极214的方法为用化学气相沉积法或物理气相沉积法。第一电极214的材料为ASG(掺As的TEOS)，厚度为300埃～800埃。

如图10所示，用化学气相沉积法在第一电极214上、沟槽206侧壁和阻挡层204上形成厚度为20埃～200埃的介质层216，用于电容器电极间的隔离，所述介质层216可以是氧化硅、氧化铝、氧化钽、氧化镐或氧化铪等。

继续参考图10，用化学气相沉积法或物理气相沉积法在介质层216上形成厚度为1000埃～4000埃的电容器第二电极218，所述第二电极218的材料为ASG(掺As的TEOS)。

再参考图10，采用化学机械抛光法或湿法刻蚀法去除阻挡层204上的第二电极218和介质层216。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种电容器的制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内形成有若干沟槽；

在沟槽侧壁及底部形成衬氧化层；

在沟槽侧壁形成覆盖上面部分衬氧化层的氮化物层；

以氮化物层为掩膜，刻蚀沟槽内曝露的衬氧化层及半导体衬底，形成面积增大区；

在沟槽内面积增大区的侧壁及底部形成第一电极；

去除氮化物层后，在第一电极上及沟槽侧壁依次形成介质层和第二电极。

2.如权利要求1所述电容器的制作方法，其特征在于，所述氮化物层的材料为氮化硅，厚度为200埃～300埃。

3.如权利要求1所述电容器的制作方法，其特征在于，形成氮化物层的方法为原子层沉积法。

4.如权利要求2所述电容器的制作方法，其特征在于，所述原子层沉积法采用的气体为SiH₂Cl2和NH₃混合气体，其中SiH₂Cl₂的流量为0.1slm～1.5slm，NH₃的流量为2slm～10slm。

5.如权利要求2所述电容器的制作方法，其特征在于，所述原子层沉积法采用的温度为400℃～600℃，反应压力为5Pa～50pa。

6.如权利要求1所述电容器的制作方法，其特征在于，刻蚀衬氧化层方法为湿法刻蚀法，采用溶液为氢氟酸、氟化铵和水的混合溶液。

7.如权利要求5所述电容器的制作方法，其特征在于，氢氟酸、氟化铵和水的混合溶液的比例为1∶7∶130，其中氢氟酸的浓度为49％，氟化铵的浓度为40％。

8.如权利要求1所述电容器的制作方法，其特征在于，刻蚀半导体衬底方法为湿法刻蚀法，采用氨水溶液。

9.如权利要求7所述电容器的制作方法，其特征在于，所述氨水溶液的浓度为NH₄OH∶H₂O＝1∶100。

10.如权利要求1所述电容器的制作方法，其特征在于，去除氮化物层的方法为法刻蚀法，采用的溶液为磷酸。