CN104752334B - 接触插塞的形成方法 - Google Patents

接触插塞的形成方法 Download PDF

Info

Publication number
CN104752334B
CN104752334B CN201310754248.2A CN201310754248A CN104752334B CN 104752334 B CN104752334 B CN 104752334B CN 201310754248 A CN201310754248 A CN 201310754248A CN 104752334 B CN104752334 B CN 104752334B
Authority
CN
China
Prior art keywords
dielectric layer
forming method
contact hole
sub
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310754248.2A
Other languages
English (en)
Other versions
CN104752334A (zh
Inventor
何其暘
黄敬勇
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310754248.2A priority Critical patent/CN104752334B/zh
Publication of CN104752334A publication Critical patent/CN104752334A/zh
Application granted granted Critical
Publication of CN104752334B publication Critical patent/CN104752334B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种接触插塞的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有栅极，栅极两侧的衬底中形成有源极、漏极；形成覆盖所述半导体衬底的介质层，所述介质层分为上下两部分，下部分的厚度与所述栅极的高度相等，或者，所述下部分的厚度大于所述栅极的高度预定尺寸，上部分致密度由顶层至上部分底层逐渐增加，下部分各处的致密度相等且大于等于上部分底层的致密度；刻蚀所述介质层形成接触孔，所述接触孔的顶部开口尺寸最大；在所述接触孔内填充导电层，形成接触插塞，接触插塞与源极、漏极电连接。采用本发明的方法能够提高接触插塞性能。

Description

接触插塞的形成方法
技术领域
本发明涉及半导体领域，尤其涉及接触插塞的形成方法。
背景技术
随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。
为了满足元件缩小后的互连线需求，互连金属层的设计成为超大规模集成电路技术所通常采用的一种方法。目前，互连金属层与衬底中的器件之间的导通是通过接触插塞实现的。
现有技术中，半导体衬底上的相邻两栅极会出现共漏极的情形，在相邻两栅极共漏极的情况下，参考图1～图3，衬底上的共用漏极接触插塞的形成方法包括：
参考图1，在所述半导体衬底10上形成栅极11，栅极11两侧的半导体衬底内形成有源极12和漏极13，其中相邻两个栅极11共用漏极13。形成层间介质层14，覆盖栅极11和半导体衬底10。参考图2，在层间介质层14表面形成图案化的光刻胶（图未示），定义共用漏极接触孔的位置和分布，以图案化的光刻胶为掩膜，对层间介质层14进行刻蚀，形成共用漏极接触孔15，共用漏极接触孔15的底部露出漏极13，此时的共用漏极接触孔15的开口尺寸上下一致。参考图3，采用钨金属填充共用漏极接触孔15形成共用漏极接触插塞16，共用漏极接触插塞16与漏极13电连接。
参考图3，相邻两个栅极11共用漏极13。而相邻两个栅极11之间的距离是固定的，因此，相对于其他源极接触孔、漏极接触孔，共用漏极接触孔15的开口尺寸不能太大，否则形成的共用漏极接触插塞16与栅极11之间距离太近，容易产生漏电流。
但是，使用现有技术形成的共用漏极位置的接触插塞性能不好，从而影响后续形成的半导体器件的性能。
发明内容
本发明解决的问题是现有技术中，形成的共用漏极位置的接触插塞性能不好，从而影响后续形成的半导体器件的性能。
为解决上述问题，本发明提供一种接触插塞的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有栅极，栅极两侧的衬底中形成有源极、漏极；
形成覆盖所述半导体衬底的介质层，所述介质层分为上下两部分，下部分的厚度与所述栅极的高度相等，或者，所述下部分的厚度大于所述栅极的高度预定尺寸，上部分致密度由顶层至上半部分底层逐渐增加，下部分各处的致密度相等且大于等于上部分底层的致密度；
刻蚀所述介质层形成接触孔，所述接触孔的顶部开口尺寸最大；
在所述接触孔内填充导电层，形成接触插塞，接触插塞与源极、漏极电连接。
可选的，相邻两栅极共漏极。
可选的，所述预定距离大于0埃且小于等于1000埃。
可选的，所述介质层的材料为氧化硅。
可选的，采用常压化学气相沉积工艺，形成所述介质层上部分，其中反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比由1:5增加至1:20，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
可选的，所述介质层上部分的形成方法包括：在所述介质层下部分表面沉积形成子介质层，并对所述子介质层进行等离子体处理；循环在所述介质层下部分表面沉积形成子介质层，并对所述子介质层进行等离子体处理的步骤，依次形成若干子介质层，上述子介质层堆叠形成致密度逐渐减小的介质层上部分。
可选的，所述子介质层的厚度范围为20埃～100埃。
可选的，采用常压化学气相沉积工艺形成所述子介质层，其中反应气体包括正硅酸乙酯、SiH4中的一种或两种，以及O2或O3中的一种或两种，反应温度为700～1000℃。
可选的，所述等离子体处理为氧等离子体处理，采用的气体为O2或O3，其中，O2或O3的流量范围为50～500sccm，等离子体处理的时间为5～60s，射频功率为30～1000W。
可选的，保持氧等离子体处理的时间不变，随子介质层与介质层下部分的距离增加而提高所述氧等离子体处理的射频功率。
可选的，循环上述工艺步骤的次数为5～30。
可选的，所述介质层下部分的形成方法为常压化学气相沉积工艺，工艺参数包括：
反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比为1:5，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
可选的，刻蚀所述介质层形成接触孔的方法包括：
在所述介质层的顶部形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，采用各向异性等离子刻蚀的方法刻蚀所述介质层，形成开口尺寸上下一致的接触孔；
采用各向同性等离子刻蚀或湿法腐蚀的方法刻蚀所述开口尺寸上下一致的接触孔，形成所述顶部开口尺寸最大的接触孔。
可选的，所述各向异性等离子刻蚀的工艺为：
刻蚀气体包括主刻蚀气体和辅助刻蚀气体，所述主刻蚀气体包括CxFy气体，所述辅助刻蚀气体包括O2，H2，Ar，N2，CxHyFz中的一种或多种气体，激发功率100～5000W，偏置功率0～500W，刻蚀气体总流量为10～10000sccm。
可选的，应用所述湿法腐蚀的湿法腐蚀剂为氢氟酸溶液，反应温度为20～100℃。
与现有技术相比，本发明的技术方案具有以下优点：
刻蚀介质层形成接触孔，所述接触孔的顶部开口最大，因此，该开口的深宽比有所减小，在深宽比减小的开口内填充导电层形成的接触插塞的过程中不会产生空气隙，从而使得后续形成的接触插塞的阻值减小和减小后续形成的接触插塞内的电迁移现象。另外，该接触孔在介质层下部分的开口等于或小于在介质层上部分底层的开口尺寸，且接触孔在介质层下部分的开口尺寸相等，可以保证该接触孔与两侧相邻的栅极之间的距离，避免在该接触孔形成的接触插塞与两侧相邻的栅极之间的距离过大而出现漏电现象。
附图说明
图1～图3是现有技术中形成共用漏极接触插塞的剖面结构示意图;
图4～图7是本发明具体实施例中形成共用漏极接触插塞的剖面结构示意图。
具体实施方式
现有技术中，形成的源极接触插塞性能不好的原因如下：
参考图2，相对于互连金属层与互连金属层之间的通孔来说，共用漏极接触孔15的高度至少等于栅极11的高度和该栅极接触孔的高度和，这样，共用漏极接触孔15的高度远比连通相邻两互连金属层的通孔高度大，因此，相对于互连金属层与互连金属层之间的通孔、其他源极接触孔和漏极接触孔来说，共用漏极接触孔15的深宽比大。参考图3，在如此大深宽比的共用漏极接触孔15内填充钨金属层形成的共用漏极接触插塞16的内部会有空气隙17。空气隙17的存在一方面会增加共用漏极接触插塞16的电阻；另一方面，空气隙17使金属原子在共用漏极接触插塞16内部移动，形成电迁移。因此，现有技术形成的接触插塞16的性能不好，从而影响后续形成的半导体器件的性能。
为解决上述技术问题，本发明提供了一种接触插塞的形成方法。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。具体如下：
参考图4，执行步骤S11，提供半导体衬底20，所述半导体衬底20上形成有栅极21，栅极21两侧的衬底20中形成有源极22、漏极23。
本实施例中，半导体衬底20材料可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。本实施例中，所述半导体衬底20为硅衬底，其中还形成有隔离结构，所述隔离结构可以是浅沟槽隔离结构，或本领域技术人员公知的其他用于器件隔离或有源区隔离的隔离结构。
在半导体衬底20上形成栅介质材料层和覆盖栅介质材料层的栅极材料层，然后在栅极材料层的表面形成图形化的光刻胶，以所述图形化的光刻胶为掩膜刻蚀栅介质材料层和栅极材料层，形成栅介质层（图未示）和栅极21。其中，栅介质材料层为氧化硅，栅极21的材料为多晶硅。
在栅极21两侧的衬底中进行离子注入，形成源极22和漏极23。本实施例中，相邻两个栅极21之间共用漏极23。形成源极22和漏极23的具体工艺为本领域熟知技术，在此不再赘述。
接着，继续参考图4，执行步骤S12，形成覆盖所述半导体衬底的介质层24，所述介质层24分为上下两部分，下部分242的厚度与所述栅极21的高度相等，或者，所述下部分242的厚度大于所述栅极21的高度预定尺寸H，上部分241致密度由顶层至上部分底层逐渐增加，下部分242各处的致密度相等且大于等于上部分底层的致密度。
本实施例中，介质层24包括上部分241和下部分242。介质层下部分242的顶层与栅极21顶部相平，或者，介质层下部分242顶层比栅极21顶部高预定距离，所述预定距离为H，其中H为大于0埃且小于等于1000埃。介质层下部分242的顶层与栅极21顶部之所以相平，或者，介质层下部分242顶层比栅极21顶部之所以高预定距离，是因为，后续在该介质层中形成的接触插塞可以和栅极之间不会离太近，防止漏电流的产生。
介质层上部分241顶层向下至介质层上部分241底层的致密度是逐渐递增的。介质层下部分242各个位置处的致密度相同，且大于等于介质层上部分241底层的致密度。
本实施例中，介质层24的材料为氧化硅。形成介质层24的方法为先形成覆盖衬底20的介质层下部分242，接着形成介质层上部分241。
其中，形成介质层下部分242的工艺为常压化学气相沉积工艺。工艺参数具体为：
反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比为1:5，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
本实施例中，形成介质层上部分241的具体工艺为：在介质层下部分242表面沉积形成子介质层，并对所述子介质层进行等离子体处理；循环上述工艺步骤，依次形成若干子介质层，上述子介质层堆叠形成致密度逐渐减小的介质层上部分241。
具体如下：
采用常压化学气相沉积工艺形成第一子介质层，其中反应气体包括正硅酸乙酯、SiH4中的一种或两种，以及O2或O3中的一种或两种，反应温度为700～1000℃。第一子介质层的厚度范围为20～100埃。
接着，采用第一等离子体处理第一子介质层。所述第一等离子体处理为氧等离子体处理，采用的气体为O2或O3，其中，O2或O3的流量范围为50～500sccm，等离子体处理的时间为5～60s，射频功率为30～1000W。
接着，在第一子介质层上面沉积第二子介质层，第二子介质层的沉积工艺与第一子介质层的沉积工艺相同，在此不再赘述。
接着，采用第二等离子体处理处理第二子介质层。所述第二等离子体处理也为氧等离子体处理，第二等离子体的射频功率大于等于第一等离子体的射频功率。
接着，循环上述操作，依次形成若干子介质层。也就是说，循环在上一层子介质层上形成新子介质层、并对新子介质层进行等离子体处理的工艺步骤，依次形成若干子介质层。本实施例中，循环上述工艺步骤的次数为5～30。保持氧等离子体处理的时间不变，随子介质层与介质层下部分242的距离增加而提高所述氧等离子体处理的射频功率。
需要说明的是：（1）子介质层的厚度与等离子体处理的时间成正比、与循环次数成反比。子介质层的厚度如果太大，等离子体处理的时间如果太长、循环次数如果太少，则介质层上部分致密度分层的细化程度不够，后续刻蚀形成的接触孔侧壁形状不够连贯，反而会增加填充导电层的难度。子介质层的厚度如果太小、等离子体处理的时间如果太短、循环次数如果太多，则介质层上部分致密度分层的细化程度太大，工艺成本比较高。
（2）O2、O3流量和射频功率与形成的子介质层的致密度有关。O2、O3流量和射频功率如果太大，形成的子介质层的致密度太大，即使后续有氧等离子体处理，也无法小于介质层下部分的致密度，当然，O2、O3流量和射频功率如果太小，形成的子介质层的致密度太小，子介质层的强度不够，后续无法形成通孔的形状。
采用本实施例中的形成介质层上部分241的方法，形成的介质层上部分241的致密度由介质层上部分241顶层至底层逐渐递增。原因如下：随子介质层与介质层下部分242的距离增加而提高所述氧等离子体处理的射频功率，这样，随着介质层上部分241的底层至顶层的形成过程中，向介质层上部分输入的氧元素的含量是增加的。氧元素的输入会使介质层上部分的硅硅键转化为硅氧键，而硅氧键的强度小于硅硅键的强度，因此，随着介质层上部分241中由底层至顶层方向的硅氧键的增多、硅硅键的减少，介质层上部分241的由底层至顶层方向的致密度会逐渐减小。
其他实施例中，形成介质层上部分的具体工艺还可以为：采用常压化学气相沉积工艺形成所述介质层上部分，其中反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比由1:5增加至1:20，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
采用上述工艺，形成的介质层上部分241的致密度由介质层上部分241顶层至介质层上部分底层逐渐递增。原因如下：反应过程中SiH4与N2O流量比由1:5增加至1:20，这样，随着介质层上部分241的底层至顶层的形成过程中，N2O流量的增加同样可以增加氧元素的输入，从而增加形成的介质层上部分241的硅氧键的含量，因此，随着介质层上部分241中由底层至顶层方向的硅氧键的增多、硅硅键的减少，介质层上部分241的由底层至顶层方向的致密度会逐渐减小。
接着，参考图5和图6，执行步骤S13，刻蚀所述介质层24形成接触孔25，所述接触孔25的顶部开口尺寸最大。
参考图5，本实施例中，形成介质层24后，在介质层24的表面形成图形化的掩膜层，然后以图形化的掩膜层为掩膜，采用各向异性等离子刻蚀的方法刻蚀介质层24，形成开口尺寸上下一致的共用漏极接触孔25’。其中各向异性等离子刻蚀的具体工艺如下：
刻蚀气体包括主刻蚀气体和辅助刻蚀气体，所述主刻蚀气体包括CxFy气体，所述辅助刻蚀气体包括O2，H2，Ar，N2，CxHyFz中的一种或多种气体。其中，CxHyFz化学式中的y不等于0，各向异性等离子刻蚀工艺中的激发功率100～5000W，偏置功率0～500W，刻蚀气体总流量为10～10000sccm。
参照图5、图6，形成开口尺寸上下一致的共用漏极接触孔25’后，采用各向同性等离子刻蚀或湿法腐蚀的方法刻蚀开口尺寸上下一致的共用漏极接触孔25’，形成所述共用漏极接触孔25。此时，共用漏极接触孔25的顶部开口尺寸最大。其中，湿法腐蚀剂为氢氟酸溶液，反应温度为20～100℃。
本实施例中，采用各向同性等离子刻蚀或湿法腐蚀的方法刻蚀所述开口尺寸上下一致的共用漏极接触孔25’后，由于介质层上部分241的致密度由顶层至介质层上部分底层逐渐递增，此时，与开口尺寸上下一致的共用漏极接触孔25’相比，形成的共用漏极接触孔25在介质层上部分241顶层的开口尺寸会大幅度增加，而共用漏极接触孔25在介质层上部分241底层的开口尺寸基本不变。共用漏极接触孔25在介质层上部分241的形状类似喇叭。
之所以形成这样形状的共用漏极接触孔25，原因如下：（1）共用漏极接触孔25在介质层上部分241开口尺寸从介质层上部分241的底层至介质层上部分顶层逐渐大幅度增大，最大化的增加了共用漏极接触孔25的深宽比，后续填充导电层形成共用漏极接触插塞的过程中，不会在共用漏极接触插塞的内部形成空气隙，从而可以减小后续形成的接触插塞的阻值和减小后续形成的接触插塞内的电迁移现象；（2）而共用漏极接触孔25在介质层下部分242的开口等于或小于在介质层上部分241底层的开口尺寸，且共用漏极接触孔25在介质层下部分242的开口尺寸相等，可以保证共用漏极接触孔25与两侧相邻的栅极21之间的距离，避免共用漏极接触孔25与两侧相邻的栅极21之间的距离过大而出现漏电现象。
形成共用漏极接触孔25后，去除图案化的掩膜层。本实施例中，所述图案化的掩膜层为光刻胶，去除所述图案化的掩膜层为灰化。
接着，参考图7，执行步骤S14，在所述接触孔25内填充导电层，形成接触插塞26，接触插塞26与源极、漏极电连接。
本实施例中，导电层为金属层，具体可以为钨层。
在所述共用漏极接触孔25内填充钨层，形成共用漏极接触插塞26，所述共用漏极接触插塞26与漏极23电连接。形成共用漏极接触插塞26的具体工艺为本领域技术人员的熟知技术，在此不再赘述。
采用本实施的方法形成的共用漏极接触插塞26内部没有空气隙，而且，共用漏极接触插塞26在介质层下部分242的部分与其两侧相邻的栅极21之间的距离被保证，避免漏电现象的发生。
当然，在其他实施例中，在每一个栅极两侧分别形成一个源极插塞和一个漏极插塞，并且相邻的两个漏极插塞之间具有浅沟槽隔离沟槽结构的方法也适用于本发明。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种接触插塞的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有栅极，栅极两侧的衬底中形成有源极、漏极；
形成覆盖所述半导体衬底的介质层，所述介质层分为上下两部分，下部分的厚度与所述栅极的高度相等，或者，所述下部分的厚度大于所述栅极的高度预定尺寸，上部分致密度由顶层至上部分底层逐渐增加，下部分各处的致密度相等且大于等于上部分底层的致密度；
刻蚀所述介质层形成接触孔，所述接触孔的顶部开口尺寸最大；
在所述接触孔内填充导电层，形成接触插塞，接触插塞与源极、漏极电连接。
2.如权利要求1所述的形成方法，其特征在于，相邻两栅极共漏极。
3.如权利要求1所述的形成方法，其特征在于，所述预定尺寸大于0埃且小于等于1000埃。
4.如权利要求1所述的形成方法，其特征在于，所述介质层的材料为氧化硅。
5.如权利要求4所述的形成方法，其特征在于，采用常压化学气相沉积工艺，形成所述介质层上部分，其中反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比由1:5增加至1:20，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
6.如权利要求4所述的形成方法，其特征在于，所述介质层上部分的形成方法包括：在所述介质层下部分表面沉积形成子介质层，并对所述子介质层进行等离子体处理；循环在所述介质层下部分表面沉积形成子介质层，并对所述子介质层进行等离子体处理的步骤，依次形成若干子介质层，上述子介质层堆叠形成致密度逐渐减小的介质层上部分。
7.如权利要求6所述的形成方法，其特征在于，所述子介质层的厚度范围为20埃～100埃。
8.如权利要求6所述的形成方法，其特征在于，采用常压化学气相沉积工艺形成所述子介质层，其中反应气体包括正硅酸乙酯、SiH4中的一种或两种，以及O2或O3中的一种或两种，反应温度为700～1000℃。
9.如权利要求6所述的形成方法，其特征在于，所述等离子体处理为氧等离子体处理，采用的气体为O2或O3，其中，O2或O3的流量范围为50～500sccm，等离子体处理的时间为5～60s，射频功率为30～1000W。
10.如权利要求9所述的形成方法，其特征在于，保持氧等离子体处理的时间不变，随子介质层与介质层下部分的距离增加而提高所述氧等离子体处理的射频功率。
11.如权利要求6所述的形成方法，其特征在于，循环在所述介质层下部分表面沉积形成子介质层，并对所述子介质层进行等离子体处理的步骤的次数为5～30。
12.如权利要求1所述的形成方法，其特征在于，所述介质层下部分的形成方法为常压化学气相沉积工艺，工艺参数包括：
反应气体包括SiH4和N2O，反应过程中SiH4与N2O流量比为1:5，反应温度为280～520℃，射频功率为294～546W，沉积电压为1.89～3.51Torr。
13.如权利要求1所述的形成方法，其特征在于，刻蚀所述介质层形成接触孔的方法包括：
在所述介质层的顶部形成图案化的掩膜层；
以所述图案化的掩膜层为掩膜，采用各向异性等离子刻蚀的方法刻蚀所述介质层，形成开口尺寸上下一致的接触孔；
采用各向同性等离子刻蚀或湿法腐蚀的方法刻蚀所述开口尺寸上下一致的接触孔，形成顶部开口尺寸最大的接触孔。
14.如权利要求13所述的形成方法，其特征在于，所述各向异性等离子刻蚀的工艺为：
刻蚀气体包括主刻蚀气体和辅助刻蚀气体，所述主刻蚀气体包括CxFy气体，所述辅助刻蚀气体包括O2，H2，Ar，N2，CxHyFz中的一种或多种气体，激发功率100～5000W，偏置功率0～500W，刻蚀气体总流量为10～10000sccm。
15.如权利要求13所述的形成方法，其特征在于，应用所述湿法腐蚀的湿法腐蚀剂为氢氟酸溶液，反应温度为20～100℃。
CN201310754248.2A 2013-12-31 2013-12-31 接触插塞的形成方法 Active CN104752334B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310754248.2A CN104752334B (zh) 2013-12-31 2013-12-31 接触插塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310754248.2A CN104752334B (zh) 2013-12-31 2013-12-31 接触插塞的形成方法

Publications (2)

Publication Number Publication Date
CN104752334A CN104752334A (zh) 2015-07-01
CN104752334B true CN104752334B (zh) 2017-12-01

Family

ID=53591816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310754248.2A Active CN104752334B (zh) 2013-12-31 2013-12-31 接触插塞的形成方法

Country Status (1)

Country Link
CN (1) CN104752334B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097839B (zh) * 2015-07-20 2019-08-09 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
CN107452676B (zh) * 2017-07-31 2018-05-18 睿力集成电路有限公司 一种栓塞形成方法
CN113745149A (zh) * 2020-05-29 2021-12-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114121778B (zh) * 2020-08-26 2024-07-16 长鑫存储技术有限公司 存储器及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970375A (en) * 1997-05-03 1999-10-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a local interconnect
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
US6090673A (en) * 1998-10-20 2000-07-18 International Business Machines Corporation Device contact structure and method for fabricating same
CN1581507A (zh) * 2003-08-14 2005-02-16 台湾积体电路制造股份有限公司 半导体装置
CN101211970A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970375A (en) * 1997-05-03 1999-10-19 Advanced Micro Devices, Inc. Semiconductor fabrication employing a local interconnect
US6015730A (en) * 1998-03-05 2000-01-18 Taiwan Semiconductor Manufacturing Company Integration of SAC and salicide processes by combining hard mask and poly definition
US6090673A (en) * 1998-10-20 2000-07-18 International Business Machines Corporation Device contact structure and method for fabricating same
CN1581507A (zh) * 2003-08-14 2005-02-16 台湾积体电路制造股份有限公司 半导体装置
CN101211970A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
CN104752334A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN105355540B (zh) 半导体器件及其制造方法
CN104078462B (zh) 半导体器件及其制造方法
KR102171265B1 (ko) 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법
CN104752334B (zh) 接触插塞的形成方法
JP2011129690A (ja) 半導体装置の製造方法および半導体装置
CN101211769B (zh) 栅极结构制造方法
CN107039535A (zh) 电容器件及其形成方法
CN102222636A (zh) 浅沟槽隔离的制作方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN103227101A (zh) 半导体器件及其制造方法
US6589854B2 (en) Method of forming shallow trench isolation
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN111627820B (zh) 屏蔽栅场效应晶体管及其制备方法
CN103903969B (zh) 浮栅的制备方法
CN102543716B (zh) 金属硅化物阻挡层的形成方法
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
CN208655659U (zh) 晶体管及集成电路存储器
CN104078361B (zh) Mos晶体管的制造方法
CN103165518B (zh) 互连结构的制造方法
CN101192559A (zh) 隔离沟槽的填充方法
CN108470709A (zh) 浅沟槽绝缘结构的制造方法
CN104851835A (zh) 金属互连结构及其形成方法
CN102054734A (zh) 提高晶圆沟道填充能力的方法
US20030008474A1 (en) Method of forming shallow trench isolation
CN108400109A (zh) 接触孔的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant