CN103066014A - 一种铜/空气隙的制备方法 - Google Patents
一种铜/空气隙的制备方法 Download PDFInfo
- Publication number
- CN103066014A CN103066014A CN2012104375939A CN201210437593A CN103066014A CN 103066014 A CN103066014 A CN 103066014A CN 2012104375939 A CN2012104375939 A CN 2012104375939A CN 201210437593 A CN201210437593 A CN 201210437593A CN 103066014 A CN103066014 A CN 103066014A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- metal wire
- metal
- interconnection layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种铜/空气隙的制备方法,包括在衬底上依次形成通孔层,刻蚀停止层和金属线互连层,其中金属线互连层由牺牲介质沉积而成;形成贯穿金属线互连层和刻蚀停止层的金属互连线沟槽;在金属互连线沟槽填充金属,形成金属互连线;刻蚀金属线互连层的牺牲介质,并停止于刻蚀停止层;于金属线互连层上沉积介质层,以在金属线互连层内形成空气隙。本发明能够有效控制金属线互连层的介质刻蚀深度,获得均匀性优异的空气隙。
Description
技术领域
本发明涉及半导体集成电路领域,特别涉及一种铜/空气隙的制备方法。
背景技术
随着超大规模集成电路(ULSIC)集成密度的持续提高,集成电路关键尺寸不断缩小,随之带来许多技术问题。其中,由各种电路源器件的临近效应引起的串扰或电磁作用已无法被忽略,并间接影响RC延迟。随着技术节点进入90nm及以下,由于铜线之间和上下铜层之间的串扰作用,铜互连层的RC延迟已成为整个芯片RC延迟的主要部分之一。
为了降低铜互连层的RC延迟,业界普遍采用更低介电常数介质代替传统的SiO2(k~4.2)介质。在90nm至65nm技术代,业界一般使用介电常数在2.6~3.0的SiOCH介质,如AMAT公司的Black Diamond 1和Novellus公司的CORAL,它们都可采用化学气相法沉积,便于工艺集成。进入45nm技术代,业界一般采用多孔型SiOCH进一步降低k值,如AMAT公司的Black Diamond 1,介电常数可达2.0~2.5;也有采用C、H有机介质,如Dow Chemical公司的SILK,介电常数在2.2~2.6,采用旋涂法。尽管现有技术的超低介电常数介质已经将k值降至2.0附近,仍无法满足金属线宽进一步缩小的要求,业界开始考虑介电常数为1的空气作为互连介质,即空气隙。
在互连中引入铜/空气隙的工艺方案主要有两种:一是采用特殊材料(条件分解)作为互连层介质完成整个工艺流程,然后对特殊材料施加一个特定条件(如400℃高温)使其发生分解,变成气态物质被释放出,最终形成空气隙。二是采用常规材料(掺杂SiO2)作为互连层牺牲介质,在完成当前层金属化后,刻蚀掉牺牲介质,沉积一层填充能力差的介质,形成空气隙。前者在特殊材料释放过程中存在技术风险;后者与现有铜互连工艺兼容,更容易实现量产。
但对于反刻牺牲介质形成空气隙的工艺方案,当互连层数较多时,当前层 工艺(如刻蚀、湿法清洗、化学机械抛光等)有可能造成下面的铜/空气隙互连层的物理塌陷,这是因为单纯依靠金属支撑的互连栈堆在层间界面处非常薄弱。因此,通常对RC延迟更为敏感的金属线互连层采用空气隙,而对RC延迟相对敏感的通孔层仍然采用LK或ULK介质,如此一来既能控制RC延迟,又能获得相对物理性能更好的互连栈堆。
然而,牺牲介质反刻工艺较难控制刻蚀深度,硅片中心与硅片边缘、图形密集区域与图形稀疏区域,都存在刻蚀速率差异。因此,空气隙的体积差异明显,进而导致有效介电常数出现变化,甚至导致集成电路芯片的片内不均匀性,这显然不利于实际应用。
发明内容
本发明的主要目的在于克服现有技术的缺陷,提供一种铜/空气隙的制备方法,有效控制金属线互连层的介质刻蚀深度,获得片内均匀性优异的空气隙。
为达成上述目的,本发明提供一种铜/空气隙的制备方法,包括如下步骤:在衬底上依次形成通孔层,刻蚀停止层和金属线互连层,其中金属线互连层由牺牲介质沉积而成;形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽;在所述金属互连线沟槽填充金属,形成金属互连线;刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层;于所述金属线互连层上沉积介质层,以在所述金属线互连层内形成空气隙。
可选的,形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽的步骤包括:于所述金属线互连层上光刻金属互连线区域,刻蚀该区域的所述牺牲介质并停止于所述刻蚀停止层;刻蚀所述刻蚀停止层对应位置,以形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽。
可选的,在所述金属互连线沟槽填充金属,形成所述金属互连线后,平坦化所述金属线互连层。
可选的,刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层的步骤包括:以所述金属互连线作为硬掩膜,刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层。
可选的,在刻蚀所述金属线互连层的所述牺牲介质,并停止于刻蚀停止层 的步骤后,刻蚀所述刻蚀停止层,保留所述金属互连线底部边缘处的所述刻蚀停止层。
可选的,所述刻蚀停止层材料为SiN、SiOCN或SiCN等含氮的硅化物。
可选的,所述牺牲介质为含氟二氧化硅、含碳二氧化硅或含硼磷二氧化硅。
可选的,所述刻蚀停止层与所述金属线互连层的刻蚀选择比大于50:1。
本发明的优点在于通过在通孔层和金属线互连层之间增加一层刻蚀停止层,能够有效控制金属线互连层的介质刻蚀深度,更能够保证空气隙深度的均匀性,改善空气隙体积差异,从而获得介电常数片内均匀性优异的空气隙。
附图说明
图1所示为本发明铜/空气隙的制备方法的流程示意图。
图2至图9所示为本发明的铜/空气隙的制备方法的剖视图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
请参考图1所示的本发明的铜/空气隙的制备方法流程图,所述方法包括:
步骤S1,在衬底上依次形成通孔层,刻蚀停止层和金属线互连层,其中金属线互连层由牺牲介质沉积而成。
步骤S2,形成贯穿金属互连线层和刻蚀停止层的金属互连线沟槽。
步骤S3,在金属互连线沟槽填充金属,以形成金属互连线。
步骤S4,刻蚀金属线互连层其余的牺牲介质,并停止于刻蚀停止层上。
步骤S5,于金属线互连层上沉积填充率较差的硅碳氮化物的介质,以在金属线互连层内形成空气隙。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案,请参考图2至图9为本发明一个实施例的制造方法剖面结构示意图。
首先,请参考图2,提供半导体衬底11,半导体衬底11的材质可以是硅、 锗或锗硅。在本实施例中,衬底11的材质为硅。半导体衬底11上形成有器件区域12,包括多个半导体器件如栅极、源极、漏极、电容、电阻等。在衬底11表面形成第一通孔层111,其形成方法可以是化学汽相方法沉积(CVD)。第一通孔层111可以是低介电常数介质或超低介电常数介质,如Black Diamond 1、CORAL、Black Diamond2、POLA等。接着,采用单大马士革技术将金属填充至第一通孔层111的通孔112中。单大马士革工艺为现有技术,本领域技术人员应当充分知晓,在此不做详细的说明。
其次,请继续参考图3,在第一通孔层111和半导体衬底11上依次形成第一刻蚀停止层113和第一金属线互连层115。其中,第一刻蚀停止层113的形成方法可以是通过等离子体增强化学气相沉积法(PECVD)沉积,其材质可以是SiN或SiOCN或SiCN等含氮的硅化物。第一金属线互连层115采用CVD工艺沉积牺牲介质而成,牺牲介质可以是含氟二氧化硅、含碳二氧化硅、含硼磷二氧化硅、低介电常数介质、超低介电常数介质。相对于第一金属线互连层115,第一刻蚀停止层113具有高的刻蚀选择比,优选的,刻蚀选择比大于50:1。
再次,请参考图4,在第一金属线互连层115上光刻出第一金属互连线区域,并在该区域刻蚀牺牲介质。具体方法例如是利用光刻胶定义出第一金属互连线区域,以光刻胶层为掩膜刻蚀牺牲介质,本领域技术人员应当充分知晓光刻工艺,在此不做赘述。由于第一刻蚀停止层113具有高的刻蚀选择比,刻蚀牺牲介质的过程将停止于第一刻蚀停止层113上。之后再刻蚀第一刻蚀停止层113与第一金属互连线区域对应的位置,以形成贯穿第一金属线互连层115和第一刻蚀停止层113的第一金属互连线沟槽114,使得第一金属线互连层115与第一通孔层113相连通。接着,在第一金属互连线沟槽114内填充金属以形成第一金属互连线。进一步地,填充金属的步骤包括在第一金属互连线沟槽114内形成金属阻挡层,金属阻挡层为钽或氮化钽,其形成方法可为物理汽相沉积(PVD)。再于金属阻挡层上形成铜的籽晶层,采用电镀的方法于铜的籽晶层上填充金属最终形成第一金属互连线。接着,平坦化第一金属线互连层115的表面,去除填充步骤中产生的金属冗余,平坦化的方法可以是化学机械研磨(CMP)。
然后,请参考图5,利用第一金属互连线做硬掩膜,沿第一金属互连线刻蚀第一金属线互连层115其余的牺牲介质,将这些牺牲介质全部去除并停止于第 一刻蚀停止层113上。由于第一刻蚀停止层113的存在,刻蚀牺牲介质的过程将停止于第一刻蚀停止层113上,从而避免了刻蚀深度不均匀甚至损伤第一通孔层111。为了尽可能地降低互连介质的介电常数,还可继续刻蚀第一刻蚀停止层113,以去掉大部分的第一刻蚀停止层113,同时考虑到过刻蚀量的控制,在靠近第一金属互连线底部的边缘仍保留部分第一刻蚀停止层113。接着在第一金属线互连层115上采用PECVD沉积一层填充率较差介质层116,例如SiCN或SiO2层,如此一来,第一空气隙结构110就会自动形成在第一层金属线互连层115的金属互连线间隔内,同时介质层116也可作为第一金属互连线表面的金属扩散阻挡层。
本发明的铜/空气隙的制备方法还可应用于多层金属线互连层,如图6至图9所示,在本发明的另一实施例中,还包括第二金属线互连层形成于第一金属线互连层上。
请参考图6,在介质层116上依次形成第二通孔层121,第二刻蚀停止层123和第二金属线互连层125。其中,第二通孔层121可采用CVD方法沉积低介电常数介质或超低介电常数介质而形成。第二刻蚀停止层123的形成方法可以是PECVD沉积,其材质可以是SiN或SiOCN或SiCN。第二金属线互连层125的形成方法可以是采用CVD工艺沉积牺牲介质125,牺牲介质125例如是含氟二氧化硅、含碳二氧化硅、含硼磷二氧化硅、低介电常数介质、超低介电常数介质等。相对于牺牲介质,第二刻蚀停止层123具有高的刻蚀选择比,优选的,刻蚀选择比大于50:1。
接着,请参考图7,利用双大马士革技术对第二金属线互连层125,第二刻蚀停止层123以及第二通孔层121进行刻蚀,以形成第二金属互连线沟槽124和第二通孔122,第二金属互连线沟槽124贯穿第二金属线互连层125与第二刻蚀停止层123。本实施例中采用双大马士革技术,首先在衬底11表面沉积一层金属硬掩膜,如TiN或TaN,光刻出第二金属线互连层125的第二金属互连线区域,采用湿法去除第二金属互连线区域的金属硬掩膜;然后光刻出第二通孔区域,刻蚀该区域内的牺牲介质,刻蚀停止层123。接着利用金属硬掩膜,整体刻蚀掉通孔区域的介质121和金属互连线区域的牺牲介质125,并停在第一介质层116和刻蚀停止层123在金属互连线区域内的剩余部分上。刻蚀第二金属互 连线区域内的刻蚀停止层123以及第二通孔区域内的第一介质层116,湿法去除金属硬掩膜,最终形成第二通孔122与第二金属互连线沟槽124。以上双大马士革刻蚀方法也可以是通孔刻蚀优先,方法与现有技术相同,本领域技术人员可以进行灵活选择。
请继续参考图8,在第二金属互连线沟槽124和第二通孔122内填充金属,填充金属的步骤包括PVD沉积金属阻挡层和铜的籽晶层的步骤,以及电镀铜的步骤,在此不做赘述。至此,第二金属线互连层125内形成了第二金属互连线。接着进行化学机械研磨工艺,使第二金属线互连层125表面平坦化。
请继续参考图9,利用第二金属互连线做硬掩膜,沿第二金属互连线刻蚀以除去第二层金属线互连层其余的牺牲介质125,并停止于第二刻蚀停止层123上。由于第二刻蚀停止层123的刻蚀选择比较高,刻蚀牺牲介质的过程将停止于第二刻蚀停止层123上,从而避免了刻蚀深度不均匀甚至损伤第二通孔层121。继续刻蚀第二刻蚀停止层123,同时考虑到过刻蚀量的控制,在靠近第二金属互连线底部的边缘处仅保留一小部分的第二刻蚀停止层123。如此一来,能够最大程度地降低第二金属线互连层互连介质的介电常数。接着在第二金属线互连层125上采用PECVD沉积一层填充率较差的第二介质层126,例如SiCN或SiO2层,第二空气隙结构120就会自动形成在第二层金属线互连层125的金属互连线隔内,同时第二介质层126也可作为第二金属互连线表面的金属扩散阻挡层。最后在第二介质层126上旋涂一层较厚的低介电常数介质或超低介电常数介质作为保护层137,如SILK、FLARE、Nautilus等。
虽然在本实施例中,上述的第二金属线互连结构以及保护层是形成于第一介质层116之上,但也可直接形成于衬底器件区域12的上方,本发明并不限于此。
综上所述,与现有技术相比,本发明在通孔层和金属线互连层之间增加一层刻蚀停止层,有效控制金属线互连层的介质刻蚀深度,更能够保证空气隙深度的均匀性,改善空气隙体积差异,从而解决了有效介电常数出现片内不均匀性的问题,本发明的技术方案不仅与现有技术兼容,而且有利于实际量产。
虽然本发明已以较佳实施例揭示如上,然所述诸多实施例仅为了便于说明而举例而已,并非用以限定本发明,本领域的技术人员在不脱离本发明精神和 范围的前提下可作若干的更动与润饰,本发明所主张的保护范围应以权利要求书所述为准。
Claims (8)
1.一种铜/空气隙的制备方法,其特征在于,包括以下步骤:
在衬底上依次形成通孔层,刻蚀停止层和金属线互连层,其中金属线互连层由牺牲介质沉积而成;
形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽;
在所述金属互连线沟槽填充金属,形成金属互连线;
刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层;
于所述金属线互连层上沉积介质层,以在所述金属线互连层内形成空气隙。
2.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,所述形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽的步骤包括:
于所述金属线互连层上光刻金属互连线区域,刻蚀该区域的所述牺牲介质并停止于所述刻蚀停止层;
刻蚀所述刻蚀停止层对应位置,以形成贯穿所述金属线互连层和所述刻蚀停止层的金属互连线沟槽。
3.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,
在所述金属互连线沟槽填充金属,形成所述金属互连线后,平坦化所述金属线互连层。
4.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层的步骤包括:
以所述金属互连线作为硬掩膜,刻蚀所述金属线互连层的所述牺牲介质,并停止于所述刻蚀停止层。
5.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,在刻蚀所述金属线互连层的所述牺牲介质,并停止于刻蚀停止层的步骤后,刻蚀所述刻蚀停止层,保留所述金属互连线底部边缘处的所述刻蚀停止层。
6.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,所述刻蚀停止层材料为SiN、SiOCN或SiCN等含氮的硅化物。
7.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,所述牺牲介质为含氟二氧化硅、含碳二氧化硅或含硼磷二氧化硅。
8.根据权利要求1所述的铜/空气隙的制备方法,其特征在于,所述刻蚀停止层与所述金属线互连层的刻蚀选择比大于50:1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210437593.9A CN103066014B (zh) | 2012-11-06 | 2012-11-06 | 一种铜/空气隙的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210437593.9A CN103066014B (zh) | 2012-11-06 | 2012-11-06 | 一种铜/空气隙的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103066014A true CN103066014A (zh) | 2013-04-24 |
CN103066014B CN103066014B (zh) | 2017-11-07 |
Family
ID=48108580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210437593.9A Active CN103066014B (zh) | 2012-11-06 | 2012-11-06 | 一种铜/空气隙的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103066014B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105514031A (zh) * | 2016-01-27 | 2016-04-20 | 上海集成电路研发中心有限公司 | 一种后道互连空气隙的制备方法 |
CN107305881A (zh) * | 2016-04-25 | 2017-10-31 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
CN107464995A (zh) * | 2017-08-01 | 2017-12-12 | 全普光电科技(上海)有限公司 | 一种薄膜天线及其制备方法 |
CN107946238A (zh) * | 2017-11-27 | 2018-04-20 | 长江存储科技有限责任公司 | 一种金属互连结构的制备工艺 |
CN113380743A (zh) * | 2021-05-13 | 2021-09-10 | 中国科学院微电子研究所 | 芯片单元、芯片组件和芯片单元的制作方法 |
CN114751366A (zh) * | 2022-03-08 | 2022-07-15 | 苏州感芯微系统技术有限公司 | 一种mems高台阶加工制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1677643A (zh) * | 2004-03-18 | 2005-10-05 | Imec公司 | 具有含气隙的镶嵌结构的半导体器件的制造方法 |
CN1967800A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社日立制作所 | 半导体集成电路器件的制造方法 |
CN101140903A (zh) * | 2006-09-06 | 2008-03-12 | 海力士半导体有限公司 | 半导体器件的制造方法 |
KR20100122701A (ko) * | 2009-05-13 | 2010-11-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
CN102751237A (zh) * | 2012-07-03 | 2012-10-24 | 上海华力微电子有限公司 | 金属互连结构的制作方法 |
-
2012
- 2012-11-06 CN CN201210437593.9A patent/CN103066014B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1677643A (zh) * | 2004-03-18 | 2005-10-05 | Imec公司 | 具有含气隙的镶嵌结构的半导体器件的制造方法 |
CN1967800A (zh) * | 2005-11-16 | 2007-05-23 | 株式会社日立制作所 | 半导体集成电路器件的制造方法 |
CN101140903A (zh) * | 2006-09-06 | 2008-03-12 | 海力士半导体有限公司 | 半导体器件的制造方法 |
KR20100122701A (ko) * | 2009-05-13 | 2010-11-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
CN102751237A (zh) * | 2012-07-03 | 2012-10-24 | 上海华力微电子有限公司 | 金属互连结构的制作方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105514031A (zh) * | 2016-01-27 | 2016-04-20 | 上海集成电路研发中心有限公司 | 一种后道互连空气隙的制备方法 |
CN105514031B (zh) * | 2016-01-27 | 2018-08-28 | 上海集成电路研发中心有限公司 | 一种后道互连空气隙的制备方法 |
CN107305881A (zh) * | 2016-04-25 | 2017-10-31 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
CN107305881B (zh) * | 2016-04-25 | 2020-02-07 | 联华电子股份有限公司 | 半导体结构及其制造方法 |
CN107464995A (zh) * | 2017-08-01 | 2017-12-12 | 全普光电科技(上海)有限公司 | 一种薄膜天线及其制备方法 |
CN107946238A (zh) * | 2017-11-27 | 2018-04-20 | 长江存储科技有限责任公司 | 一种金属互连结构的制备工艺 |
CN113380743A (zh) * | 2021-05-13 | 2021-09-10 | 中国科学院微电子研究所 | 芯片单元、芯片组件和芯片单元的制作方法 |
CN114751366A (zh) * | 2022-03-08 | 2022-07-15 | 苏州感芯微系统技术有限公司 | 一种mems高台阶加工制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103066014B (zh) | 2017-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937694B2 (en) | Chamferless via structures | |
CN100403514C (zh) | 半导体元件及其制造方法 | |
TWI557809B (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法 | |
CN101847597B (zh) | 集成电路结构 | |
US7790601B1 (en) | Forming interconnects with air gaps | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
CN105789111A (zh) | 半导体结构的形成方法 | |
KR101842903B1 (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
CN102364670A (zh) | 金属铜大马士革互联结构的制造方法 | |
CN105097650A (zh) | 接触插塞的形成方法 | |
US9385086B2 (en) | Bi-layer hard mask for robust metallization profile | |
CN103377991B (zh) | 沟槽的形成方法 | |
CN103050433A (zh) | 半导体的接触孔结构及其制作方法 | |
CN103594415B (zh) | 半导体器件的形成方法 | |
CN104851835B (zh) | 金属互连结构及其形成方法 | |
KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
CN105990120B (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN102881650B (zh) | 一种双大马士革结构的制作方法 | |
US20050090100A1 (en) | Simplified dual damascene process | |
CN102044471B (zh) | 互连结构及其形成方法 | |
CN104979272B (zh) | 互连结构及其形成方法 | |
TWI512894B (zh) | 金屬內連線結構及其製程 | |
CN103377989B (zh) | 大马士革结构的制作方法 | |
CN113113349B (zh) | 半导体结构的形成方法 | |
US10103097B2 (en) | CD control |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |