CN105097650A - 接触插塞的形成方法 - Google Patents
接触插塞的形成方法 Download PDFInfo
- Publication number
- CN105097650A CN105097650A CN201410184887.4A CN201410184887A CN105097650A CN 105097650 A CN105097650 A CN 105097650A CN 201410184887 A CN201410184887 A CN 201410184887A CN 105097650 A CN105097650 A CN 105097650A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- contact hole
- formation method
- contact
- dry etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种接触插塞的形成方法,包括:提供基底;在所述基底上形成层间介质层;在所述层间介质层上形成高K介质层;依次蚀刻所述高K介质层和所述层间介质层至露出所述基底形成接触孔;沿所述接触孔,继续蚀刻所述高K介质层,直至所述接触孔位于所述高K介质层部分的直径增大;采用导电材料填充满所述接触孔。所述接触插塞的形成方法既能够降低接触插塞的形成难度,又能够提高所形成接触插塞的质量。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种接触插塞的形成方法。
背景技术
在集成电路制造过程中,为了将位于半导体衬底上的CMOS等半导体器件与上层的金属互连层连接,一般需要在第一层金属互连层与半导体器件层之间的金属前介质层(Inter-metalDielectric,IMD)中蚀刻形成接触孔,然后在接触孔中填充钨、铝或铜等(金属)导电材料以形成接触插塞(contact)。
请参考图1,现有接触插塞的形成方法通常包括:提供基底100,基底100上具有MOS晶体管,MOS晶体管包括栅极结构101,位于栅极结构侧面的侧墙102,位于侧墙下方的基底内的金属硅化物103(金属硅化物103位于MOS晶体管的源极或者漏极上)。MOS晶体管还包括位于栅极结构顶部的金属硅化物层104。基底100上形成刻蚀停止层110(etchstoplayer)覆盖所述MOS晶体管,之后形成覆盖刻蚀停止层110的层间介质层120(interlayerdielectrics,ILD),之后在层间介质层120上形成图案化的掩膜层130。
请参考图2,现有接触插塞的形成方法通常还包括:以图1中的掩膜层130为掩模,蚀刻位于相邻侧墙102之间的层间介质层120和刻蚀停止层110,直至形成接触孔111,接触孔111暴露MOS晶体管的金属硅化物层103,最后采用导电材料(未示出)填充接触孔111,从而形成接触插塞(未示出)。
随着半导体器件尺寸的不断减小,栅极结构101向着高而窄的方向发展。而高度较大且宽度较小的栅极结构101意味着图2所示接触孔111的深度必须较大,且接触孔111的内壁必须较为陡直,以避免潜在的明电压对比(BrightVoltageContrast,BVC)问题。然而,形成深度较大且内壁较为陡直的接触孔111本身就无疑是业界的一大挑战,更何况,即使成功形成深度大且内壁陡直的接触孔111,其填充难度极大,通常现有方法已经难以对其进行很好的填充,导致最终形成的接触插塞的性能下降。
为此,需要一种新的接触插塞的形成方法,以解决现有方法中接触孔难以形成,并且即使形成后仍然难以很好填充,导致接触插塞性能下降的问题。
发明内容
本发明解决的问题是提供一种新的接触插塞的形成方法,以降低接触插塞的制作工艺难度,并提高接触插塞的性能。
为解决上述问题,本发明提供一种接触插塞的形成方法,包括:
提供基底;
在所述基底上形成层间介质层;
在所述层间介质层上形成高K介质层;
依次蚀刻所述高K介质层和所述层间介质层至露出所述基底形成接触孔;
沿所述接触孔,继续蚀刻所述高K介质层,直至所述接触孔位于所述高K介质层部分的直径增大;
采用导电材料填充满所述接触孔。
可选的,采用各向同性干法刻蚀工艺沿所述接触孔蚀刻所述高K介质层。
可选的,所述各向同性干法刻蚀工艺使所述接触孔位于所述高K介质层部分的直径增大至原来的1.5至2.5倍。
可选的,所述各向同性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm。
可选的,所述各向同性干法刻蚀工艺采用的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~500w。
可选的,所述基底上具有MOS晶体管,所述MOS晶体管具有位于栅极结构侧面的侧墙,所述依次蚀刻所述高K介质层和所述层间介质层的过程包括:
采用第一次各向异性干法刻蚀工艺蚀刻所述高K介质层和所述层间介质层,直至所述接触孔的底部与所述栅极结构顶部位于同一平面;
采用第二次各向异性干法刻蚀工艺从所述侧墙顶部所在平面继续蚀刻所述层间介质层,直至形成所述接触孔。
可选的,所述第一次各向异性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm。
可选的,所述第一次各向异性干法刻蚀工艺采用的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~2000w。
可选的,所述第二次各向异性干法刻蚀工艺采用的气体包括C4F6、C4F8、Ar和O2,CF4的流量范围为5sccm~50sccm,C4F8的流量范围为10sccm~50sccm,Ar的流量范围为10sccm~100sccm,O2的流量范围为5sccm~100sccm。
可选的,所述侧墙顶部到所述层间介质层上表面的高度范围为
可选的,在所述第二次各向异性干法刻蚀工艺之后,且在所述各向同性干法刻蚀工艺之前,还包括对所述接触孔进行冲刷的步骤。
可选的,所述冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一。
可选的,在形成所述接触孔之后,且在填充所述接触孔之前,还包括对所述接触孔进行修复处理的步骤。
可选的,所述修复处理采用的气体包括N2、H2和CO的至少其中之一。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,在层间介质层上增加高K介质层,一方面,在接触孔的形成过程中,高K介质层被蚀刻消耗的速率较慢,可以保证所形成接触孔具有较为陡直的侧壁,降低了接触插塞的形成难度;另一方面,增加各向同性干法刻蚀步骤,使最终形成的接触孔位于高K介质层部分的直径增大,从而方便后续接触孔的填充。同时,由于层间介质层部分的接触孔内壁仍然保持陡直,并且,层间介质层的顶部高于侧墙,因此,整个接触插塞仍然能够与栅极结构保持良好的绝缘关系,并且仍然可以防止明电压对比问题,所述形成方法不仅降低了接触插塞的形成难度,而且提高了所形成的接触插塞的质量。
进一步,接触孔位于高K介质层部分的平均直径为接触孔位于层间介质层部分平均直径1.5~2.5倍。一方面,当所述两个平均直径之间的比例在1.5倍以上时,接触孔上半部分直径增大较明显,后续的填充工艺能够容易进行,并且填充效果好;另一方面,如果所述两个平均直径之间的比例超过2.5倍时,会导致不同插塞之间的隔绝作用不理想。
进一步,高K介质层的厚度范围可以为一方面,高K介质层需要的厚度需要在以上,此时高K介质层能够占到全部介质层(全部介质层包括层间介质层和高K介质层)厚度的一定比例,从而保证后续位于高K介质层中的接触孔能够拓展到足够的直径大小,从而降低后续接触孔的填充难度;另一方面,高K介质层厚度在以下,从而防止最终的接触孔直径拓展太大,导致栅极与介质层之间的绝缘作用遭到破坏,或者导致相邻接触插塞之间的绝缘作用受到破坏。
附图说明
图1至图2现有接触插塞的形成方法各步骤对应的剖面结构示意图;
图3至图8是本发明实施例提供的接触插塞的形成方法各步骤对应的剖面结构示意图。
具体实施方式
业界普遍认为,为了避免潜在的明电压对比问题,同时也为了避免栅极结构与形成的导电插塞之间距离太小,需要制作深度较大且内壁较为陡直的接触孔。然而,形成深度较大且内壁较为陡直的接触孔本身就无疑是业界的一大挑战,并且,深度较大且内壁较为陡直的接触孔也给后续的填充工艺增加莫大的困难。
经分析发现,只需要保证接触孔内壁陡直的部分高出栅极结构一定高度即可,并不需要整个接触孔的内壁具为陡直结构。
为此,本发明提供一种新的接触插塞的形成方法,所述形成方法在层间介质层上增加高K介质层,一方面,在接触孔的形成过程中,高K介质层被蚀刻消耗的速率较慢,可以保证所形成接触孔具有较为陡直的侧壁,降低了接触插塞的形成难度;另一方面,增加各向同性干法刻蚀步骤,使最终形成的接触孔位于高K介质层部分的直径增大,从而方便后续接触孔的填充。同时,由于层间介质层部分的接触孔内壁仍然保持陡直,并且,层间介质层的顶部高于侧墙,因此,整个接触插塞仍然能够与栅极结构保持良好的绝缘关系,并且仍然可以防止明电压对比问题,所述形成方法不仅降低了接触插塞的形成难度,而且提高了所形成的接触插塞的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种接触插塞的形成方法,请结合参考图3至图8。
请参考图3,提供基底200。基底200具有MOS晶体管。图3中显示了基底200中两个MOS晶体管为代表。所示MOS晶体管具有栅极结构201,栅极结构201包括栅介质层和栅极(图3中栅介质层和栅极未区别显示)。基底200上还具有位于栅极结构201侧面的侧墙202。侧墙202与栅极结构201之间具有偏移间隙壁(未标注)。栅极结构201顶部具有金属硅化物204,而栅极结构201侧面下方的基底200中还包括有位于源极(或者漏极)上的金属硅化物203。本实施例中,后续形成接触插塞即用于与金属硅化物203实现导电连接。
本实施例中,基底200包括半导体衬底,所述半导体衬底可以为硅衬底或者锗硅衬底等,也可以是绝缘体上半导体衬底,半导体衬底还可以进行元素掺杂。基底200还包括位于半导体衬底上的其它层结构,例如浅沟槽隔离结构等。
本实施例中,MOS晶体管可以是PMOS晶体管,也可以是NMOS晶体管,图3中所示的两个MOS晶体管中,可以是其中任意一个为PMOS晶体管,对应的另一个为NMOS管,从而构成一种CMOS晶体管电路。
请继续参考图3,在基底200上形成刻蚀停止层210覆盖MOS晶体管。
本实施例中,刻蚀停止层210同时覆盖基底200和各MOS晶体管。刻蚀停止层210的材料可以为氮化硅(SiN)或者碳氮化硅(SiCN)。
请继续参考图3,在刻蚀停止层210上形成层间介质层220。
本实施例中,层间介质层220可以为金属前介质层。层间介质层220的K值可以为3.0~4.0。层间介质层220的材料可以为blackdiamond(BD)、碳掺杂氧化硅、有机硅酸盐玻璃(OSG)、氟硅玻璃(FSG)或者磷硅玻璃(PSG)中的任意一种。层间介质层220可以采用化学气相沉积法形成,例如等离子辅助化学气相沉积法(PECVD)或高密度等离子辅助化学气相沉积法(HDP-CVD),在形成层间介质层220之后可采用化学机械研磨(CMP)等方法使层间介质层220表面平坦化。
请继续参考图3,在层间介质层220上形成高K介质层230。
本实施例中,高K介质层230的K值可以为5.0~10.0。高K介质层230的材料可以为氮化物和金属氧化物超薄SiOxNy、Al2O3或者ZrO2等。高K介质层230同样可以采用化学气相沉积法形成。同样的,在形成高K介质层230之后可采用化学机械研磨等方法使高K介质层230表面平坦化。
本实施例中,高K介质层230的厚度范围可以为一方面,高K介质层230的厚度需要在以上,此时高K介质层230能够占到全部介质层(全部介质层包括层间介质层220和高K介质层230)厚度的一定比例,从而保证后续位于高K介质层230中的接触孔能够拓展到足够的直径大小,从而降低后续接触孔的填充难度;另一方面,高K介质层230厚度在以下,从而防止最终的接触孔直径拓展太大,导致栅极与介质层之间的绝缘作用遭到破坏,或者导致相邻接触插塞之间的绝缘作用受到破坏。
请继续参考图3,在高K介质层230上形成掩膜层240。
本实施例中,掩膜层240的材料可以为无定形碳(amorphouscarbon),无定形碳具有较好的平整化性能,能够形成表面平整的膜层,为后续蚀刻提供较好的掩模作用。
请继续参考图3,在掩膜层240上形成介质抗发射层250(DielectricAnti-ReflecionCoat,DARC)。
本实施例中,介质抗发射层250可以为无机材料,介质抗发射层250可以采用化学气相沉积法形成。相对于(有机)底部抗反射层而言,使用介质抗发射层250更加节省成本。
请继续参考图3,在介质抗发射层250上形成图案化的光刻胶层260,光刻胶层260具有开口261。
本实施例中,可以采用旋转涂胶法形成均匀覆盖介质抗发射层250的光刻胶层260,而后在90℃至100℃的温度条件下进行30s软烘,以去除光刻胶中的溶剂,提高光刻胶层260的粘附性,之后再经过曝光和显影工艺对光刻胶层260进行图案化,形成具有开口261的光刻胶层260。
本实施例中,同时使用光刻胶层260、介质层抗反射层250和掩膜层240的原因是:后续所要形成的接触孔深度通常较大,而光刻胶层260的厚度通常较薄,如果仅以光刻胶层260为掩模蚀刻介质层,则在接触孔未达到所需深度之前,光刻胶层260就被完全去除,容易导致接触孔形成失败;因此,需要同时使介质层抗反射层250和掩膜层240,这样在光刻胶层260被消耗完之后,介质层抗反射层250可以做掩膜,在介质抗反射层被消耗完之后,掩膜层240继续作为掩模,从而保证接触孔的形成。
请参考图4,采用第一次各向异性干法刻蚀工艺沿图3所示开口261依次蚀刻介质抗发射层250、掩膜层240、高K介质层230和层间介质层220,直至形成接触孔221,接触孔221的底部与侧墙202顶部位于同一平面。
本实施例中,第一次各向异性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm,反应腔室的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~2000w。
需要说明的是,在本发明的其它实施例中,第一次各向异性干法刻蚀工艺也可以采用其它工艺条件。
本实施例中,在对层间介质层220进行蚀刻之后,光刻胶层260和介质层抗反射层250通常已被完全消耗。
本实施例中,接触孔221的底部与侧墙202顶部位于同一平面,而侧墙202顶部至层间介质层220顶部的距离为高度H(高度H亦即栅极结构201顶部到层间介质层220上表面的距离)。本实施例中,高度H的范围为一方面,高度H设置在以上,以保证后续形成的接触孔中,侧壁保持陡直的部分高出侧墙202的高度为以上,进而保证各栅极结构201之间保持良好的绝缘关系,防止明电压对比问题;另一方面,如果高度H超过会造成工艺难度增加,不利于后续接触孔的形成和填充。
请参考图5,采用第二次各向异性干法刻蚀工艺沿图4所示接触孔221从侧墙202顶部所在平面继续蚀刻层间介质层220,直至形成接触孔222,接触孔222暴露刻蚀停止层210上表面。
本实施例中,第二次各向异性干法刻蚀工艺采用的气体包括C4F6、C4F8、Ar和O2,CF4的流量范围为5sccm~50sccm,C4F8的流量范围为10sccm~50sccm,Ar的流量范围为10sccm~100sccm,O2的流量范围为5sccm~100sccm,反应腔室的压强范围为5mTorr~50mTorr,反应高频功率范围为500w~5000w,反应低频功率范围为2000w~5000w。
需要说明的是,在本发明的其它实施例中,第二次各向异性干法刻蚀工艺也可以采用其它工艺条件。
本实施例中,采用各向异性干法刻蚀工艺进行蚀刻,各向异性干法刻蚀工艺可以非常好的控制侧壁剖面,可以非常好的控制关键尺寸(CD)最小的光刻胶脱落或粘附问题,好的片内(晶圆内)、片间(晶圆间)、批次间的刻蚀均匀性。
本实施例中,采用两次不同的各向异性干法刻蚀工艺进行蚀刻是因为:当第一次各向异性干法刻蚀工艺蚀刻至接触孔221底部与侧墙202顶部位于同一平面时,如果继续沿用第一次各向异性干法刻蚀工艺进行蚀刻,容易造成对侧面刻蚀停止层210和侧墙202的破坏,因此,需要改变蚀刻条件,即采用比较温和的第二次各向异性干法刻蚀工艺进行蚀刻;但是,如果一开始就采用第二次各向异性干法刻蚀工艺进行蚀刻,会造成刻蚀时间过长,引起一系列其它问题。
本实施例中,从两次不同的各向异性干法刻蚀工艺还能够体现本实施例所提供的方法能够降低(深而窄的)接触孔的形成工艺难度。这是因为:通常介质层的K值越高,其被蚀刻消耗的速率越慢,因此,高K介质层230被蚀刻消耗的速率小于层间介质层220被蚀刻消耗的速率;而在接触孔221和接触孔222的形成过程中,高K介质层230和层间介质层220始终会受到微弱的横向蚀刻作用,并且高K介质层230受到的(横向)蚀刻作用时间较长,正是因为高K介质层230被蚀刻消耗的速率小于层间介质层220被蚀刻消耗的速率,因此,接触孔221和接触孔222位于高K介质层230部分的直径始终不会比层间介质层220增大太多,即所形成的接触孔221和接触孔222中,它们的侧壁从上至下都保持较为陡直,亦即采用了高K介质层230之后,更加容易形成深而窄的接触孔。
本实施例中,在第二次各向异性干法刻蚀工艺之后,可以对接触孔222进行冲刷工艺,冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一。冲刷工艺可以减少上述两次刻蚀工艺产生的副产物,使后续的工艺在更加干净的条件下进行,从而使最终形成的接触插塞质量更好。并且,本实施所采用的冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一,这些气体具有很好的聚合物去除作用,能够去除附着作用较强的聚合物。
请参考图6,采用各向同性干法刻蚀工艺沿图5所示接触孔222蚀刻高K介质层230,直至形成接触孔223,接触孔223位于高K介质层230部分的平均直径D1增大。
本实施例中,各向同性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm,反应腔室的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~500w。
需要说明的是,在本发明的其它实施例中,所述各向同性干法刻蚀工艺也可以采用其它工艺条件。
干法刻蚀工艺可以是各向同性刻蚀工艺,也可以是各向异性刻蚀工艺,这取决于射频(RF)电场相对于基底200表面的方向。如果RF电场垂直于基底200表面方向,刻蚀作用就是物理作用和一些基本的化学反应;如果RF电场平行于基底200表面,物理刻蚀作用就很弱,因此刻蚀作用主要是表面材料和活性元素之间的化学反应。
本实施例采用各向同性干法刻蚀工艺,并且,由于图5所示接触孔222的深度很大,因此所述各向同性干法刻蚀工艺仅会对接触孔222位于高K介质层230部分的侧壁进行蚀刻,即CF4和CHF3等气体产生的等离子体与接触孔222侧壁的高K介质层230表面原子(自由基和反应原子)发生反应。由于没有RF电场,等离子体沿接触孔222越往下,反应作用越弱,事实上,等离子体无法作用到接触孔222位于层间介质层220部分的侧壁,因此,层间介质层220部分接触孔222的直径不发生变化,并且也不会对接触孔222底部的刻蚀停止层210进行蚀刻。即所述各向同性干法刻蚀工艺仅使得接触孔222位于高K介质层230部分的直径(此直径的平均大小为平均直径D1,请参考本说明书后续内容)不断变大,并且接触孔222越往上受到表面等离子作用越强,最终接触孔222转变为如图6中所示接触孔223,而接触孔223位于高K介质层230部分的剖面形状呈漏斗状。
本实施例中,各向同性干法刻蚀工艺对二氧化硅和氮化硅具有高度的选择刻蚀比,具体的,本实施例各向同性干法刻蚀工艺对二氧化硅和氮化硅的选择刻蚀比可以达到(5~50):1,从而进一步防止所述各向同性干法刻蚀工艺作用刻蚀停止层210。
本实施例中,接触孔223位于高K介质层230部分增大至图6中所示的平均直径D1,平均直径D1为接触孔223位于层间介质层220部分平均直径D2的1.5~2.5倍。一方面,当平均直径D1在平均直径D2的1.5倍以上时,后续的填充工艺能够容易进行,并且填充效果好;另一方面,如果平均直径D1大于平均直径D2的2.5,会导致不同插塞之间的隔绝作用不理想。具体的,平均直径D2可以为20nm~50nm,而平均直径D1可以为30nm~80nm。
本实施例中,在各向同性干法刻蚀工艺之后,还可以对接触孔223进行冲刷工艺,冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一。同样的,此冲刷工艺可以减少上述各向同性干法刻蚀工艺产生的副产物,使后续的工艺在更加干净的条件下进行,从而使最终形成的接触插塞质量更好。并且,本实施所采用的冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一,这些气体具有很好的聚合物去除作用,能够去除附着作用较强的聚合物。
请参考图7,在所述各向同性干法刻蚀工艺之后,继续沿图6所示接触孔223底部蚀刻刻蚀停止层210,直至形成贯穿刻蚀停止层210的接触孔211。
本实施例中,蚀刻刻蚀停止层210可以再次采用各向异性干法刻蚀工艺,在此不再赘述。
本实施例中,在形成接触孔211之后,还可以对接触孔211进行修复处理。修复处理采用的气体可以包括N2、H2和CO的至少其中之一。具体的,可以采用氮气(或者氮气和氢气的混合气体)作用反应气体进行修复处理。氮气(或者氮气和氢气的混合气体)对接触孔211表面具有较好的修复能力。修复处理采用的偏置功率可以为50w~100w,气体的流量可以为200sccm~400sccm,反应腔室的压强范围可以为100mTorr~120mT。所述修复处理具有两个方面的作用:一方面,修复处理能够使接触孔211侧壁和底部的聚合物被分解去除,从而提高后续形成的接触插塞的质量;另一方面,修复处理能够使接触孔侧壁的介质层表面致密化,减少介质层表面的损伤,从而保护介质层免受潮湿环境或者其他工艺污染物的侵害。
本实施例中,在对接触孔211进行修复处理之后,还可以对接触孔211进行湿法清洗。具体的,可以采用DHF和EKC湿法清洗接触孔211表面。EKC溶液为杜邦公司生产的先进半导体铜制程方面所用的蚀刻后残余物清洗液。EKC溶液主要是由以胺类为主的剥除剂(amine-basedstripper)、有机溶剂、抑制腐蚀剂(corrosioninhibitor)和水所组成,这里的胺类主要是羟胺(hydroxylamine,HDA)。具体操作可以为:将所述接触孔211在温度25℃~40℃下浸泡在EKC-575溶液中约2min,然后利用去离子水清洗以去除残留的EKC-575溶液,再在氮气环境下干燥。在湿法清洗之后,接触孔211表面覆盖的(不含氟的)聚合物被去除,接触孔211底部完全暴露出表面完好的金属硅化物层。
本实施例中,在对接触孔211进行湿法清洗之后,且在填充接触孔211之前,接触孔211经历2.5h~3.5h的停留时间(Q-time)。本实施例通过进行修复处理,能够保证在修复处理与湿法清洗之间,仍然保持有足够的停留时间。具体的,所述停留时间仍然可以保持在2.5h至3.5h,从而保证后续的湿法清洗顺利进行。
在具体工艺过程中,通常以25个晶圆为一个批次,如果在修复处理与湿法清洗之间的停留时间太短,那么,在25个晶圆的第一个晶圆完成操作之后,等不到全部25个晶圆全部完成相应的操作,因此,通常不得不7~8个晶圆进行一次处理,这样操作却会增加额外劳动力,额外的成本。但是本实施例通常采用N2、H2和CO的至少其中之一进行修复处理,可以大幅延长停留时间,保证第一个晶圆完成操作之后,其余24个晶圆能够在第一个晶圆的停留时间内完成相应的操作,这样,就可以25个晶圆一同进入下一步的工序,节约劳动力资源和成本。
请参考图8,采用导电材料填充满接触孔211,形成接触插塞205。
本实施例中,可以先在接触孔211表面形成扩散阻挡层(未示出),再采用导电材料填充满接触孔211形成接触插塞205。扩散阻挡层的材料可以为氮化钛或者氮化钽。扩散阻挡层可以采用氩气的真空溅射方法形成。具体的,可以通过真空溅射工艺在接触孔211表面形成阻挡籽晶层(barrierseedlayer),阻挡籽晶层的材料可以为Ta和TaN的至少其中之一。但是所述氩气可以选择较小的压强,以减小各形成材料的材料损失(materialloss)。扩散阻挡层可以为单层结构或者多层叠加的结构。扩散阻挡层可以用于提高后续形成的接触插塞205与介质层之间粘附性能,并阻止后续的形成的接触插塞205与层间介质层220发生反应。
本实施例中,所述导电材料可以选自铝、银、铬、镍、钯、钼、钛、钽或者铜,或者选自铝、银、铬、镍、钯、钼、钛、钽或者铜的合金。由于铜具有高熔点、低电阻系数及高抗电子迁移的能力,本实施例中导电材料以铜为例进行说明。可以采用电镀工艺形成铜的接触插塞205。具体的工艺过程可以为:电镀液选用CuSO4溶液,Cu2+浓度为30g/L至50g/L,并且在此溶液中加入多种无机和有机添加剂,无机添加剂为氯离子,其浓度为40mg/L至60mg/L,有机添加剂包含加速剂、抑止剂和平坦剂,电镀的电流可以为4.5安培至45安培。
本实施例所提供的接触插塞205的形成方法中,在层间介质层220上增加高K介质层230,一方面,在接触孔211的形成过程中,高K介质层230被蚀刻消耗的速率较慢,可以保证所形成接触孔211具有较为陡直的侧壁,降低了接触插塞205的形成难度;另一方面,增加各向同性干法刻蚀步骤,使位于高K介质层230部分的接触孔223直径增大,也就是说,使最终形成的接触孔211位于高K介质层230部分的直径增大,从而方便后续接触孔211的填充。同时,由于层间介质层220部分的接触孔211内壁仍然保持陡直,并且,层间介质层220的顶部高于侧墙202,因此,整个接触插塞205仍然能够与栅极结构201保持良好的绝缘关系,并且仍然可以防止明电压对比问题。由此可知,本实施例提供的接触插塞205的形成方法不仅降低了接触插塞205的形成难度,而且提高了所形成的接触插塞205的质量。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种接触插塞的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成层间介质层;
在所述层间介质层上形成高K介质层;
依次蚀刻所述高K介质层和所述层间介质层至露出所述基底形成接触孔;
沿所述接触孔,继续蚀刻所述高K介质层,直至所述接触孔位于所述高K介质层部分的直径增大;
采用导电材料填充满所述接触孔。
2.如权利要求1所述的接触插塞的形成方法,其特征在于,采用各向同性干法刻蚀工艺沿所述接触孔蚀刻所述高K介质层。
3.如权利要求2所述的接触插塞的形成方法,其特征在于,所述各向同性干法刻蚀工艺使所述接触孔位于所述高K介质层部分的直径增大至原来的1.5至2.5倍。
4.如权利要求3所述的接触插塞的形成方法,其特征在于,所述各向同性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm。
5.如权利要求4所述的接触插塞的形成方法,其特征在于,所述各向同性干法刻蚀工艺采用的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~500w。
6.如权利要求1所述的接触插塞的形成方法,其特征在于,所述基底上具有MOS晶体管,所述MOS晶体管具有位于栅极结构侧面的侧墙,所述依次蚀刻所述高K介质层和所述层间介质层的过程包括:
采用第一次各向异性干法刻蚀工艺蚀刻所述高K介质层和所述层间介质层,直至所述接触孔的底部与所述栅极结构顶部位于同一平面;
采用第二次各向异性干法刻蚀工艺从所述侧墙顶部所在平面继续蚀刻所述层间介质层,直至形成所述接触孔。
7.如权利要求6所述的接触插塞的形成方法,其特征在于,所述第一次各向异性干法刻蚀工艺采用的气体包括CF4和CHF3,CF4的流量范围为10sccm~300sccm,CHF3的流量范围为10sccm~200sccm。
8.如权利要求6所述的接触插塞的形成方法,其特征在于,所述第一次各向异性干法刻蚀工艺采用的压强范围为25mTorr~100mTorr,反应高频功率范围为100w~2000w,反应低频功率范围为100w~2000w。
9.如权利要求6所述的接触插塞的形成方法,其特征在于,所述第二次各向异性干法刻蚀工艺采用的气体包括C4F6、C4F8、Ar和O2,CF4的流量范围为5sccm~50sccm,C4F8的流量范围为10sccm~50sccm,Ar的流量范围为10sccm~100sccm,O2的流量范围为5sccm~100sccm。
10.如权利要求6所述的接触插塞的形成方法,其特征在于,所述侧墙顶部到所述层间介质层上表面的高度范围为
11.如权利要求6所述的接触插塞的形成方法,其特征在于,在所述第二次各向异性干法刻蚀工艺之后,且在所述各向同性干法刻蚀工艺之前,还包括对所述接触孔进行冲刷的步骤。
12.如权利要求11所述的接触插塞的形成方法,其特征在于,所述冲刷工艺采用的气体包括O2、CO2和N2的至少其中之一。
13.如权利要求1所述的接触插塞的形成方法,其特征在于,在形成所述接触孔之后,且在填充所述接触孔之前,还包括对所述接触孔进行修复处理的步骤。
14.如权利要求13所述的接触插塞的形成方法,其特征在于,所述修复处理采用的气体包括N2、H2和CO的至少其中之一。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184887.4A CN105097650B (zh) | 2014-05-04 | 2014-05-04 | 接触插塞的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410184887.4A CN105097650B (zh) | 2014-05-04 | 2014-05-04 | 接触插塞的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097650A true CN105097650A (zh) | 2015-11-25 |
CN105097650B CN105097650B (zh) | 2018-11-16 |
Family
ID=54577781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410184887.4A Active CN105097650B (zh) | 2014-05-04 | 2014-05-04 | 接触插塞的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097650B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731745A (zh) * | 2017-10-18 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种花瓶状接触孔的制备方法 |
CN108766933A (zh) * | 2018-05-23 | 2018-11-06 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN110957261A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
CN111952168A (zh) * | 2020-08-18 | 2020-11-17 | 上海华力微电子有限公司 | 刻蚀工艺的切换方法 |
CN114334811A (zh) * | 2022-03-14 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种接触孔及其制作方法 |
WO2022077984A1 (zh) * | 2020-10-14 | 2022-04-21 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1797740A (zh) * | 2004-11-30 | 2006-07-05 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US20080318412A1 (en) * | 2007-06-19 | 2008-12-25 | Fujitsu Microelectronics Limited | Method of manufacturing a semiconductor device |
CN102543836A (zh) * | 2010-12-21 | 2012-07-04 | 无锡华润上华半导体有限公司 | 通孔的刻蚀方法 |
CN103377991A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
-
2014
- 2014-05-04 CN CN201410184887.4A patent/CN105097650B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1797740A (zh) * | 2004-11-30 | 2006-07-05 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
US20080318412A1 (en) * | 2007-06-19 | 2008-12-25 | Fujitsu Microelectronics Limited | Method of manufacturing a semiconductor device |
CN102543836A (zh) * | 2010-12-21 | 2012-07-04 | 无锡华润上华半导体有限公司 | 通孔的刻蚀方法 |
CN103377991A (zh) * | 2012-04-18 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 沟槽的形成方法 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107731745A (zh) * | 2017-10-18 | 2018-02-23 | 武汉新芯集成电路制造有限公司 | 一种花瓶状接触孔的制备方法 |
CN107731745B (zh) * | 2017-10-18 | 2020-03-10 | 武汉新芯集成电路制造有限公司 | 一种花瓶状接触孔的制备方法 |
CN108766933A (zh) * | 2018-05-23 | 2018-11-06 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制作方法 |
CN110957261A (zh) * | 2018-09-26 | 2020-04-03 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
CN110957261B (zh) * | 2018-09-26 | 2022-11-01 | 长鑫存储技术有限公司 | 一种半导体器件互连结构阻挡层的制备方法 |
CN111952168A (zh) * | 2020-08-18 | 2020-11-17 | 上海华力微电子有限公司 | 刻蚀工艺的切换方法 |
CN111952168B (zh) * | 2020-08-18 | 2022-11-25 | 上海华力微电子有限公司 | 刻蚀工艺的切换方法 |
WO2022077984A1 (zh) * | 2020-10-14 | 2022-04-21 | 长鑫存储技术有限公司 | 半导体器件及其形成方法 |
CN114334811A (zh) * | 2022-03-14 | 2022-04-12 | 广州粤芯半导体技术有限公司 | 一种接触孔及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097650B (zh) | 2018-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105097650B (zh) | 接触插塞的形成方法 | |
US20140127901A1 (en) | Low-k damage free integration scheme for copper interconnects | |
TWI557809B (zh) | 包含接觸結構與形成於接觸蝕刻停止層之側壁上之保護層的半導體設備以及製造半導體裝置的方法 | |
CN101452879A (zh) | 开口蚀刻后的清洗方法 | |
CN101459125A (zh) | 连接孔的形成方法 | |
CN105789111A (zh) | 半导体结构的形成方法 | |
CN106409751B (zh) | 半导体结构的形成方法 | |
KR20030027453A (ko) | 비아 콘택 식각 후의 감광막 제거 및 건식 세정 방법 | |
CN104900520A (zh) | 半导体器件的形成方法 | |
CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
CN103021930B (zh) | 一种金属互连层刻蚀方法 | |
CN105870050B (zh) | 半导体器件的形成方法 | |
CN111489972B (zh) | 半导体结构及其形成方法 | |
CN104979275B (zh) | 接触插塞的形成方法 | |
US20220246470A1 (en) | New method to form contacts with multiple depth by enhanced cesl | |
US9831124B1 (en) | Interconnect structures | |
US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
KR20080076236A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN100372069C (zh) | 利用双镶嵌工艺来形成t型多晶硅栅极的方法 | |
CN106033719A (zh) | 半导体结构的形成方法 | |
CN112289675A (zh) | 半导体结构的形成方法及半导体结构 | |
CN105742229B (zh) | 半导体结构的形成方法 | |
US11545552B2 (en) | Semiconductor structure and method for forming the same | |
US8153518B2 (en) | Method for fabricating metal interconnection of semiconductor device | |
CN110148562B (zh) | Fdsoi器件的赝栅极去除方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |