CN114334811A - 一种接触孔及其制作方法 - Google Patents
一种接触孔及其制作方法 Download PDFInfo
- Publication number
- CN114334811A CN114334811A CN202210244493.8A CN202210244493A CN114334811A CN 114334811 A CN114334811 A CN 114334811A CN 202210244493 A CN202210244493 A CN 202210244493A CN 114334811 A CN114334811 A CN 114334811A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- forming
- corner
- dielectric layer
- interlayer dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种接触孔及其制作方法，该接触孔制作方法包括以下步骤，提供一半导体结构，其中，半导体结构包括多个间隔设置的闸极结构及覆盖闸极结构的层间介质层，于层间介质层的上表面形成一光阻层中，并图案化光阻层以得到光阻开口；基于图案化的光阻层形成接触孔于层间介质层，且于形成接触孔的过程中扩大光阻开口以使接触孔的内壁形成内壁转角；去除光阻层，并圆化接触孔的顶部转角及接触孔的内壁转角。本发明通过设计形成接触孔的步骤，当接触孔的底面与闸极结构上表面齐平时，增加扩大光阻开口的步骤，形成接触孔后增加圆化接触孔的顶部转角及内壁转角的步骤，增大了后续沉积步骤的沉积面积，降低了沉积难度，提升了后续沉积步骤的良率。
Description
技术领域
本发明属于半导体技术领域，涉及一种接触孔及其制作方法。
背景技术
物理气相沉积（PVD）是用来填充上下层之间的通孔的常用制程，比如金属溅镀的第一层金属界面活化。其中关键的难点是如何更好的填充，避免产生的空洞或者其他影响晶圆（wafer）良率（CP）的缺陷。这种沉积的方法对被沉积对象的形状有极高的要求，否则容易出现填充不良（例如空洞）的现象。
目前，通常利用金属钨（W）作为第一层活化层来填充前后段接触孔（Contact），而在形成接触孔时，一般通过增加接触孔的关键尺寸（CD）或者增加接触孔形状的斜度（更斜）的方法来协助填充。如图1及图2所示，分别为增加接触孔的关键尺寸后形成的接触孔的剖面结构示意图及增加接触孔内壁的斜度后形成的接触孔的剖面结构示意图，包括半导体结构01、闸极结构011、层间介质层012及接触孔013，由于接触孔和下层闸极结构（gate）之间的短路允许度（bridging window）很紧，常规的增加孔洞的尺寸或者增加孔洞形状的斜度（更斜）的方法容易产生副作用，导致闸极结构和填充接触孔的填充塞之间短路，继而导致后续的填充工艺的良率较低。
因此，急需寻找一种提升后续沉积良率的接触孔制作方法。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种接触孔及其制作方法，用于解决现有技术中形成的接触孔在后续沉积步骤中良率较低的问题。
为实现上述目的及其他相关目的，本发明提供了一种接触孔的制作方法，包括以下步骤：
提供一半导体结构，所述半导体结构包括多个间隔设置的闸极结构及覆盖所述闸极结构的层间介质层；
于所述层间介质层的上表面形成一光阻层，并图案化所述光阻层以得到光阻开口；
基于图案化的所述光阻层形成接触孔于所述层间介质层中，且于形成所述接触孔的过程中扩大所述光阻开口以使所述接触孔的内壁中形成内壁转角；
去除所述光阻层，并圆化所述接触孔的顶部转角及所述接触孔的内壁转角。
可选地，基于所述图案化的所述光阻层形成接触孔于所述层间介质层中，且于形成所述接触孔的过程中扩大所述光阻开口包括：
对所述层间介质层进行第一阶段刻蚀；
扩大所述光阻开口；
对所述层间介质层进行第二阶段刻蚀。
可选地，当所述接触孔的底面与所述闸极结构的上表面齐平时，停止所述第一阶段刻蚀并对所述光阻开口进行扩大。
可选地，扩大后的相邻两个所述光阻开口之间的距离不小于相邻两个所述接触孔之间短路的制程允许度
可选地，所述接触孔贯穿所述层间介质层。
可选地，圆化所述接触孔的顶部转角及圆化所述接触孔的内壁转角同步进行。
可选地，于层间介质层中形成所述接触孔方法包括等离子体刻蚀，圆化所述接触孔的顶部转角及所述接触孔的内壁转角的方法包括等离子体刻蚀。
可选地，圆化所述接触孔的顶部转角及所述接触孔的内壁转角时采用的等离子体浓度高于形成所述接触孔时采用的等离子体浓度。
可选地，圆化所述接触孔的顶部转角及所述接触孔的内壁转角时采用的控制等离子体方向的电源输出功率低于形成所述接触孔时采用的控制等离子体方向的电源输出功率。
本发明还提供了一种接触孔，所述接触孔采用上述所述的接触孔的制作方法制作得到。
如上所述，本发明的接触孔及其制作方法通过重新设计所述接触孔的制作步骤，在形成所述接触孔的过程中，当形成的所述接触孔的底部与所述闸极结构齐平时，增加对所述光阻开口进行扩大的步骤，扩大后的相邻两个所述光阻开口之间的距离不小于相邻两个所述接触孔之间短路的制程允许度，扩大所述光阻开口后继续刻蚀所述层间介质层，以得到贯穿所述层间介质层的所述接触孔，并于形成所述接触孔后对所述接触孔的顶部转角及所述接触孔内壁的转角进行圆化，以增大沉积表面积的同时不改变所述接触孔底部的形状，降低沉积难度，提升了良率，具有高度产业利用价值。
附图说明
图1显示为一种增加接触孔的关键尺寸后形成的接触孔的剖面结构示意图。
图2显示为一种增加接触孔内壁的倾斜程度后形成的接触孔的剖面结构示意图。
图3显示为本发明的接触孔制作方法的流程图。
图4显示为本发明的接触孔制作方法的形成光阻开口后的剖面结构示意图。
图5显示为本发明的接触孔制作方法的形成的接触孔的底面与闸极结构上表面齐平时的剖面结构示意图。
图6显示为本发明的接触孔制作方法的对光阻层中光阻开口进行扩大后的剖面结构示意图。
图7显示为本发明的接触孔制作方法的形成内壁具有转角的接触孔后的剖面结构示意图。
图8显示为本发明的接触孔制作方法的圆化接触孔顶部转角及接触孔内壁的转角后的剖面结构示意图。
元件标号说明：01 半导体结构，011 闸极结构，012 层间介质层，013 接触孔，1半导体结构，11 闸极结构，111 隔离侧墙，112 闸极，12 层间介质层，13 光阻层，14 接触孔，15 光阻开口。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种接触孔制作方法，如图3所示，为所述接触孔制作方法的流程图，包括以下步骤：
S1：提供一半导体结构，所述半导体结构包括多个间隔设置的闸极结构及覆盖所述闸极结构的层间介质层；
S2：于所述层间介质层的上表面形成一光阻层，并图案化所述光阻层以得到光阻开口；
S3：基于图案化的所述光阻层形成接触孔于所述层间介质层中，且于形成所述接触孔的过程中扩大所述光阻开口以使所述接触孔的内壁形成内壁转角；
S4：去除所述光阻层，并圆化所述接触孔的顶部转角及所述接触孔的内壁转角。
请参阅图4，执行所述步骤S1及所述步骤S2：提供一半导体结构1，所述半导体结构1包括多个间隔设置的闸极结构11及覆盖所述闸极结构11的层间介质层12；于所述层间介质层12的上表面形成一光阻层13，并图案化所述光阻层13以得到光阻开口15。
具体的，所述闸极结构11包括隔离侧墙111及闸极112，所述隔离侧墙111用于隔开所述闸极112与接触孔（参见后续图）中的导电填充物。
具体的，所述闸极112包括掺杂多晶硅或者其他适合的导电材料，所述隔离侧墙111包括二氧化硅或者其他适合的绝缘材料。
具体的，形成所述光阻层13的方法包括涂布或者其他适合的方法。
再请参阅图5至图7，执行所述步骤S3：基于图案化的所述光阻层13形成接触孔14于所述层间介质层12中，且于形成所述接触孔14的过程中扩大所述光阻开口15以使所述接触孔14的内壁中形成内壁转角。
具体的，于所述层间介质层12中形成所述接触孔14的方法包括等离子体刻蚀，也可以是其他适合的方法。本实施例中，进行离子体刻蚀的刻蚀剂包括C4F8/Ar/O2。
具体的，如图5所示，为形成的所述接触孔14的底面与所述闸极结构11上表面齐平时的剖面结构示意图，形成所述接触孔14分为两个阶段，即对所述层间介质层12的刻蚀分两个阶段，首先根据图案化的所述光阻层13对所述层间介质层12进行第一阶段的刻蚀。
作为示例，基于所述图案化的所述光阻层13形成接触孔14于所述层间介质层12中，且于形成所述接触孔14的过程中扩大所述光阻开口15包括：对所述层间介质层12进行第一阶段刻蚀；扩大所述光阻开口15；对所述层间介质层12进行第二阶段刻蚀。
作为示例，当所述接触孔14的底面与所述闸极结构11齐平时，停止所述第一阶段刻蚀。
具体的，扩大所述光阻开口15的方法包括干法刻蚀或者其他适合的方法。本实施例中，采用干法刻蚀的方法来扩大所述光阻开口15，且选择的刻蚀剂CO2/O2，以保证在扩大所述光阻开口的同时不影响所述层间介质层12的形貌和深度。
作为示例，扩大后的相邻两个所述光阻开口15之间的距离不小于相邻两个所述接触孔14之间短路的制程允许度，以保证形成后的所述接触孔14工作时发生短路的现象。
具体的，扩大所述光阻开口15的时间由相邻两个所述接触孔14之间短路的制程允许的及刻蚀所述光阻层13的刻蚀剂的浓度决定，这里不再限定。
具体的，扩大所述光阻开口15后继续对所述层间介质层12进行刻蚀，进入形成所述接触孔14的第二阶段，当所述接触孔14的底部贯穿所述层间介质层12时，形成所述接触孔14的第二阶段结束。
具体的，如图6所示，为对所述光阻层13中的所述光阻开口15进行扩大后的剖面结构示意图，对所述光阻开口15进行扩大后，所述层间介质层12显露的面积增大，在刻蚀的过程中使所述第一阶段形成的所述接触孔14的部分变大，增大沉积的表面积，而形成的所述接触孔14的底部显露的面积不变，继而不改变形成的所述接触孔14的底部位置及形状。
作为示例，所述接触孔14贯穿所述层间介质层12。
具体的，如图7所示，为形成内壁具有转角的接触孔后的剖面结构示意图，由于形成所述接触孔14的所述第二阶段前对所述光阻开口15进行扩大，导致所述光阻层13遮蔽的所述层间介质层12的上表面的面积减小，所述接触孔14边缘的所述层间介质层12的上表面显露面积增多，而所述接触孔14底部的显露面积不变，使所述第一阶段时形成所述接触孔14的部分的内壁斜率变小，相较于所述第一阶段形成的所述接触孔14的内壁的斜率，形成的低于所述闸极结构11上表面所在水平面的所述接触孔14的部分的内壁斜率保持不变，继而使形成的所述接触孔14的内壁形成内壁转角。
再请参阅图8，执行所述步骤S4：去除所述光阻层13，并圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角。
具体的，去除所述光阻层13的方法为常用方法，这里不再限制。
具体的，去除所述光阻层13后，开始对所述接触孔14的顶部转角及所述接触孔14的内壁转角进行圆化。
作为示例，圆化所述接触孔14的顶部转角及圆化所述接触孔14的内壁转角同步进行。
作为示例，圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角的方法包括等离子体刻蚀，也可以是其他适合的方法。本实施例中，采用等离子体刻蚀的方法圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角。
作为示例，圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角时采用的等离子体的浓度高于形成所述接触孔14时采用的等离子体的浓度，以使等离子体的化学性的各向异性减弱，从而去除所述接触孔14的顶部转角及所述接触孔14的内壁转角处的突起部分。本实施例中，增大等离子体刻蚀机中控制等离子体浓度的电源输出功率，以使圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角时采用的等离子体的浓度高于形成所述接触孔14时采用的等离子体的浓度。
作为示例，圆化所述接触孔14的顶部转角及所述接触孔14的内壁转角时采用的控制等离子体方向的电源输出功率低于形成所述接触孔14时采用的控制等离子体方向的电源输出功率以进一步减弱等离子体流的各向异性，避免等离子体继续对所述接触孔14的底部进行刻蚀。
本实施例的接触孔的制作方法通过重新设计制作所述接触孔14的制作步骤，在形成所述接触孔14的过程中，当形成的所述接触孔14的底面与所述闸极结构11的上表面齐平时，增加对所述光阻层13中所述光阻开口15进行扩大的步骤，对所述光阻开口15进行扩大后继续对所述层间介质层12进行刻蚀，直至形成贯穿所述层间介质层12的所述接触孔14，其中，扩大后的相邻两个所述光阻开口15之间的距离不小于相邻两个所述接触孔14之间短路的制程允许度；由于扩大所述光阻开口15的步骤的增加，所述接触孔14的内壁中形成了内壁转角，在进行扩大所述光阻开口15前形成的所述接触孔14的内壁斜率减小，增大了后续沉积步骤的沉积面积的同时不改变所述接触孔14底部的位置及形状，并圆化所述内壁转角及所述顶部转角，以降低后续沉积步骤的沉积难度，提升良率。
实施例二
本实施例提供一种接触孔，所述接触孔采用实施例一中所述的接触孔制作方法制作得到。
具体的，所述接触孔的高于所述闸极结构上表面所在水平面的部分的内壁斜率小于所述接触孔低于所述闸极结构上表面所在水平面的部分的内壁斜率，继而防止所述闸极结构11与后续沉积形成的填充塞之间发生短路。
具体的，所述接触孔的顶部转角圆化增大了后续沉积步骤的沉积面积，所述接触孔的内壁转角圆化在后续沉积步骤中，降低所述接触孔的底部出现空洞的概率，提升了所述接触孔的底部的填充良率，继而提升后续步骤的良率。
本实施例的接触孔通过采用实施例一中所述的接触孔制作方法制作，增大了后续步沉积骤的沉积面积，提升了后续沉积步骤的沉积良率。
综上所述，本发明的接触孔及其制作方法通过改进制作接触孔的步骤，于形成接触孔的过程中，增加对图案化的光阻层中的光阻开口进行扩大的步骤，且当形成的接触孔的底面与闸极结构的上表面齐平时，停止对层间介质层的刻蚀并开始扩大光阻开口，且扩大后的相邻两个光阻开口之间的距离不小于相邻两个接触孔之间短路的制程允许度，扩大光阻开口后继续刻蚀层间介质层，直至形成贯穿层间介质层的接触孔，并对接触孔的顶部转角及由扩大光阻开口造成的接触孔内壁转角进行圆化，以去除顶部转角及内壁转角突起的部分，增大后续沉积步骤的沉积面积，降低后续沉积步骤的沉积难度，提升良率，同时保证了接触孔中低于闸极结构上表面所在水平面的部分的位置及形状未发生改变。所以，本发明有效克服了现有技术中的种种缺点而具有高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种接触孔制作方法，其特征在于，包括以下步骤：
提供一半导体结构，所述半导体结构包括多个间隔设置的闸极结构及覆盖所述闸极结构的层间介质层；
于所述层间介质层的上表面形成一光阻层，并图案化所述光阻层以得到光阻开口；
基于图案化的所述光阻层形成接触孔于所述层间介质层中，且于形成所述接触孔的过程中扩大所述光阻开口以使所述接触孔的内壁形成内壁转角；
去除所述光阻层，并圆化所述接触孔的顶部转角及所述接触孔的内壁转角。
2.根据权利要求1所述的接触孔制作方法，其特征在于，基于所述图案化的所述光阻层形成接触孔于所述层间介质层中，且于形成所述接触孔的过程中扩大所述光阻开口包括：
对所述层间介质层进行第一阶段刻蚀；
扩大所述光阻开口；
对所述层间介质层进行第二阶段刻蚀。
3.根据权利要求2所述的接触孔制作方法，其特征在于：当所述接触孔的底面与所述闸极结构的上表面齐平时，停止所述第一阶段刻蚀。
4.根据权利要求1所述的接触孔制作方法，其特征在于：扩大后的相邻两个所述光阻开口之间的距离不小于相邻两个所述接触孔之间短路的制程允许度。
5.根据权利要求1所述的接触孔制作方法，其特征在于：所述接触孔贯穿所述层间介质层。
6.根据权利要求1所述的接触孔制作方法，其特征在于：圆化所述接触孔的顶部转角及圆化所述接触孔的内壁转角同步进行。
7.根据权利要求1所述的接触孔制作方法，其特征在于：于所述层间介质层中形成所述接触孔的方法包括等离子体刻蚀，圆化所述接触孔的顶部转角及所述接触孔的内壁转角的方法包括等离子体刻蚀。
8.根据权利要求7所述的接触孔制作方法，其特征在于：圆化所述接触孔的顶部转角及所述接触孔的内壁转角时采用的等离子体浓度高于形成所述接触孔时采用的等离子体浓度。
9.根据权利要求7所述的接触孔制作方法，其特征在于：圆化所述接触孔的顶部转角及所述接触孔的内壁转角时采用的控制等离子体方向的电源输出功率低于形成所述接触孔时采用的控制等离子体方向的电源输出功率。
10.一种接触孔，其特征在于：所述接触孔采用如权利要求1～9任意一项所述的接触孔制作方法制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210244493.8A CN114334811A (zh) | 2022-03-14 | 2022-03-14 | 一种接触孔及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210244493.8A CN114334811A (zh) | 2022-03-14 | 2022-03-14 | 一种接触孔及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114334811A true CN114334811A (zh) | 2022-04-12 |
Family
ID=81033470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210244493.8A Pending CN114334811A (zh) | 2022-03-14 | 2022-03-14 | 一种接触孔及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114334811A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100301486A1 (en) * | 2009-05-29 | 2010-12-02 | Kai Frohberg | High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition |
| CN104347485A (zh) * | 2013-08-06 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105097650A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞的形成方法 |
| CN106898575A (zh) * | 2015-12-21 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN113948454A (zh) * | 2021-09-08 | 2022-01-18 | 上海华力集成电路制造有限公司 | 一种接触孔及其形成方法 |
-
2022
- 2022-03-14 CN CN202210244493.8A patent/CN114334811A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100301486A1 (en) * | 2009-05-29 | 2010-12-02 | Kai Frohberg | High-aspect ratio contact element with superior shape in a semiconductor device for improving liner deposition |
| CN104347485A (zh) * | 2013-08-06 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105097650A (zh) * | 2014-05-04 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 接触插塞的形成方法 |
| CN106898575A (zh) * | 2015-12-21 | 2017-06-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
| CN113948454A (zh) * | 2021-09-08 | 2022-01-18 | 上海华力集成电路制造有限公司 | 一种接触孔及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114093870B (zh) | 半导体结构及其制作方法 | |
| KR20040105949A (ko) | 반도체소자의 제조 방법 | |
| KR100739252B1 (ko) | 반도체 소자의 제조 방법 | |
| US7842593B2 (en) | Semiconductor device and method for fabricating the same | |
| CN107706145B (zh) | 隔离沟槽薄膜填充结构、半导体存储器件及制备方法 | |
| US9224803B2 (en) | Formation of a high aspect ratio contact hole | |
| JP4039504B2 (ja) | 半導体装置の製造方法 | |
| US7592268B2 (en) | Method for fabricating semiconductor device | |
| CN114334811A (zh) | 一种接触孔及其制作方法 | |
| CN113035868B (zh) | 半导体结构的形成方法及半导体结构 | |
| US20060128149A1 (en) | Method for forming a metal wiring in a semiconductor device | |
| KR100838392B1 (ko) | 반도체소자의 자기정렬콘택 식각 방법 | |
| US20220392903A1 (en) | Semiconductor structure and method forming the same | |
| KR100513051B1 (ko) | 반도체 소자의 게이트 전극 형성 방법_ | |
| CN115064486A (zh) | 半导体结构的形成方法及半导体结构 | |
| KR20020078885A (ko) | 반도체 소자의 비어콘택 형성방법 | |
| KR100509845B1 (ko) | 콘택 형성 방법 | |
| KR100780616B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060108319A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100399935B1 (ko) | 반도체장치제조방법 | |
| KR100712811B1 (ko) | 소자분리용 트랜치 형성방법 | |
| KR100632116B1 (ko) | 이중 다마신 패턴 형성방법 | |
| KR20070002798A (ko) | 반도체소자의 제조 방법 | |
| KR20090017114A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20060010894A (ko) | 반도체 소자의 콘택 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220412 |