CN113948454A - 一种接触孔及其形成方法 - Google Patents

一种接触孔及其形成方法 Download PDF

Info

Publication number
CN113948454A
CN113948454A CN202111053105.XA CN202111053105A CN113948454A CN 113948454 A CN113948454 A CN 113948454A CN 202111053105 A CN202111053105 A CN 202111053105A CN 113948454 A CN113948454 A CN 113948454A
Authority
CN
China
Prior art keywords
layer
contact hole
dielectric layer
ild
nisi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111053105.XA
Other languages
English (en)
Inventor
孙磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111053105.XA priority Critical patent/CN113948454A/zh
Publication of CN113948454A publication Critical patent/CN113948454A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种接触孔及其形成方法，方法包括：提供衬底，该衬底自下而上依次设有NiSi层、CESL层以及ILD层；在ILD层上形成介质层，介质层的刻蚀选择比高于ILD层；图案化介质层以形成接触孔，并且露出NiSi层上表面；去除接触孔中的刻蚀物；利用等离子体去除NiSi层上表面形成的自然氧化层；利用等离子体轰击接触孔顶部的ILD层顶角，形成具有圆角顶部的接触孔；形成覆盖接触孔和介质层上表面的TiN薄层。本发明改善了刻蚀工艺后接触孔的形貌，提高了后续钨填充的能力，提高了器件性能。

Description

一种接触孔及其形成方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种接触孔及其形成方法。
背景技术
随着半导体技术的不断提高，接触孔(CT)关键尺寸(CD)越来越小，小尺寸工艺特别是进入40nm及以下的小尺寸工艺，接触孔工艺流程中的工艺窗口变得十分敏感，现有技术中的接触孔形貌往往无法做到理想的垂直状态。
图1至图3显示为现有接触孔刻蚀中的接触孔形貌的示意图。如图1所示，衬底自下而上依次设有NiSi层1、CESL层2以及ILD层3，在刻蚀形成接触孔、并对其进行湿法清洗之后，裸露在空气中的NiSi层1表面会形成较薄的自然氧化层4，在工艺流程中，为了去除自然氧化层4，在镀膜前会利用等离子体轰击该自然氧化层4，从而将自然氧化层4击碎，并且将接触孔孔开口撑大，如图2所示，撑大的接触孔孔开口5更利于后续钨填充，然而由于较强的轰击和后续镀膜产生的溅射效应的共同作用使得接触孔出现颈缩(necking)形貌6，在TiN薄层7沉积的过程中极易在颈缩形貌处形成TiN悬空8，使得后续钨的接触孔填充中钨会在接触孔顶部优先闭合，而接触孔内还存在缝隙9。
因此，如何提供一种新的接触孔的形成方法，以解决上述接触孔颈缩(necking)造成的钨填充时接触孔内留有缝隙的技术问题，是本领域技术人员亟待解决的技术问题之一。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种接触孔及其形成方法，以改善刻蚀工艺后接触孔的形貌，提高后续钨填充的能力，从而提高器件性能。
本发明提供一种接触孔形成方法，包括以下步骤：
步骤一、提供衬底，所述衬底自下而上依次设有NiSi层、CESL层以及ILD层；
步骤二、在所述ILD层上形成介质层，所述介质层的刻蚀选择比高于所述ILD层；
步骤三、图案化所述介质层以形成接触孔，并且将所述NiSi层上表面暴露；
步骤四、去除所述接触孔中的刻蚀物；
步骤五、利用等离子体去除所述NiSi层上表面形成的自然氧化层；
步骤六、利用等离子体轰击所述接触孔顶部的所述ILD层顶角，形成具有圆角顶部的接触孔；
步骤七、形成覆盖所述接触孔和所述介质层上表面的TiN薄层。
优选地，步骤一中所述ILD层的材料为四乙基原硅酸酯。
优选地，步骤一中所述CESL层为氮化硅。
优选地，步骤二中所述介质层包括氮化硅、氮氧化硅、碳氮化硅中的至少一种。
优选地，步骤五中所述自然氧化层是由于所述NiSi层上表面裸露在空气中，被空气氧化形成的。
优选地，步骤四中采用湿法清洗工艺清洗所述衬底以去除所述接触孔中的刻蚀物。
优选地，步骤五和步骤六中的所述等离子体为含有Ar的等离子体。
优选地，步骤七中通过溅射沉积所述TiN薄层。
优选地，所述方法还包括步骤八：在所述接触孔中填充金属钨。
本发明还提供一种接触孔，包括：
衬底，位于所述衬底上的NiSi层，位于所述NiSi层上的CESL层，位于所述CESL层上的ILD层；
位于所述ILD层上方的介质层；
形成在所述介质层和所述ILD层中的具有圆角顶部的接触孔；
覆盖所述接触孔和所述介质层上表面的TiN薄层。
本发明的接触孔及其形成方法，在ILD层上增加一层介质层，介质层的刻蚀选择比高于ILD层，在形成接触孔后，去除接触孔中的刻蚀物，利用等离子体去除所述NiSi层上表面形成的自然氧化层，利用等离子体轰击接触孔顶部的ILD层顶角，以形成的接触孔具有圆角顶部，使得接触孔不会形成颈缩面貌，在后续钨填充工艺过程中，避免接触孔中产生缝隙，提升了钨的填充能力，有助于进一步提高器件性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1至图3显示为现有技术接触孔刻蚀中的接触孔形貌的示意图；
图4显示为本发明实施例的接触孔形成方法的流程图；
图5显示为本发明实施例的接触孔刻蚀后形成自然氧化层的结构示意图；
图6显示为本发明实施例的利用等离子体轰击自然氧化层和接触孔顶部的ILD层顶角后的结构示意图；
图7显示为本发明实施例的形成具有圆角顶部的接触孔的结构示意图；
图8显示为本发明实施例的接触孔的结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图4显示为本发明实施例的接触孔形成方法的流程图。如图4所示，包括以下步骤：
步骤一，提供衬底，所述衬底自下而上依次设有NiSi层、CESL层以及ILD层。
在衬底上依次形成NiSi层1、CESL层(接触刻蚀停止层，Contact Etch StopLayer)2、ILD层(inter layer dielectric，层间介质)3和介质层10。本发明实施例中，ILD层3的材料为四乙基原硅酸酯(tetra ethyl ortho silicate，TE0S)，CESL层2为氮化硅，各个层次的形成可采用本领域常用的沉积、淀积等工艺实现。
步骤二，在所述ILD层上形成介质层，所述介质层相比所述ILD层具有较高的刻蚀选择比。
本发明实施例中，介质层10包括氮化硅、氮氧化硅、碳氮化硅中的至少一种，介介质层的刻蚀选择比高于所述ILD层，也即，介质层10相比ILD层3更易被刻蚀，在刻蚀过程中介质层10会更大的裸露出来，相比ILD层3，介质层10在最终刻蚀后会形成更大的敞口，这利于钨的后续填充。
步骤三，图案化所述介质层以形成接触孔，露出所述NiSi层上表面。
如图5所示，形成接触孔11。具体地，形成所述接触孔11的工艺步骤包括：在所述介质层10顶部形成图形化的光刻胶层(图中未示出)；以所述图形化的光刻胶层为掩膜，刻蚀所述介质层10、ILD层3和CESL层2，直至暴露出NiSi层1上表面。
当然，在介质层10顶部还形成有APF层(先进图案膜，Advanced PatterningFilm)、抗反射层，这里不再赘述。
步骤四，去除所述接触孔中的刻蚀物。
具体地，刻蚀后，衬底表面、接触孔凹槽中存在上一道工序所遗留的超微细颗粒物、金属残留、有机物残留，这些颗粒或残留物会影响芯片最终的良率，因此，进行刻蚀清洗，去除光刻胶和聚合物、去除固体残余物。本发明实施例中，采用湿法清洗工艺清洗所述衬底以去除所述接触孔中的刻蚀物。
步骤五，利用等离子体去除所述NiSi层上表面形成的自然氧化层。
如图5所示，接触孔刻蚀露出NiSi层1上表面，在进行湿法清洗之后，由于NiSi层1裸露在空气中，其表面易形成较薄的自然氧化层4。在本发明实施例中，利用含有Ar的等离子体轰击NiSi层上方的自然氧化层4，从而去除自然氧化层4。
当然，在其他实施例中，所述等离子体还包括Ar和CF4混合气体的等离子体。
步骤六，利用等离子体轰击所述接触孔顶部的所述ILD层顶角，形成具有圆角顶部的接触孔。
与上述步骤五中相同，在本发明实施例中，等离子体为含有Ar的等离子体。利用含有Ar的等离子体，其具有偏向尖角轰击的作用，可以使接触孔深槽顶部的形貌变得圆滑，具体地，利用含有Ar的等离子体轰击接触孔顶部的ILD层顶角，将较软的介质层10轰击掉并露出下层较硬的ILD层3。裸露的ILD层3，在较低能量的轰击下即可实现与之前相当的敞口程度且将溅射效应降到最低，从而可以弱化颈缩效应进而利于钨填充。并且，本发明实施例的含有Ar的等离子体轰击只需较低的能量即可逐步形成具有圆角顶部的接触孔13。如图6和图7所示，接触孔逐步变成图6中所示接触孔12，再变成具有圆角顶部的接触孔13。并且，本发明实施例中形成的接触孔13的敞口与现有技术中形成的接触孔5的敞口相比并不小。
步骤七，形成覆盖所述接触孔底部和侧面及所述介质层上表面的TiN薄层。
在本发明实施例中，所述TiN薄层通过溅射来沉积。如图8所示，形成TiN薄层7。
另外，本发明实施例的接触孔形成方法还包括：步骤八，在所述接触孔中填充金属钨。
在形成的具有圆角顶部的接触孔内填充钨，钨的填充均匀、连续，不会在接触孔孔中形成缝隙。
相比现有的利用等离子体轰击将接触孔孔开口撑大，本发明通过在原有接触孔刻蚀工艺的结构基础上，在ILD层上增加了一层介质层，该介质层相比ILD层具有高的刻蚀选择比，在接触孔刻蚀过程中，该介质层裸露出ILD层，形成较大的接触孔开口，这有利于后续钨的填充。本发明后续只需采用较小能量进行轰击就能达到相同效果的接触孔开口，避免了现有技术中颈缩形貌的产生，增强了后续钨的填充能力，使得钨的填充均匀、连续，提高了半导体器件性能。
图8显示为本发明实施例的接触孔的结构示意图。如图8所示，所述接触孔包括衬底、位于所述衬底上的NiSi层1、位于所述NiSi层上的CESL层2、位于所述CESL层上的ILD层3、位于所述ILD层上方的介质层10、形成在所述介质层和所述ILD层中的具有圆角顶部的接触孔13、覆盖所述接触孔底部和侧面及所述介质层上表面的TiN薄层7。
本发明的接触孔，在ILD层上增加一层介质层，介质层的刻蚀选择比高于ILD层，在形成接触孔后，去除接触孔中的刻蚀物，利用等离子体去除所述NiSi层上表面形成的自然氧化层，利用等离子体轰击接触孔顶部的ILD层顶角，形成的接触孔具有圆角顶部，使得接触孔不会形成颈缩面貌，在后续钨填充工艺过程中，避免接触孔中产生缝隙，提升了钨的填充能力，有助于进一步提高器件性能。
应当理解，许多其他层也可以存在，例如侧墙、间隔元件和/或其他合适的部件，为了简化，图示中予以省略。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种接触孔形成方法，其特征在于，包括以下步骤：
步骤一、提供衬底，所述衬底自下而上依次设有NiSi层、CESL层以及ILD层；
步骤二、在所述ILD层上形成介质层，所述介质层的刻蚀选择比高于所述ILD层；
步骤三、图案化所述介质层以形成接触孔，并且将所述NiSi层上表面暴露；
步骤四、去除所述接触孔中的刻蚀物；
步骤五、利用等离子体去除所述NiSi层上表面形成的自然氧化层；
步骤六、利用等离子体轰击所述接触孔顶部的所述ILD层顶角，形成具有圆角顶部的接触孔；
步骤七、形成覆盖所述接触孔和所述介质层上表面的TiN薄层。
2.根据权利要求1所述的接触孔形成方法，其特征在于，步骤一中所述ILD层的材料为四乙基原硅酸酯。
3.根据权利要求1所述的接触孔形成方法，其特征在于，步骤一中所述CESL层为氮化硅。
4.根据权利要求1所述的接触孔形成方法，其特征在于，步骤二中所述介质层包括氮化硅、氮氧化硅、碳氮化硅中的至少一种。
5.根据权利要求1所述的接触孔形成方法，其特征在于，步骤五中所述自然氧化层是由于所述NiSi层上表面裸露在空气中，被空气氧化形成的。
6.根据权利要求1所述的接触孔形成方法，其特征在于，步骤四中采用湿法清洗工艺清洗所述衬底以去除所述接触孔中的刻蚀物。
7.根据权利要求1所述的接触孔形成方法，其特征在于，步骤五和步骤六中的所述等离子体为含有Ar的等离子体。
8.根据权利要求1所述的接触孔形成方法，其特征在于，步骤七中通过溅射沉积所述TiN薄层。
9.根据权利要求1所述的接触孔形成方法，其特征在于，该方法还包括步骤八：在所述接触孔中填充金属钨。
10.一种采用权利要求1至9中任一项接触孔形成方法形成的接触孔，其特征在于，包括：
衬底，位于所述衬底上的NiSi层，位于所述NiSi层上的CESL层，位于所述CESL层上的ILD层；
位于所述ILD层上方的介质层；
形成在所述介质层和所述ILD层中具有圆角顶部的接触孔；
覆盖所述接触孔和所述介质层上表面的TiN薄层。
CN202111053105.XA 2021-09-08 2021-09-08 一种接触孔及其形成方法 Pending CN113948454A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111053105.XA CN113948454A (zh) 2021-09-08 2021-09-08 一种接触孔及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111053105.XA CN113948454A (zh) 2021-09-08 2021-09-08 一种接触孔及其形成方法

Publications (1)

Publication Number Publication Date
CN113948454A true CN113948454A (zh) 2022-01-18

Family

ID=79327890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111053105.XA Pending CN113948454A (zh) 2021-09-08 2021-09-08 一种接触孔及其形成方法

Country Status (1)

Country Link
CN (1) CN113948454A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334811A (zh) * 2022-03-14 2022-04-12 广州粤芯半导体技术有限公司 一种接触孔及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114334811A (zh) * 2022-03-14 2022-04-12 广州粤芯半导体技术有限公司 一种接触孔及其制作方法

Similar Documents

Publication Publication Date Title
US4902377A (en) Sloped contact etch process
US6204192B1 (en) Plasma cleaning process for openings formed in at least one low dielectric constant insulation layer over copper metallization in integrated circuit structures
US8614149B2 (en) Critical dimension reduction and roughness control
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
US20070284690A1 (en) Etch features with reduced line edge roughness
JP2001196455A (ja) 半導体素子の製造方法
US20100091424A1 (en) Method for reducing sidewall etch residue
CN113948454A (zh) 一种接触孔及其形成方法
US8143109B2 (en) Method for fabricating damascene interconnect structure having air gaps between metal lines
US7709949B2 (en) Densely packed metal segments patterned in a semiconductor die
JP2004080045A (ja) マスクを利用した金属膜エッチング方法、半導体素子の配線形成方法、金属膜エッチング方法及びエッチングガス
US6531382B1 (en) Use of a capping layer to reduce particle evolution during sputter pre-clean procedures
US6995087B2 (en) Integrated circuit with simultaneous fabrication of dual damascene via and trench
US6303489B1 (en) Spacer - defined dual damascene process method
JP4039504B2 (ja) 半導体装置の製造方法
JPH10189537A (ja) ドライエッチング方法
US7196002B2 (en) Method of making dual damascene with via etch through
US20180331044A1 (en) Semiconductor device and fabrication method thereof
US11410852B2 (en) Protective layers and methods of formation during plasma etching processes
JP2009032872A (ja) 半導体装置の製造方法
US6579792B2 (en) Method of manufacturing a semiconductor device
JP4948278B2 (ja) 半導体装置の製造方法
JP2002158213A (ja) 半導体装置の製造方法
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
JP2001284327A (ja) ドライエッチング方法、半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination