CN102751237A - 金属互连结构的制作方法 - Google Patents
金属互连结构的制作方法 Download PDFInfo
- Publication number
- CN102751237A CN102751237A CN2012102289905A CN201210228990A CN102751237A CN 102751237 A CN102751237 A CN 102751237A CN 2012102289905 A CN2012102289905 A CN 2012102289905A CN 201210228990 A CN201210228990 A CN 201210228990A CN 102751237 A CN102751237 A CN 102751237A
- Authority
- CN
- China
- Prior art keywords
- metal
- manufacture method
- dielectric layer
- layer
- interconnect structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种金属互连结构的制作方法,包括:提供半导体衬底,所述半导体衬底上形成有第一介质层;在所述第一介质层内形成第一金属结构;在所述第一金属结构之间形成一条或多条间隙;在所述第一介质层上形成刻蚀阻挡层,所述刻蚀阻挡层覆盖所述间隙,形成空气间隔;在所述刻蚀阻挡层上形成第二介质层;在所述第二介质层内形成第二金属结构,所述第二金属结构与所述第一金属结构电连接。本发明在金属互连线之间形成空气间隔,解决了金属互连线的机械支撑不足的问题,并且实现带有空气间隔的金属互连结构的量产。
Description
技术领域
本发明涉及金属互连结构的制作方法,特别涉及具有空气间隔的互连结构的制作方法。
背景技术
随着集成电路特征尺寸的持续减小,金属互连结构的RC延迟效应对集成电路的性能影响越来越显著。为了减小金属互连结构引起的RC延迟效应,一方面采用电阻较低的金属(比如铜)来取代传统的铝来制作金属互连线,另一方面,采用低介电常数(Low-k)材料作为金属互连线之间的绝缘介质层,以降低金属互连线之间的寄生电容。
由于空气的理想介电常数接近于1,因此使用空气作为金属互连线之间的绝缘介质层,也是减小金属互连线之间寄生电容的有效手段之一。许多利用空气的低介电常数特性应用于集成电路制造的技术已经被公布,但是大部分不具有量产价值。因为采用现有技术制作金属互连线,需要在金属互连线之间形成大量的空气间隔,这使得金属互连线几乎被架空,金属互连线无法获得足够的机械支撑,容易造成金属互连线受到机械损坏。
因此,需要一种金属互连结构的制作方法,能够在满足金属互连线的机械支撑的情况下在金属互连线之间形成空气间隔,并且实现带有空气间隔金属互连结构的量产。
发明内容
本发明解决的问题是提供了一种金属互连结构的制作方法,在金属互连线之间形成空气间隔,解决了金属互连线的机械支撑不足的问题,并且实现带有空气间隔的金属互连结构的量产。
为解决上述问题,本发明提供一种金属互连结构的制作方法,包括:
提供半导体衬底,所述半导体衬底上形成有第一介质层;
在所述第一介质层内形成第一金属结构;
在所述第一金属结构之间形成一条或多条间隙;
在所述第一介质层上形成刻蚀阻挡层,所述刻蚀阻挡层覆盖所述间隙,形成空气间隔;
在所述刻蚀阻挡层上形成第二介质层;
在所述第二介质层内形成第二金属结构,所述第二金属结构与所述第一金属结构电连接。
可选地,还包括:在相邻的第二金属结构之间形成一条或多条空气间隔。
可选地,所述刻蚀阻挡层的材质为低K材质。
可选地,所述刻蚀阻挡层的材质为NDC、SiOCH中的一种或两者的组合。
可选地,所述第一介质层和第二介质层的材质为低K材质。
可选地,所述低K材质为NDC、SiOCH中的一种或两者的组合。
可选地,所述第一金属结构的制作方法包括:
利用刻蚀工艺,在所述第一介质层内形成沟槽;
在所述沟槽的侧壁和底部形成金属阻挡层;
在所述沟槽内第一金属互连线,所述第一金属互连线与所述阻挡金属层构成所述第一金属结构。
可选地,所述第一金属互连线采用电镀方法制作,其材质为铜。
可选地,所述金属阻挡层利用物理气相沉积或化学气相沉积工艺制作,其材质为TiN,Ti,TaN,Ta,WN,W中的一种或多种。
可选地,所述第二金属结构的制作方法包括:
采用双大马士革刻蚀工艺,在所述第二介质层内形成沟槽和与该沟槽对应的通孔;
在所述沟槽和通孔内依次形成阻挡金属层和第二金属互连线,所述第二金属互连线与阻挡金属层构成所述第二金属结构。
可选地,所述间隙的深宽比范围为20/1~2/1。
可选地,所述刻蚀阻挡层的厚度范围为300~10000埃。
与现有技术相比,本发明具有以下优点:
本发明在间隙上形成刻蚀阻挡层,该刻蚀阻挡层覆盖间隙形成空气间隔,金属互连结构形成于阻挡层上,该刻蚀阻挡层一方面能够在后续的工艺步骤中保护空气间隔,防止污染物进入空气间隔,另一方面,该刻蚀阻挡层能为金属互连结构提供机械支撑,从而能够实现带有空气间隔的金属互连结构的量产。
附图说明
图1是本发明的金属互连结构的制作方法流程示意图;
图2~图7是本发明一个实施例的金属互连结构的制作方法剖面结构示意图。
具体实施方式
发明人发现,现有技术形成的空气间隔无法向金属互连结构提供足够的机械支撑,无法实现金属互连结构的量产。
为解决上述问题,本发明提供一种金属互连结构的制作方法,请结合图2所示的本发明一个实施例的金属互连结构的制作方法流程示意图,所述方法包括:
步骤S1,提供半导体衬底,所述半导体衬底上形成有第一介质层;
步骤S2,在所述第一介质层内形成第一金属结构;
步骤S3,在所述第一金属结构之间形成一条或多条间隙;
步骤S4,在所述第一介质层上形成刻蚀阻挡层,所述刻蚀阻挡层覆盖所述间隙,形成空气间隔;
步骤S5,在所述刻蚀阻挡层上形成第二介质层;
步骤S6,在所述第二介质层内形成第二金属结构,所述第二金属结构与所述第一金属结构电连接。
下面结合具体的实施例对本发明的技术方案进行详细的说明。为了更好地说明本发明的技术方案,请结合图2~图7所示的本发明一个实施例的金属互连结构的制作方法剖面结构示意图。
首先,请参考图2,执行步骤S1,提供半导体衬底100,所述半导体衬底100上形成有第一介质层101。所述半导体衬底100的材质为半导体材质,例如硅、锗硅等。本实施例中,所述半导体衬底100的材质为硅。作为一个实施例,所述半导体衬底100上可以形成有器件,比如可以形成有晶体管等。作为一个实施例,所述第一介质层101的材质应选择具有低K材质。本实施例中,所述第一介质层101为SIOCH层。在本发明的又一实施例中,所述第一介质层101还可以为NDC层。在本方面的又一实施例中,所述第一介质层101还可以由NDC层和形成于NDC上方SiOCH层的构成。所述第一介质层101采用沉积工艺制作。作为一个实施例,所述第一介质层101的厚度范围为1000~10000埃。
然后,请继续结合图2,在所述第一介质层101内形成沟槽。作为一个实施例,所述沟槽的制作方法包括:
在所述第一介质层101上形成光刻胶层,所述光刻胶层可以利用旋涂工艺或喷涂工艺制作;
然后采用曝光、显影等工艺,图形化所述光刻胶层,在所述光刻胶层中形成沟槽开口,所述沟槽开口用于定义第一介质层101中将要形成的沟槽的形状、位置和尺寸;
然后以所述光刻胶层为掩膜,沿所述沟槽开口进行刻蚀工艺,在所述第一介质层101内形成沟槽,所述沟槽露出半导体衬底100,所述刻蚀工艺可以为干法刻蚀工艺或湿法刻蚀工艺;
接着,将光刻胶层从第一介质层101上去除。
然后,请参考图3,在所述第一介质层内形成金属阻挡层102,所述金属阻挡层102覆盖所述沟槽的侧壁和底部。所述金属阻挡层102的材质可以为TiN,Ti,TaN,Ta,WN,W中的一种或多种,所述金属阻挡层102可以利用物理气相沉积或化学气相沉积工艺制作。本实施例中,所述金属阻挡层102的材质为TiN,其利用物理气相沉积工艺制作。所述金属阻挡层102的厚度范围为30~300埃。在利用沉积工艺在第一介质层101以及沟槽中形成金属阻挡层102后,可以进行化学机械研磨工艺,将位于第一介质层101上的多余的金属阻挡层102去除,而仅保留位于沟槽内的金属阻挡层102。所述金属阻挡层102用于防止后续形成的第一金属互连线扩散至第一介质层101,以及减小第一金属互连线的接触电阻。在其他的实施例中,可以省略形成金属阻挡层102的步骤,直接在沟槽中形成第一金属阻挡层。
然后,继续参考图3,在所述沟槽内形成第一金属互连线103,所述第一金属互连线103与所述阻挡金属层102构成所述第一金属结构。所述第一金属互连线103的材质为低电阻率的导电金属。本实施例中,所述第一金属互连线103的材质为铜,所述第一金属互连线103可以采用电镀工艺制作。
所述第一金属互连线103用于将半导体衬底100内的器件与外部电连接以及器件之间的相互电连接。
然后,请参考图4,在所述第一介质层101上形成光刻胶层104。所述光刻胶层104中定义了间隙开口,所述间隙开口的位置与所述第一金属互连结构的位置对应。
接着,请参考图5,以所述光刻胶层104为掩膜,沿所述光刻胶层104的间隙开口进行刻蚀工艺,在所述第一介质层101内、第一金属结构之间形成间隙105。作为一个实施例,图中仅以3条间隙为例进行说明,但所述间隙105的数目可以为1条、2条甚至更多条,在此不应限制本发明的保护范围。由于在后续工艺步骤中,所述间隙105上将形成刻蚀阻挡层以将间隙封闭,为了防止刻蚀阻挡层落入间隙105从而将间隙105填满,所述间隙105应具有较大深宽比,本实施例中,所述间隙105的深宽比范围为20/1~2/1。
然后,请继续参考图5,形成覆盖所述间隙的刻蚀阻挡层106,将所述间隙封闭,形成空气间隔。所述刻蚀阻挡层106的材质为低K材质。本实施例中,所述低K材质为SiOCH、NDC或者两者的结合。本实施例中,所述刻蚀阻挡层106的材质为NDC。在其他的实施例中,所述刻蚀阻挡层106还可以由SiOCH层和NDC层共同构成。所述刻蚀阻挡层106一方面能够在后续的工艺步骤中保护空气间隙,防止污染物进入空气间隙,另一方面,该刻蚀阻挡层能为金属互连结构提供机械支撑,从而能够实现带有空气间隔的金属互连结构的量产。
为了金属结构提供足够的机械支撑,所述刻蚀阻挡层106的厚度范围应为(300A~10KA)。
接着,请参考图6,在所述刻蚀阻挡层106上形成第二介质层107。所述第二介质层107的材质为低K材质。本实施例中,所述第二介质层107的材质为SiOCH。所述第二介质层107采用化学气相沉积工艺制作,其厚度范围为(1000A~10KA)。
接着,请继续参考图6,采用双大马士革刻蚀工艺,在所述第二介质层107内形成沟槽和与该沟槽对应的通孔。所述沟槽和与该沟槽对应的通孔的位置与所述第一金属结构的位置对应。本实施例中,所述通孔露出下方的第一金属结构,通过在所述通孔中填充金属,将第一金属结构与沟槽中即将形成的第二互连结构的电连接。所述双大马士革刻蚀工艺与现有技术相同,作为本领域技术人员的公知技术,在此不作赘述。
接着,请参考图7,在所述沟槽和通孔内依次形成阻挡金属层108和第二金属互连线109,所述第二金属互连线08与阻挡金属层109构成所述第二金属结构,所述第二金属结构与所述第一金属结构电连接。作为一个实施例,所述阻挡金属层108的材质为TiN,其可以利用物理气相沉积、化学气相沉积或溅射工艺制作。所述阻挡金属层108的厚度范围为30~300埃。所述第二金属互连线的材质为铜,其可以利用电镀工艺制作。
作为一个实施例,在后续的工艺步骤中,在第二金属结构之间形成一条或多条空气间隔,所述空气间隔的制作方法参考第一金属结构之间的空气间隔的制作方法在,在此不作赘述。
综上,本发明在间隙上形成刻蚀阻挡层,该刻蚀阻挡层覆盖间隙形成空气间隔,金属互连结构形成于阻挡层上,该刻蚀阻挡层一方面能够在后续的工艺步骤中保护空气间隙,防止污染物进入空气间隙,另一方面,该刻蚀阻挡层能为金属互连结构提供机械支撑,从而能够实现带有空气间隔的金属互连结构的量产。
因此,上述较佳实施例仅为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (12)
1.一种金属互连结构的制作方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底上形成有第一介质层;
在所述第一介质层内形成第一金属结构;
在所述第一金属结构之间形成一条或多条间隙;
在所述第一介质层上形成刻蚀阻挡层,所述刻蚀阻挡层覆盖所述间隙,形成空气间隔;
在所述刻蚀阻挡层上形成第二介质层;
在所述第二介质层内形成第二金属结构,所述第二金属结构与所述第一金属结构电连接。
2.如权利要求1所述的金属互连结构的制作方法,其特征在于,还包括:在相邻的第二金属结构之间形成一条或多条空气间隔。
3.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述刻蚀阻挡层的材质为低K材质。
4.如权利要求3所述的金属互连结构的制作方法,其特征在于,所述刻蚀阻挡层的材质为NDC、SiOCH中的一种或两者的组合。
5.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述第一介质层和第二介质层的材质为低K材质。
6.如权利要求5所述的金属互连结构的制作方法,其特征在于,所述低K材质为NDC、SiOCH中的一种或两者的组合。
7.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述第一金属结构的制作方法包括:
利用刻蚀工艺,在所述第一介质层内形成沟槽;
在所述沟槽的侧壁和底部形成金属阻挡层;
在所述沟槽内第一金属互连线,所述第一金属互连线与所述阻挡金属层构成所述第一金属结构。
8.如权利要求7所述的金属互连结构的制作方法,其特征在于,所述第一金属互连线采用电镀方法制作,其材质为铜。
9.如权利要求8所述的金属互连结构的制作方法,其特征在于,所述金属阻挡层利用物理气相沉积或化学气相沉积工艺制作,其材质为TiN,Ti,TaN,Ta,WN,W中的一种或多种。
10.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述第二金属结构的制作方法包括:
采用双大马士革刻蚀工艺,在所述第二介质层内形成沟槽和与该沟槽对应的通孔;
在所述沟槽和通孔内依次形成阻挡金属层和第二金属互连线,所述第二金属互连线与阻挡金属层构成所述第二金属结构。
11.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述间隙的深宽比范围为20/1~2/1。
12.如权利要求1所述的金属互连结构的制作方法,其特征在于,所述刻蚀阻挡层的厚度范围为300~10000埃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102289905A CN102751237A (zh) | 2012-07-03 | 2012-07-03 | 金属互连结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012102289905A CN102751237A (zh) | 2012-07-03 | 2012-07-03 | 金属互连结构的制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102751237A true CN102751237A (zh) | 2012-10-24 |
Family
ID=47031303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012102289905A Pending CN102751237A (zh) | 2012-07-03 | 2012-07-03 | 金属互连结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102751237A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103050439A (zh) * | 2012-12-19 | 2013-04-17 | 上海宏力半导体制造有限公司 | 互连线结构及互连线结构的形成方法 |
CN103066014A (zh) * | 2012-11-06 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
WO2019091421A1 (en) * | 2017-11-09 | 2019-05-16 | Changxin Memory Technologies, Inc. | Interconnection structure of metal lines, method of fabricating the same and semiconductor device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211561B1 (en) * | 1998-11-16 | 2001-04-03 | Conexant Systems, Inc. | Interconnect structure and method employing air gaps between metal lines and between metal layers |
CN1649107A (zh) * | 2004-01-30 | 2005-08-03 | 国际商业机器公司 | 降低半导体器件中有效介电常数的器件和方法 |
CN101399222A (zh) * | 2007-09-24 | 2009-04-01 | 台湾积体电路制造股份有限公司 | 具有空气间隙的半导体元件的制造方法 |
US20100055898A1 (en) * | 2008-09-04 | 2010-03-04 | Shuo-Che Chang | Method for fabricating an integrated circuit |
CN101924094A (zh) * | 2009-04-24 | 2010-12-22 | 瑞萨电子株式会社 | 半导体器件和制造半导体器件的方法 |
CN102487038A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 铜互连结构及其形成方法 |
-
2012
- 2012-07-03 CN CN2012102289905A patent/CN102751237A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6211561B1 (en) * | 1998-11-16 | 2001-04-03 | Conexant Systems, Inc. | Interconnect structure and method employing air gaps between metal lines and between metal layers |
CN1649107A (zh) * | 2004-01-30 | 2005-08-03 | 国际商业机器公司 | 降低半导体器件中有效介电常数的器件和方法 |
CN101399222A (zh) * | 2007-09-24 | 2009-04-01 | 台湾积体电路制造股份有限公司 | 具有空气间隙的半导体元件的制造方法 |
US20100055898A1 (en) * | 2008-09-04 | 2010-03-04 | Shuo-Che Chang | Method for fabricating an integrated circuit |
CN101924094A (zh) * | 2009-04-24 | 2010-12-22 | 瑞萨电子株式会社 | 半导体器件和制造半导体器件的方法 |
CN102487038A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 铜互连结构及其形成方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103066014A (zh) * | 2012-11-06 | 2013-04-24 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
CN103066014B (zh) * | 2012-11-06 | 2017-11-07 | 上海集成电路研发中心有限公司 | 一种铜/空气隙的制备方法 |
CN103050439A (zh) * | 2012-12-19 | 2013-04-17 | 上海宏力半导体制造有限公司 | 互连线结构及互连线结构的形成方法 |
WO2019091421A1 (en) * | 2017-11-09 | 2019-05-16 | Changxin Memory Technologies, Inc. | Interconnection structure of metal lines, method of fabricating the same and semiconductor device |
US11183421B2 (en) | 2017-11-09 | 2021-11-23 | Changxin Memory Technologies, Inc. | Interconnection structure of metal lines, method of fabricating the same and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI579998B (zh) | 半導體裝置與其形成方法 | |
JP6548377B2 (ja) | 集積回路素子及びその製造方法 | |
US10665546B1 (en) | Semiconductor device and method to fabricate the semiconductor device | |
JP2009517884A (ja) | ダミービアの供給によりメタライゼーション層の密着性を向上させる技術 | |
JP2007142421A (ja) | 半導体素子及びこの製造方法 | |
JP2013529859A (ja) | 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。 | |
US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
CN102324400A (zh) | 铜互连结构的制作方法 | |
CN110858562B (zh) | 半导体元件制造方法及其制得的半导体元件 | |
TWI668728B (zh) | 用作互連之虛擬閘極及其製法 | |
CN102751237A (zh) | 金属互连结构的制作方法 | |
EP3953964A1 (en) | Semiconductor chip with stacked conductor lines and air gaps | |
JP4425707B2 (ja) | 半導体装置およびその製造方法 | |
CN104037118A (zh) | 一种半导体器件的制备方法 | |
US20220384241A1 (en) | Integrated circuit and method for manufacturing the same | |
CN102779781A (zh) | 金属结构的制作方法 | |
CN109494214B (zh) | 半导体装置的连接结构以及其制作方法 | |
CN102420105B (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
CN101640184A (zh) | 半导体器件及其制造方法 | |
US9455239B2 (en) | Integrated circuit chip and fabrication method | |
CN114203672A (zh) | 布线结构、其制造方法以及具有其的集成电路芯片 | |
CN102339791B (zh) | 一种半导体器件制作方法 | |
CN101877338B (zh) | 半导体封装及其制造方法 | |
CN104112701A (zh) | 半导体结构及其制造方法 | |
CN105097768A (zh) | 电容器结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20121024 |