CN101399222A - 具有空气间隙的半导体元件的制造方法 - Google Patents

具有空气间隙的半导体元件的制造方法 Download PDF

Info

Publication number
CN101399222A
CN101399222A CNA2008100852294A CN200810085229A CN101399222A CN 101399222 A CN101399222 A CN 101399222A CN A2008100852294 A CNA2008100852294 A CN A2008100852294A CN 200810085229 A CN200810085229 A CN 200810085229A CN 101399222 A CN101399222 A CN 101399222A
Authority
CN
China
Prior art keywords
air gap
layer
semiconductor element
manufacture method
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100852294A
Other languages
English (en)
Other versions
CN101399222B (zh
Inventor
陈宪伟
蔡豪益
郑心圃
刘豫文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101399222A publication Critical patent/CN101399222A/zh
Application granted granted Critical
Publication of CN101399222B publication Critical patent/CN101399222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有空气间隙的半导体元件的制造方法，该方法包括以下步骤，提供一牺牲层于一介电层上，且于其中形成多个开口，牺牲层是一毯覆层，且其转换成一可通过一蚀刻组成来蚀刻的材料，介电材料和后续形成的内连接材料则对此蚀刻组成具有蚀刻阻挡的特性。在沉积内连接材料后，提供一包括部分介电材料、转换材料的垂直部分和部分的内连接材料的平坦化表面。以上述蚀刻组成将转换材料移除，形成多个孔洞，于上述的结构上形成一盖层，产生空气间隙。另外，可于内连接结构和牺牲材料间形成一侧壁保护层，在本发明的实施例中，可于介电材料上形成一抗反射层，且抗反射层形成部分的平坦表面。

Description

具有空气间隙的半导体元件的制造方法
技术领域
本发明涉及一种半导体元件工艺，特别涉及一种半导体元件的内连接结构和减少内连接线间电容的方法。
背景技术
当半导体工业将工艺技术演进至90nm以下，相邻内连接线间的距离变得越来越小，半导体工艺以低介电材料取代例如氧化硅的层间介电层，以降低相邻内连接线的电容，然而，当工艺技术演进至32～45nm，电容的问题变得更加严重。公知用以降低内连接线间电容的方法包括将例如氟硅玻璃(FSG)、掺杂碳的氧化硅(Applied Material公司生产的Black Diamond)的低介电材料，或介电常数低于2.5的超低介电材料(extreme low-k，ELK)运用于层间介电层(ILD)或金属间介电层(IMD)。
低介电材料的机械应力较低，且在使用超低介电材料(ELK)时，会遇到许多可靠度的问题，尤以封装问题更为严重。超低介电材料薄膜的应力小于低介电材料薄膜的应力的50％，当低介电材料和超低介电材料一起使用时，晶片和封装基底间热匹配的不同，会使层间介电层材料产生破裂或脱层(delamination)的问题。此外，超低介电材料的成本相当高，在使用超低介电材料时，需用到相当复杂的工艺，例如封孔工艺、紫外光/电子束固化或类似的工艺，而这些工艺均会增加成本和单位产品的生产时间。超低介电材料的热传导率较低(约小于0.2W/m-c)，会妨碍热消散和产生电致迁移或其它热相关的可靠度问题，因此，根据上述，超低介电材料工艺有许多缺点。
美国专利公开号第2005/0074961号和第2005/0074960号揭示于半导体元件中制作出空气间隙(air gap)的方法，其利用空气的介电和绝缘特性。上述发明采用以下方法形成空气间隙：通过改变局部第一介电层的化学和/或机械特性，因此，至少部分的第一介电层被转换成可被第一蚀刻物蚀刻的型态。在上述发明中，介电材料的局部变化是通过包括含氧等离子体或含氟等离子体的非等向性蚀刻达成，或于另一环境进行氧化步骤达成，例如紫外光/臭氧处理或添加超临界二氧化碳作为氧化剂。在形成导线或保护层之后，通过第一蚀刻物形成空气间隙，空气间隙形成于双镶嵌结构中邻近沟槽或插塞的部位，可降低相邻内连接结构的电容，相当于使用超低介电材料的效果。
发明内容
根据上述问题，本发明提供一种减少内连接线电容的方法。
本发明提供一种具有空气间隙的半导体元件的制造方法，包括以下步骤：形成一半导体结构于一基底上，半导体结构于至少一材料层中包括多个开口，材料层对于一蚀刻物具有蚀刻抵抗特性。沉积一毯覆性薄膜于材料层上方，毯覆性薄膜沿着开口的侧壁包括垂直部分和水平部分。将毯覆性薄膜大体上全部转换为一转换材料，转换材料可为蚀刻物移除。移除毯覆性薄膜的水平部分。将一内连接材料填入开口中，内连接材料对于蚀刻物具有蚀刻抵抗特性，且提供一包括上表面的结构，上表面包括至少材料层、垂直部分和内连接材料的部分。
本发明提供一种具有空气间隙的半导体元件的制造方法，包括以下步骤：形成一半导体结构于一基底上，半导体结构包括一形成于一介电层上方的抗反射层的复合材料层，和多个开口，延伸穿过复合材料层，复合材料层对于一蚀刻物具有蚀刻抵抗特性。沉积一毯覆性薄膜于材料层上方且填入开口，毯覆性薄膜包括多个垂直部分和水平部分，垂直部分是沿着开口的侧壁。将毯覆性薄膜大体上全部转换为一可为蚀刻物移除的转换氧化材料。使用一非等向性蚀刻工艺移除水平部分，且大体上不对垂直部分造成损伤。将一内连接材料填入开口中，内连接材料对于蚀刻物具有蚀刻抵抗特性，且产生一包括一上表面的结构，上表面包括至少材料层、垂直部分和内连接材料的部分。以蚀刻物进行一蚀刻步骤，移除转换氧化材料的垂直部分，且产生多个孔洞。形成一盖层于孔洞的上方，以于孔洞中形成空气间隙。
附图说明
图1A～图1I显示本发明一实施例半导体元件制造方法的剖面图。
图2A～图2C显示本发明另一实施例半导体元件制造方法的剖面图。
图3A～图3H揭示本发明另一实施例半导体元件制造方法的剖面图。
其中，附图标记说明如下：
102～基底；    104～材料层；
106～结构层；  108～上表面；
110～顶层；    112～上表面；
114～开口；    116～侧壁；
118～牺牲层；  120～水平部分；
122～垂直部分；128～转换材料/转换层；
132～厚度；    134～下表面；
136～垂直部分；138～阻障层；
140～导电材料；142～内连接部分；
144～上层部分；150～平坦化的顶部表面；
152～平坦表面；154～阻障层的边缘；
156～转换材料的边缘；160～孔洞；
164～盖层；    166～空气间隙；
168～部分盖层材料；180～平坦的顶部表面；
184～孔洞；    186～空气间隙；
196～空气间隙；198～部分盖层；
200～开口；    202～侧壁；
204～保护层；  206～垂直部分；
210～平坦顶部表面；212～上边缘；
216～孔洞。
具体实施方式
以下详细讨论本发明较佳实施例，然而，根据本发明的概念，其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用以揭示本发明制造和使用的特定方法，并不用以限定本发明。
图1A显示一基底102和形成于其上的材料层104，基底102和材料层104间设置一层106，其在本发明一实施例中可用作蚀刻阻挡层，或于另一实施例用作其它各种型态的薄膜层。顶层110形成于材料层104的上表面108的上方，顶层110包括上表面112且可用作抗反射层，或顶层110可以是SiON、SiC或其它包含CH3基团的适合材料。材料层104可以是一介电薄膜且材料层104可进一步为k值介于2.9-2.5的低介电材料层，基底102可以为半导体技术使用的任何基底，例如硅。
之后，如图1B所示，以一般的方法形成开口114，开口114延伸穿过顶层110、材料层104和层106，且开口114的周围包括侧壁116。在一实施例中，开口114能以插塞或沟槽表示，且可以是彼此平行的沟槽。
请参照图1C，形成一牺牲层118于图1B所示的结构上方，牺牲层118包括形成于开口114底部和顶层110上表面112上方的水平部分120，以毯覆性的方式形成牺牲层118，且其也包括沿着开口114侧壁116的垂直部分122。牺牲层118可以是SiOC、SiC、FSG、Applied Material公司生产的BlackDiamond或其它包含CH3基团的适合材料，牺牲层118也可以是k值介于2.9-2.5的低介电材料层。
接着如图1D所示，将图1C的牺牲层118上转换成一转换层128。在一实施例中，可进行一例如灰化(ashing)的氧化工艺，以形成转换层128。本实施例调整灰化条件，完全氧化牺牲层118，产生可使用蚀刻物移除的转换材料128，且蚀刻物不攻击材料层104或顶层110。本实施例也可根据使用的内连接材料，选择转换工艺和氧化的程度，以使转换后，转换材料128可以被蚀刻物移除，而蚀刻物不移除其它暴露的材料，例如材料层104、顶层110和后续形成的内连接材料。本实施例调整工艺条件，使用氧化等离子体工艺，大体完全转换薄膜，灰化的条件取决于机台和设定的程式，在一实施例中，工艺的条件如下：工艺时间约为30秒～2分钟，沉积室的压力约为10～30毫托(millitor)，上RF功率约为500～1500瓦，下RF功率约为100～300瓦，氧气的流量约为200～400sccm。本实施例可采用其它工艺条件，将牺牲层118完全转换为转换材料128。
图1E显示以非等向性蚀刻工艺，将图1D结构的转换材料128的水平部分移除，非等向性蚀刻工艺是选择性的只移除转换材料的水平部分，本发明实施例可使用各种适合的非等向性蚀刻工艺。在蚀刻工艺后，顶层110的上表面112和开口114的下表面134暴露，仅大体上保留转换材料的垂直部分136。在一实施例中，转换材料的垂直部分136的厚度约为30埃～60埃，在其它实施例中，转换材料128的垂直部分136的厚度132可依元件的尺寸采用其它厚度。
图1F显示于图1E形成阻障层138和导电材料140的结构，阻障层138和导电材料140一起填入开口114，阻障层138可以由任何适合的材料组成，例如Ta、TaN、TiN或其它适合的材料，本发明另一实施例可不使用阻障层。导电材料140可通过电镀或电化学电镀(electrochemical plating，ECP)形成，或本实施例另可使用其它适合形成导电材料的方法。导电材料140可以是铜或其它适合的材料。导电材料140包括内连接部分142和形成于材料层104和顶层110上方的上层部分144，本发明另一实施例可使用其它材料层完成内连接结构。
接着，对图1F的结构进行例如化学机械研磨的平坦化工艺，形成图1G所示的结构。平坦化工艺移除导电材料140的上层部分144和阻障层138与材料层104上的顶层110，形成平坦化的顶部表面150，其包括材料层104的上表面108、导电材料140的内连接部分142的平坦表面152、阻障层138的边缘154和转换材料的垂直部分136的边缘156。在剖面图中，内连接部分142可显示为相邻且平行的内连接线，内连接线沿出纸面方向延伸。
图1H显示于图1G进行选择性蚀刻工艺，选择性移除转换部分128的结构，其形成孔洞160，而大体上保留其余的部分。本实施例可配合以下材料选择蚀刻物：欲蚀刻的转换材料128和阻障层138、导电材料140和用来作为蚀刻掩模的材料层104，蚀刻物可包括HF和其它的成份，例如CH3COOH和/或NH4F以产生以下的蚀刻选择：转换材料的垂直部分136(图1G)的蚀刻速率较阻障层138、导电材料140和材料层104的蚀刻速率快100倍，选择性蚀刻工艺可以是浸泡HF的湿式工艺。
之后，形成一盖层164于图1H所示的结构上方，以形成图1I所示的空气间隙(air gap)。盖层164形成于平坦表面150的上方，但控制沉积条件，使盖层164不完全填满图1H的孔洞160，形成空气间隙166，其中部分盖层材料168可沉积入孔洞160中。在一范例中，空气间隙166的宽度约为110～170埃，但本发明其它的范例可依孔洞160的宽度和沉积形成盖层164的条件形成不同宽度的空气间隙166，其宽度范围可为数埃至数百埃。在一实施例中，盖层164可以是SiC或其它类似的材料或介电材料组成。在一实施例中，可使用填洞能力较差的等离子体辅助化学气相沉积法(plasmaenhanced chemical vapor deposition，PECVD)形成盖层164，但本发明其它实施例可使用其它工艺。本实施例可调整工艺条件，使具有高宽高比(约1:5～1:10)的孔洞不会被沉积工艺完全填满，形成空气间隙166。本实施例另可对图1I的结构进行各半导体工艺，形成各半导体元件，相邻导电内连接结构(填入部分142)的电容可因空气间隙166的形成而减小，空气间隙166沿着导电内连接结构的侧壁延伸，且位于相邻的导电内连接结构间。
图2A～图2C揭示本发明另一实施例，图2A揭示对图1F使用平坦化工艺进行平坦化后的结构，平坦化工艺停止于顶层110，且图2A的结构不同于图1G的结构，在图1G的结构中，平坦化工艺移除顶层110，而在图2A中，至少部分的顶层110未被移除。请参照图2A，平坦的顶部表面180包括顶层110的上表面112、导电材料140的内连接部分142的平坦表面152、阻障层138的边缘154和转换材料128的边缘156，换句话说，材料层104并未暴露。接着对图2A的结构进行选择性蚀刻工艺，仅大致上选择性的移除转换材料128，且如图2B的结构，形成孔洞184。
接着，请参照图2C，于图2B所示的结构上方形成盖层164，产生包括空气间隙186的结构。
图3A～图3H揭示本发明又另一实施例，为简洁，本说明书中相似的元件使用相同的标号，且图3A～图3H中与图1A～图1I类似的工艺条件不详细描述，仅描述本实施例额外的部分。
请参照图3A，开口200是一双镶嵌开口，其包括交错的侧壁202，但本发明其它实施例可采用其它开口。图3B显示于上表面112和镶嵌开口200的上方形成牺牲层118，牺牲层118包括多重的水平部分120和垂直部分122。
请参照图3C，将牺牲层118转换成转换材料128，其包括垂直部分136。
请参照图3D，形成一保护层204于图3C的结构上方，保护层204包括垂直部分206，且大致上为一低介电常数材料，例如介电常数为2.5～5.5。在一实施例中，保护层204的宽度约为50～200埃，但本发明其它实施例保护层可采用其它宽度。保护层204以具有高杨氏系数和低介电常数较佳，高杨氏系数可增加电致迁移可靠度，但此两特征互相抵触。在本发明的各实施例中，保护层为SiC、FSG、SiO2、SiON、  SiOC、Applied Material公司所生产的Black Diamond或其它适合的材料，保护层204是用来作为移除转换材料128的蚀刻阻挡，以形成孔洞。
图3E显示以非等向性蚀刻工艺选择性移除保护层204和转换材料128的水平部分后的图3D的结构，此时侧壁202上形成有保护层204的垂直部分206和转换材料128的垂直部分136。
请参照图3F，进行一化学机械平坦化或其它平坦化工艺以形成一平坦的表面210，其包括材料层104的上表面108、保护层204垂直部分206的上边缘212、导电材料140的内连接部分142的平坦表面152、阻障层138的平坦边缘154和转换材料128的垂直部分136的平坦边缘156。在另一实施例中，平坦化工艺终止在材料层适当位置上方顶层110的部分厚度。
请参照图3G，使用蚀刻物选择性蚀刻转换材料128形成孔洞216，但蚀刻物不对保护层204的垂直部分206或其它材料产生蚀刻。请参照图3H，形成一盖层164，盖层164形成于平坦顶部表面210上方，以提供空气间隙196(孔洞216中会保留部分盖层198)。空气间隙196和内连接结构相邻，且沿着连接结构延伸，内连接结构由导电材料140的内连接部分142形成。
以上实施例仅描述本发明的准则，熟悉此技术领域的技术人员可根据本发明准则想出其它应用。另外，上述的用语仅用来描述本发明的实施例，并不用来限定本发明，再者，本发明不限定于上述的结构，现行或将来开发出的结构，只要功能上相同且符合本发明的准则，均可为本发明所包括。
在说明书中，有关“上”、  “下”、  “水平”、  “垂直”、  “之下”、“之下”等叙述，仅用来讨论附图，并不用来限定本发明的方向或方位。
以上提供的实施例用以描述本发明不同的技术特征，但根据本发明的概念，其可包括或运用于更广泛的技术范围。须注意的是，实施例仅用以揭示本发明工艺、装置、组成、制造和使用的特定方法，并不用以限定本发明，任何熟悉此技一，在不脱离本发明的精神和范围内，应当可作些许的变动与润饰。因此，本发明的保护范围，应当视后附的权利要求书所限定的范围为准。

Claims (20)

1.一种具有空气间隙的半导体元件的制造方法，包括：
形成一半导体结构于一基底上，该半导体结构于至少一材料层中包括多个开口，该材料层对于一蚀刻物具有蚀刻抵抗特性；
沉积一毯覆性薄膜于该材料层上方，该毯覆性薄膜沿着所述开口的侧壁包括垂直部分和水平部分；
将该毯覆性薄膜大体上全部转换为一转换材料，该转换材料可为该蚀刻物移除；
移除所述毯覆性薄膜的水平部分；及
将一内连接材料填入所述开口中，该内连接材料对于该蚀刻物具有蚀刻抵抗特性，且提供一包括上表面的结构，该上表面包括至少该材料层、所述垂直部分和该内连接材料的部分。
2.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中所述水平部分位于该材料层上方，且沿着所述开口的底部部分设置，移除所述水平部分的步骤包括非等向性蚀刻所述水平部分，而大体上不对所述垂直部分造成损伤。
3.如权利要求1所述的具有空气间隙的半导体元件的制造方法，在该提供该半导体结构的步骤后，还包括以该蚀刻物选择性移除该转换材料的垂直部分，以形成多个孔洞。
4.如权利要求3所述的具有空气间隙的半导体元件的制造方法，在该蚀刻步骤后，还包括形成一盖层于该上表面和所述孔洞上方，以于所述孔洞中形成空气间隙。
5.如权利要求4所述的具有空气间隙的半导体元件的制造方法，其中所述开口包括平行的沟槽，该内连接材料于所述沟槽中形成导电内连接线和空气间隙，所述空气间隙平行所述沟槽，且位于所述沟槽间。
6.如权利要求1所述的具有空气间隙的半导体元件的制造方法，在该提供半导体结构的步骤后，还包括以该蚀刻物选择性移除该转换材料的垂直部分，以形成多个孔洞，形成一盖层于该上表面和所述孔洞上方，以于所述孔洞中形成空气间隙，其中所述开口包括多个平行的沟槽，该内连接材料于所述沟槽中形成导电内连线，且所述空气间隙位于所述沟槽间。
7.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该填入所述开口的步骤包括：沉积该内连接材料，填入所述开口和该材料层上方，该提供的步骤包括以一化学机械研磨法形成该上表面，且该上表面是平坦的。
8.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该内连接材料包括一阻障层和铜。
9.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该毯覆性薄膜包括SiC，且该转换步骤包括对该毯覆性薄膜进行灰化，以氧化该毯覆性薄膜。
10.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该毯覆性薄膜为SiOC、SiC、FSG、Applied Material公司生产的BlackDiamond或包含CH3基团的材料。
11.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该转换步骤包括将该毯覆性薄膜转换成氧化物。
12.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中所述开口为双镶嵌开口。
13.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该材料层为一低介电材料层。
14.如权利要求1所述的具有空气间隙的半导体元件的制造方法，在该移除步骤前，还包括沿着至少一垂直部分形成一侧壁保护层，其中该上表面包括至少该侧壁保护层的一部分。
15.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该半导体结构包括至少一进阶材料层，该进阶材料层是位于该材料层上的抗反射层，且该进阶材料层对于该蚀刻物有蚀刻抵抗特性，一蚀刻停止层位于该材料层下，所述开口穿过该进阶材料层。
16.如权利要求1所述的具有空气间隙的半导体元件的制造方法，还包括一抗反射层，形成于该材料层上方，其中：
该材料层包括一介电层；
所述开口延伸穿过该抗反射层；
该毯覆性薄膜沉积于该抗反射层上方；
该抗反射层对于该蚀刻物有蚀刻抵抗特性；及
该填入和提供的步骤包括沉积该内连接材料于该抗反射层上方，从该材料层上方移除部分该内连接材料，且移除该抗反射层。
17.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该材料层是一包括位于一介电层上方的抗反射层的复合层。
18.如权利要求1所述的具有空气间隙的半导体元件的制造方法，其中该上表面是平坦的表面，且包括所述垂直部分的顶部边缘。
19.一种具有空气间隙的半导体元件的制造方法，包括：
形成一半导体结构于一基底上，该半导体结构包括一形成于一介电层上方的抗反射层的复合材料层，和多个开口，延伸穿过至少该复合材料层，该复合材料层对于一蚀刻物具有蚀刻抵抗特性；
沉积一毯覆性薄膜于该材料层上方，且填入所述开口，该毯覆性薄膜包括多个垂直部分和水平部分，所述垂直部分沿着所述开口的侧壁；
将该毯覆性薄膜大体上全部转换为一可为该蚀刻物移除的转换氧化材料；
使用一非等向性蚀刻工艺移除所述水平部分，且大体上不对所述垂直部分造成损伤；
将一内连接材料填入所述开口中，该内连接材料对于该蚀刻物具有蚀刻抵抗特性，且产生一包括一上表面的结构，该上表面包括至少该材料层、所述垂直部分和该内连接材料的部分。
以该蚀刻物进行一蚀刻步骤，以移除该转换氧化材料的垂直部分，且产生多个孔洞；及
形成一盖层于该盖层和所述孔洞的上方，以于所述孔洞中形成空气间隙。
20.如权利要求19所述的具有空气间隙的半导体元件的制造方法，其中所述开口包括平行的双镶嵌沟槽，该内连接材料包括一阻障层和导电材料，该填入步骤还包括形成该内连接材料于复合材料层上方，该产生的步骤包括平坦化以从该复合材料层上方移除部分该内连接材料，该上表面包括部分该阻障层和该导电材料。
CN2008100852294A 2007-09-24 2008-03-10 具有空气间隙的半导体元件的制造方法 Active CN101399222B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/860,122 2007-09-24
US11/860,122 US20090081862A1 (en) 2007-09-24 2007-09-24 Air gap structure design for advanced integrated circuit technology

Publications (2)

Publication Number Publication Date
CN101399222A true CN101399222A (zh) 2009-04-01
CN101399222B CN101399222B (zh) 2010-09-15

Family

ID=40472124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100852294A Active CN101399222B (zh) 2007-09-24 2008-03-10 具有空气间隙的半导体元件的制造方法

Country Status (2)

Country Link
US (1) US20090081862A1 (zh)
CN (1) CN101399222B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751237A (zh) * 2012-07-03 2012-10-24 上海华力微电子有限公司 金属互连结构的制作方法
CN102779781A (zh) * 2012-07-27 2012-11-14 上海华力微电子有限公司 金属结构的制作方法
CN103117244A (zh) * 2011-11-16 2013-05-22 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN103227101A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103245612A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 生物传感结构及其形成方法
CN103288043A (zh) * 2012-03-05 2013-09-11 台湾积体电路制造股份有限公司 高纵横比mems器件及其形成方法
CN103390560A (zh) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 半导体器件的形成方法和半导体器件
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
CN104167388A (zh) * 2014-08-27 2014-11-26 上海集成电路研发中心有限公司 一种后道互连工艺中空气隙的形成方法
CN106941091A (zh) * 2016-01-05 2017-07-11 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
CN106960844A (zh) * 2016-01-11 2017-07-18 联华电子股份有限公司 半导体元件及其制作方法
CN110060955A (zh) * 2018-01-18 2019-07-26 联华电子股份有限公司 半导体元件及其制作方法
TWI786986B (zh) * 2021-12-10 2022-12-11 力晶積成電子製造股份有限公司 內連線結構的製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300652A (ja) * 2007-05-31 2008-12-11 Toshiba Corp 半導体装置の製造方法
SG156550A1 (en) * 2008-05-06 2009-11-26 Gautham Viswanadam Wafer level integration module with interconnects
US8329573B2 (en) * 2008-05-06 2012-12-11 Gautham Viswanadam Wafer level integration module having controlled resistivity interconnects
US9059262B2 (en) * 2011-02-24 2015-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including conductive structures through a substrate and methods of making the same
US8652962B2 (en) 2012-06-19 2014-02-18 Taiwan Semiconductor Manufacturing Co., Ltd. Etch damage and ESL free dual damascene metal interconnect
US9214429B2 (en) 2013-12-05 2015-12-15 Stmicroelectronics, Inc. Trench interconnect having reduced fringe capacitance
US20150162277A1 (en) * 2013-12-05 2015-06-11 International Business Machines Corporation Advanced interconnect with air gap
US9455178B2 (en) 2014-03-14 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US9401305B2 (en) * 2014-11-05 2016-07-26 Sandisk Technologies Llc Air gaps structures for damascene metal patterning
US9496169B2 (en) 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof
CN106033741B (zh) * 2015-03-20 2020-09-15 联华电子股份有限公司 金属内连线结构及其制作方法
CN105280550B (zh) * 2015-10-12 2018-06-22 上海集成电路研发中心有限公司 后道互连中实现空气隙的方法
US9570389B1 (en) * 2015-10-27 2017-02-14 International Business Machines Corporation Interconnect structure
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
US9922940B2 (en) * 2016-02-22 2018-03-20 Toshiba Memory Corporation Semiconductor device including air gaps between interconnects and method of manufacturing the same
US9824982B1 (en) 2016-08-09 2017-11-21 International Business Machines Corporation Structure and fabrication method for enhanced mechanical strength crack stop
KR102557400B1 (ko) 2018-01-17 2023-07-20 삼성전자주식회사 반도체 장치
CN108550564B (zh) * 2018-06-12 2024-06-07 长江存储科技有限责任公司 形成导电互连结构的方法、导电互连结构以及三维存储器
CN110858578B (zh) * 2018-08-23 2021-07-13 联华电子股份有限公司 管芯封环及其制造方法
US11937514B2 (en) * 2021-05-06 2024-03-19 International Business Machines Corporation High-density memory devices using oxide gap fill

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US6004883A (en) * 1998-10-23 1999-12-21 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene patterned conductor layer formation method without etch stop layer
US6268261B1 (en) * 1998-11-03 2001-07-31 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines and process for manufacture
DE10140754A1 (de) * 2001-08-20 2003-03-27 Infineon Technologies Ag Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
US6660661B1 (en) * 2002-06-26 2003-12-09 Cypress Semiconductor Corporation Integrated circuit with improved RC delay
US6903002B1 (en) * 2002-09-11 2005-06-07 Cypress Semiconductor Corporation Low-k dielectric layer with air gaps
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US6946384B2 (en) * 2003-06-06 2005-09-20 Intel Corporation Stacked device underfill and a method of fabrication
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
EP1521301A1 (en) * 2003-09-30 2005-04-06 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Method of formation of airgaps around interconnecting line
US7094689B2 (en) * 2004-07-20 2006-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Air gap interconnect structure and method thereof
US7994046B2 (en) * 2006-01-27 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a dielectric layer with an air gap, and a structure including the dielectric layer with the air gap
US20070218677A1 (en) * 2006-03-15 2007-09-20 Manfred Engelhardt Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117244B (zh) * 2011-11-16 2015-04-01 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN103117244A (zh) * 2011-11-16 2013-05-22 中芯国际集成电路制造(上海)有限公司 Ic内连线和层间介质层之间的空气间隔形成方法
CN103227101B (zh) * 2012-01-31 2016-08-03 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103227101A (zh) * 2012-01-31 2013-07-31 台湾积体电路制造股份有限公司 半导体器件及其制造方法
CN103245612A (zh) * 2012-02-13 2013-08-14 台湾积体电路制造股份有限公司 生物传感结构及其形成方法
CN103245612B (zh) * 2012-02-13 2015-07-22 台湾积体电路制造股份有限公司 生物传感结构及其形成方法
CN103288043A (zh) * 2012-03-05 2013-09-11 台湾积体电路制造股份有限公司 高纵横比mems器件及其形成方法
CN103288043B (zh) * 2012-03-05 2015-12-16 台湾积体电路制造股份有限公司 高纵横比mems器件及其形成方法
CN102751237A (zh) * 2012-07-03 2012-10-24 上海华力微电子有限公司 金属互连结构的制作方法
CN102779781A (zh) * 2012-07-27 2012-11-14 上海华力微电子有限公司 金属结构的制作方法
CN103390560A (zh) * 2013-07-25 2013-11-13 上海宏力半导体制造有限公司 半导体器件的形成方法和半导体器件
CN103390560B (zh) * 2013-07-25 2016-05-04 上海华虹宏力半导体制造有限公司 半导体器件的形成方法和半导体器件
CN103633021B (zh) * 2013-12-02 2015-12-30 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
CN103633021A (zh) * 2013-12-02 2014-03-12 上海华力微电子有限公司 一种制备空气间隙铜互连结构的方法
CN104167388B (zh) * 2014-08-27 2018-08-10 上海集成电路研发中心有限公司 一种后道互连工艺中空气隙的形成方法
CN104167388A (zh) * 2014-08-27 2014-11-26 上海集成电路研发中心有限公司 一种后道互连工艺中空气隙的形成方法
CN106941091A (zh) * 2016-01-05 2017-07-11 联华电子股份有限公司 内连线结构、内连线布局结构及其制作方法
US10847412B2 (en) 2016-01-05 2020-11-24 United Microelectronics Corp. Interconnect structure, interconnect layout structure, and manufacturing method thereof
CN106960844A (zh) * 2016-01-11 2017-07-18 联华电子股份有限公司 半导体元件及其制作方法
CN106960844B (zh) * 2016-01-11 2021-05-18 联华电子股份有限公司 半导体元件及其制作方法
CN110060955A (zh) * 2018-01-18 2019-07-26 联华电子股份有限公司 半导体元件及其制作方法
CN110060955B (zh) * 2018-01-18 2021-11-30 联华电子股份有限公司 半导体元件及其制作方法
TWI786986B (zh) * 2021-12-10 2022-12-11 力晶積成電子製造股份有限公司 內連線結構的製造方法

Also Published As

Publication number Publication date
CN101399222B (zh) 2010-09-15
US20090081862A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
CN101399222B (zh) 具有空气间隙的半导体元件的制造方法
CN100576494C (zh) 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法
US10546743B2 (en) Advanced interconnect with air gap
JP4006376B2 (ja) 相互接続構造の製造方法およびその構造
CN100444329C (zh) 镶嵌结构与其形成方法
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
CN100501969C (zh) 形成互连结构和半导体器件的方法
KR100530306B1 (ko) 전자 구조
EP1356509B1 (en) Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures
US7754601B2 (en) Semiconductor interconnect air gap formation process
US6806203B2 (en) Method of forming a dual damascene structure using an amorphous silicon hard mask
US10978389B2 (en) Semiconductor device and manufacturing method thereof
US8709942B2 (en) Methods for fabricating semiconductor devices
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
US20060151887A1 (en) Interconnection structure having double diffusion barrier layer and method of fabricating the same
US9595465B2 (en) Vias and methods of formation thereof
US20080153252A1 (en) Method And Apparatus For Providing Void Structures
KR20100122701A (ko) 반도체 소자의 제조방법
CN101490825A (zh) 具有电介质气隙的互连结构
US20050233572A1 (en) Dual damascene structure formed of low-k dielectric materials
CN103811414B (zh) 铜蚀刻集成方法
US20060024958A1 (en) HSQ/SOG dry strip process
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
TW200416947A (en) Method for fabrication of in-laid metal interconnects
WO2004010495A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant