CN100501969C - 形成互连结构和半导体器件的方法 - Google Patents
形成互连结构和半导体器件的方法 Download PDFInfo
- Publication number
- CN100501969C CN100501969C CNB2005101294234A CN200510129423A CN100501969C CN 100501969 C CN100501969 C CN 100501969C CN B2005101294234 A CNB2005101294234 A CN B2005101294234A CN 200510129423 A CN200510129423 A CN 200510129423A CN 100501969 C CN100501969 C CN 100501969C
- Authority
- CN
- China
- Prior art keywords
- layer
- expendable material
- expendable
- sill
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 134
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 239000000463 material Substances 0.000 claims abstract description 375
- 239000010410 layer Substances 0.000 claims abstract description 248
- 239000003361 porogen Substances 0.000 claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims abstract description 25
- 230000009977 dual effect Effects 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims description 86
- 230000008569 process Effects 0.000 claims description 52
- 238000005516 engineering process Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 20
- 238000010438 heat treatment Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 12
- 239000011248 coating agent Substances 0.000 claims description 12
- 238000000576 coating method Methods 0.000 claims description 12
- 229910010272 inorganic material Inorganic materials 0.000 claims description 12
- 239000011147 inorganic material Substances 0.000 claims description 12
- 238000009835 boiling Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 239000011368 organic material Substances 0.000 claims description 10
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 8
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 7
- QYKIQEUNHZKYBP-UHFFFAOYSA-N Vinyl ether Chemical compound C=COC=C QYKIQEUNHZKYBP-UHFFFAOYSA-N 0.000 claims description 6
- -1 poly (arylene ether Chemical compound 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- CERQOIWHTDAKMF-UHFFFAOYSA-M Methacrylate Chemical compound CC(=C)C([O-])=O CERQOIWHTDAKMF-UHFFFAOYSA-M 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 229910052582 BN Inorganic materials 0.000 claims description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 239000011148 porous material Substances 0.000 abstract description 49
- 239000003795 chemical substances by application Substances 0.000 abstract description 27
- 238000011049 filling Methods 0.000 abstract description 17
- 239000011159 matrix material Substances 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 22
- 239000002184 metal Substances 0.000 description 22
- 239000010949 copper Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000004380 ashing Methods 0.000 description 7
- 238000005979 thermal decomposition reaction Methods 0.000 description 6
- 230000008602 contraction Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 125000000962 organic group Chemical group 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 208000037656 Respiratory Sounds Diseases 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 150000007529 inorganic bases Chemical class 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 150000007530 organic bases Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BGHCVCJVXZWKCC-UHFFFAOYSA-N tetradecane Chemical compound CCCCCCCCCCCCCC BGHCVCJVXZWKCC-UHFFFAOYSA-N 0.000 description 2
- KAJRUHJCBCZULP-UHFFFAOYSA-N 1-cyclohepta-1,3-dien-1-ylcyclohepta-1,3-diene Chemical compound C1CCC=CC=C1C1=CC=CCCC1 KAJRUHJCBCZULP-UHFFFAOYSA-N 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 241000446313 Lamella Species 0.000 description 1
- 208000034189 Sclerosis Diseases 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 150000001388 alpha-terpinene derivatives Chemical class 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000001273 butane Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 1
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000004227 thermal cracking Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229960000834 vinyl ether Drugs 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种双金属镶嵌互连结构的方法和半导体器件的方法。在形成双金属镶嵌互连结构的方法中，使用了一种含生孔剂(气孔形成剂)的牺牲材料来填充层间介电层中的通孔，从而可以将牺牲材料转变为可以容易地从通孔去除而不损伤或去除层间介电层的多孔牺牲材料。
Description
技术领域
本发明总体涉及一种制造双金属镶嵌互连结构的方法，且具体而言涉及这样一种双金属镶嵌方法，其中使用包含生孔剂(porogen)(气孔形成剂)的牺牲材料用于填充层间介电层中的通孔使得可以将牺牲材料转变为多孔材料，其可以容易地从通孔去除而不损伤或去除层间介电层。
背景技术
由于允许集成电路根据更小设计规则(DR)来被设计的半导体制造领域中继续的技术创新，所以半导体器件变得更加高度集成。通常，使用多层金属互连结构来设计高度集成的电路，在多层金属互连结构中由集成电路的不同的金属层形成布线/互连。一般，多层金属互连线由具有低电阻率和高可靠性的金属材料形成，比如铜(Cu)，来产生改善的性能。但是，使用常规的光刻/蚀刻技术，铜难于构图，特别当根据较小设计规则来形成铜引线时更是如此。因此，开发了双金属镶嵌(dual damascene)方法来使得能够形成高度集成的铜金属互连结构。
一般，双金属镶嵌方法被用于形成上金属线，其用导电通孔被电连接到下金属线。例如，常规双金属镶嵌方法一般包括工艺步骤为：在半导体衬底上在下金属线上方形成层间介电(ILD)层；在ILD层中蚀刻通孔，所述通孔对准下金属线的预定的区域；用牺牲材料填充通孔且在ILD层中形成沟槽区，其对准被填充的通孔。如本领域所公知的，通孔填充牺牲材料的使用允许在ILD层中形成具有出色蚀刻轮廓(etching profile)的沟槽和通孔接触区域。另外，牺牲通孔填充材料保护下金属线和接触通孔中的ILD层的侧壁表面免受沟槽形成期间由于蚀刻气氛和/或由于用于去除光致抗蚀剂材料的随后的灰化或清洁步骤引起的损伤和污染。
在ILD层中形成沟槽区之后，使用选择来提供相对于ILD层的介电材料的牺牲材料的高蚀刻选择性的蚀刻化学物质，蚀刻掉保留在通孔中的牺牲材料。其后，通过用导电材料(比如铜)填充ILD层中的通孔和沟槽区来形成上金属线和通孔接触。
虽然双金属镶嵌方法允许形成产生改善的性能的金属互连结构，这样的方法在日益减小的设计规则上变得更加有问题。例如，随着日益减小的设计规则，在横向或纵向上相邻的金属布线层之间存在的寄生电阻和电容可能影响半导体器件的性能。甚至，寄生电容和电阻造成相邻金属线之间的电容耦合和串扰，其降低了性能。另外，寄生电阻和电容组分造成了半导体器件的增加的信号泄漏和增加的功耗。
为了减小寄生电容，使用了具有低介电常数k的介电材料来形成ILD层。虽然低k介电材料的使用提供了改善的性能，用低k介电材料形成的ILD层更容易受到蚀刻损伤。例如，在上述的常规工艺中，由低k介电材料形成的ILD层可以在去除通孔填充牺牲材料期间被损伤(被污染和/或不期望地蚀刻)。因此，有利的是提供去除剩余牺牲材料而不造成对ILD层的损伤，特别对用低k介电材料形成的ILD层的损伤的有效的方法。
授予Meagley等的美国专利No.6833320公开了一种双金属镶嵌工艺，其使用了可热分解的牺牲通孔填充材料，所述材料可以通过热分解从通孔去除而不损伤或去除ILD层材料。更具体而言，Mealey公开了一种双金属镶嵌方法，其一般包括在半导体衬底上的ILD层中形成接触通孔，在接触通孔中沉积可热分解的牺牲材料，蚀刻ILD层和可热分解的牺牲材料来形成沟槽区，且然后加热半导体衬底来去除接触通孔内任何剩余的可热分解的牺牲材料。
Meagly公开了可热分解的牺牲材料是一种可以在可接受的温度下，优选地小于450℃的温度下，在减压气氛中可以被热分解和蒸发的材料，从而可热分解的牺牲材料可以被去除而不损伤具有低介电常数的介电材料。可热分解的材料可以是无机和有机材料的组合，比如含硅和碳材料的组合(例如，烃硅氧烷聚合物混合材料)。Meagley还公开在加热半导体衬底来从接触通孔去除可热分解的牺牲材料之后，可以施加一种化学清洁工艺来从接触通孔去除残余/剩余可热分解的牺牲材料。
虽然由Meagley公开的方法可以帮助最小化对由低k介电材料形成的ILD层的损伤，由Meagley公开的可热分解的牺牲材料的类型实际上在去除牺牲材料期间可以造成对ILD层的一些损伤。更具体而言，在其中加热衬底来热分解和蒸发可热分解的牺牲材料的热工艺期间，由Meagley公开的可热分解的材料的类型趋于失去结构的完整性且在热分解时收缩。因为牺牲材料在热分解期间失去了结构完整性且收缩，所以由于施加到ILD材料的接触力，热分解期间牺牲材料的收缩造成了在ILD材料上的显著的应力和应变。
而且，由Meagley公开的可热分解材料的类型由于牺牲材料的热工艺和热分解趋于形成硬的残余材料。如上所述，Meagley公开了一种方法，其中可以施加一种化学清洁工艺来去除在接触通孔中的残余/剩余热分解牺牲材料。但是，硬的残余热分解材料可能难于在随后的化学清洁工艺期间去除，而且从通孔去除如此的残余热分解牺牲材料所需的蚀刻化学物和/或蚀刻时间可能在实际上造成对形成ILD层的低k介电材料的损伤。
发明内容
一般地，本发明的示范性实施例包括用于制造双金属镶嵌互连结构的方法，且具体而言，涉及这样一种双金属镶嵌方法，其中使用了一种含生孔剂(气孔形成剂)的牺牲材料用于填充ILD(层间介电)层中的通孔，从而可以将牺牲材料转变为可以容易地从通孔去除而不损伤或去除层间介电层的多孔牺牲材料。
更具体而言，牺牲材料用生孔剂/基体材料组分形成，其能够使含生孔剂的牺牲材料在被转变为多孔牺牲材料时保持其结构。以该方式，当去除生孔剂时没有由于牺牲材料的收缩而引起的应力施加到周围结构，由此防止了ILD层的损伤、裂纹或断裂。
而且，牺牲材料的基(基体)材料中的气孔的形成造成了可以被蚀刻溶液/气体接触的牺牲材料的表面面积的有效增加，由此使得多孔牺牲材料更容易和迅速地被去除，且由此显著最小化了对ILD层的蚀刻损伤。
在一示范性实施例中，形成互连结构的方法包括：在半导体衬底上形成蚀刻停止层，半导体衬底具有形成于其上的下导电层；在蚀刻停止层上形成ILD(层间介电)层；形成通过ILD层的通孔来暴露部分的蚀刻停止层，其中通孔与部分的下导电层对准；用牺牲材料填充通孔，所述牺牲材料包括基(基体)材料和生孔剂材料的组合；在与通孔对准的ILD层中形成沟槽；从牺牲材料去除生孔剂材料来将牺牲材料转变为多孔牺牲材料，所述多孔牺牲材料包括其中形成有气孔的基(基体)材料；去除通孔中的多孔牺牲材料来暴露部分的蚀刻停止层；去除所暴露部分的蚀刻停止层；以及通过用导电材料填充沟槽和通孔来形成互连。
一般地，牺牲材料可以由有机或无机基(基体)材料和生孔剂材料的组合形成，其中可以将生孔剂从基体材料去除来在基体材料中产生气孔或空穴，同时保持基体材料的结构完整性。在一示范性实施例中，基(基体)材料可以为有机SOP(旋涂聚合物，spin-on-polymer)材料，比如聚芳撑醚(polyarylene ether)基材料、聚间甲基丙烯酸酯(polymetamethylacrylate)基材料或乙烯醚间丙烯酸酯(vinylether metacrylate)基材料。在另一示范性实施例中，基(基体)材料可以为无机SOG(旋涂玻璃，spin-on-glass)材料，比如HSQ(HydrogenSilesQuioxane，氢倍半硅氧烷)基材料或MSQ(MethylSilsesQuixane，甲基倍半硅氧烷)基材料。
在一示范性实施例中，可以通过将牺牲材料加热到高于生孔剂材料的沸点的温度以将生孔剂材料从基材料分解，从而从牺牲材料去除生孔剂。可以在真空或氮气氛中执行加热。在一示范性实施例中，选择生孔剂材料以具有约150℃到约小于400℃的范围的沸点。
在另一示范性实施例中，可以通过加热牺牲材料的同时将UV辐射施加到牺牲材料，从而从牺牲材料去除生孔剂材料。
在又一示范性实施例中，通过施加等离子体处理来分解生孔剂材料从而可以从基材料去除生孔剂材料。可以使用氮基等离子体或氢基等离子体处理工艺执行等离子体处理。
在一示范性实施例中，使用湿法剥离工艺或灰化工艺可以去除多孔牺牲材料。例如，当多孔牺牲材料包括无机基材料且ILD层由有机材料形成时，可以使用采用相对于多孔材料具有蚀刻选择性的蚀刻化学物的湿剥离工艺来去除多孔牺牲材料。当多孔牺牲材料由有机基材料形成且ILD层由无机材料形成时，可以使用等离子体灰化或H2基等离子体灰化工艺或湿法蚀刻工艺来去除多孔牺牲材料。在所有的实例中，分散在全部多孔牺牲材料中的气孔提供了用于蚀刻的更多的表面面积，使得能够例如从接触通孔迅速去除多孔材料。
附图说明
结合附图参读示范性实施例的以下的详细说明，本发明的这些和其他示范性实施例、方面、特征和优点将变得更加显见，在附图中：
图1到9是示出根据本发明的示范性实施例的形成半导体器件的金属布线层的方法的横截面图；
图10到18是示出根据本发明的另一示范性实施例的形成半导体器件的金属布线层的方法的横截面图。
具体实施方式
现将参考附图更全面地描述本发明的示范性实施例，其中可以理解，为了清晰夸大了层和区域的厚度和尺寸。还可以理解，当将层描述为在另一层或衬底“上”或“上方”时，这样的层可以直接在另一层或衬底上，或也可以存在中间层。而且，贯穿附图所使用的相似的参考标号指示具有相同或相似功能的元件。
图1到9是示出根据本发明的示范性实施例的形成半导体器件的金属布线层的方法的横截面图。更具体而言，图1到9示出了一种双金属镶嵌方法，其中使用包含生孔剂(气孔形成剂)的牺牲材料来填充层间介电层中的通孔使得可以将牺牲材料转变为多孔材料，其可以容易地从通孔去除而不损伤或去除层间介电层。
参考图1，显示其上形成有第一ILD(层间介电)层(105)(或绝缘层)和下互连线(110)的半导体衬底(100)。衬底(100)可以是任何半导体器件，比如在其中形成有集成电路器件的硅衬底。在一示范性实施例中，第一ILD层(105)形成于半导体衬底(100)上且使用金属镶嵌技术将下互连线(110)形成于ILD层(105)中。下互连线(110)可以由任何适当的材料形成，所述材料通常用于形成集成电路的导电层。例如，下互连线可以包括金属材料，比如铜、铜合金、铝、铝合金、钨或其他适当的金属或导电材料。
参考图2，在图1的结构上依次形成蚀刻停止层(120)(或阻挡层)、第二ILD层(130)和覆层(140)(或硬掩模层)。蚀刻停止层(120)作为随后的通孔蚀刻工艺(在下描述)的蚀刻停止层来防止下互连线(110)的暴露。蚀刻停止层(120)还作为扩散阻挡层来防止/减小金属材料扩散进入ILD层(130)。使蚀刻停止层(120)尽可能薄来保持绝缘叠层(120和130)的总体低介电特性，同时提供充分的扩散阻挡。在一个示范性实施例中，蚀刻停止层(120)由绝缘材料形成，所述绝缘材料具有约300到500埃的厚度且相对于ILD层(130)具有高蚀刻选择性。例如，蚀刻停止层(120)可以由SiC、SiN、SiCN、SiCO或SiCON形成，且例如使用公知的技术形成。
在一个示范性实施例中，ILD层(130)优选地由低k介电材料形成，所述材料具有小于约4.2的k。ILD层(130)可以由有机聚合物材料或无机材料形成。更具体而言，ILD层(130)可以由用碳、氟或氢原子掺杂的氧化硅层形成，例如，氧碳化硅(SiOC)层、SiOCH层、氟倍半硅氧烷(fluoro-silses-quioxane，FSQ)层、氢倍半硅氧烷(HSQ)层或甲基倍半硅氧烷(MSQ)层。无论什么材料用于蚀刻停止层(120)和ILD层(130)，ILD层(130)优选地由相对于蚀刻停止层(120)具有高蚀刻选择性且具有低介电常数的材料形成。
可以形成覆层(140)(或硬掩模层)来保护ILD层(130)在等离子体工艺期间不被损伤并作为随后的化学机械抛光(CMP)工艺的缓冲层。覆层(140)用相对于ILD层(130)具有高蚀刻选择性的材料形成。例如，硬掩模层(140)可以例如由以下材料形成：(i)绝缘氮化物层，比如氮化硅层(SiN)、碳氮化硅层(SiCN)或氮化硼层(BN)；(ii)绝缘碳化物层，比如碳化硅层(SiC)；(iii)金属氮化物层，比如氮化钽(TaN)层、氮化钛(TiN)层、氮化钨(WN)层或氮化铝(AlN)层；(iv)金属氧化物层，比如氧化铝(Al2O3)层、氧化钽(TaO)层或氧化钛(TiO)层；或(v)硅层，比如SiO2或比如SiOF和SiON的其他材料。
示范性工艺中下一步骤包括在ILD层(130)中形成通孔。例如，如图2中进一步所示的，在覆层(140)上形成ARL(抗反射层)(144)且形成具有开口(145a)的光致抗蚀剂图案(145)，通过开口(145a)暴露部分的ARL(144)的表面。将开口(145a)对准下互连线(110)且界定用于形成通孔(150)的图案，如图3所示。
具体而言，参考图3，使用光致抗蚀剂图案(145)作为蚀刻掩模，将一个或更多的分开的蚀刻工艺(147)施加到图2的结构，由此依次蚀刻ARL(144)、覆层(140)和ILD层(130)来形成向下到蚀刻停止层(120)的通孔(150)。可以使用任何常规蚀刻工艺来蚀刻ILD层(130)，比如各向异性干式氧化物蚀刻工艺，其适于蚀刻ILD层(130)的材料。
参考图4，在形成通孔(150)之后，使用例如灰化工艺(O2或H2等离子体)和有机剥离剂去除光致抗蚀剂图案(145)和ARL(144)。其后，沉积一层牺牲材料(162)来填充通孔(150)。根据本发明的示范性实施例，牺牲材料(162)由包括基(基体)材料和生孔剂(孔产生)材料的组合的材料形成。更具体而言，牺牲材料(162)优选地由有机或无机基(基体)材料和生孔剂材料的组合形成，生孔剂材料可以从基体材料去除来在基体材料中产生气孔或空洞同时保持基体材料的结构完整性。可以实现的生孔剂材料的类型包括在本领域中熟知的任何化合物，包括但不限于十四烷、双环庚二烯、或丁烷和α-萜品烯，其中生孔剂材料包括牺牲材料的生孔剂/基体材料的总量的约10-40％。
例如，牺牲材料(162)可以由生孔剂材料和有机旋涂聚合物(SOP)基(基体)材料，比如聚芳撑醚、聚间甲基丙烯酸酯或乙烯醚间丙烯酸酯基材料的组合形成。在本发明的另一实施例中，牺牲材料(162)可以由生孔剂材料和无机旋涂玻璃(SOG)基(基体)材料，比如HSQ(氢倍半硅氧烷)基材料或MSQ(甲基倍半硅氧烷)基材料的组合形成。
生孔剂材料可以是任何适当的材料(固态、液态和气态材料)，其可从基体材料去除来在硬化的基体材料中产生气孔或空洞。许多类型的材料，比如聚合物材料可以被用作生孔剂，且所使用的生孔剂的类型将取决于生孔剂与基体材料的相容性。例如，优选地如此选择生孔剂和基体材料使得生孔剂材料可以在基体材料的热稳定温度以下的温度下热降解。另外，优选地如此选择生孔剂和基材料使得在固化牺牲材料的同时，生孔剂和基体材料之间的相分离是这样的：生孔剂集聚并形成生孔剂材料的块，这些块基本均匀地分散在整个基体材料中。
除了上述的示范性特性以外，牺牲材料(162)由提供均匀的间隙填充特性的材料形成来最小化牺牲材料(162)中的空洞的形成。另外，优选地选择牺牲材料(162)以具有相似于形成ILD层(310)的介电材料的干式蚀刻特性的干式蚀刻特性。例如，牺牲材料(162)优选地对于给定的干式蚀刻化学物具有比ILD层(130)的干式蚀刻速率稍快的干式蚀刻速率。如下所述，这保证在形成沟槽区期间充分量的牺牲材料保留在通孔(150)中。另外，如下所述，如此选择牺牲材料(162)的基(基体)材料，使得在从牺牲材料去除生孔剂材料之后，剩余的基(多孔基体)材料具有比ILD层(130)的湿式蚀刻速率显著快的湿式蚀刻速率。如下所述，这使得在形成沟槽区之后能够去除通孔(150)中的剩余的多孔牺牲材料。使用SOP或SOG牺牲材料将取决于形成ILD(130)的材料和对于给定蚀刻化学物的ILD层(130)和牺牲材料(162)之间的期望的蚀刻选择性。
一般地，可以通过形成基体材料、生孔剂和溶剂的溶液并将牺牲材料溶液通过比如旋涂的方法涂布到衬底，从而形成牺牲材料(162)层。为了硬化牺牲材料，通过蒸发和/或加热来去除溶剂，获得基体材料中分散有生孔剂材料的牺牲材料(162)。可以施加进一步的热处理来将生孔剂从基体材料分开且形成分散在整个基体材料中的生孔剂材料的块(masses)且完全硬化基体材料。如下所述，施加进一步的热处理来从基体材料去除生孔剂材料来形成多孔基体材料。
当形成牺牲材料溶液时，可以调整相对于生孔剂的量的基体材料的量来获得期望的孔隙率。例如，在一示范性实施例中，牺牲材料(162)包括牺牲材料(162)的总重量的约1wt％到约70wt％的量的生孔剂材料。
示范性工艺中的下一步骤为在ILD层(130)中形成沟槽区。参考图5，示范性工艺开始为在牺牲材料(162)层上形成第二ARL(抗反射层)(184)且形成具有开口(185a)的第二光致抗蚀剂图案(185)，通过开口(185a)暴露了部分的第二ARL(185a)的表面。形成开口(185a)来对准通孔(150)，且如下所述，开口(185a)界定了用于在ILD层(130)中形成沟槽的蚀刻图案。
参考图6，使用光致抗蚀剂图案(185)作为蚀刻掩模，执行蚀刻工艺(227)依次蚀刻ARL(184)、牺牲材料(162)和ILD层(130)，来形成沟槽(190)。在一示范性方法中，使用具有适于蚀刻形成不同层的材料的类型的蚀刻化学物的干式蚀刻工艺来执行蚀刻(227)。如上所述，如此选择蚀刻沟槽(190)的干式蚀刻化学物从而以例如比ILD层(130)稍快的速率蚀刻牺牲材料(162)来避免形成缺陷。具体而言，如此执行蚀刻使得牺牲材料(162)和ILD层(130)之间的蚀刻速率基本相同或低于10:1。施加蚀刻工艺持续充分的时间来形成具有在ILD层(130)的顶表面下期望的沟槽深度的沟槽(190)。在干式蚀刻工艺期间，保留在通孔(150)中的牺牲材料(162a)被凹入到沟槽(190)的底部之下，从而形成包括沟槽(190)和部分的通孔(150)的非填充区(195)。
参考图7，使用例如灰化工艺，或使用对于光致抗蚀剂有选择性的任何蚀刻工艺来去除第二光致抗蚀剂图案(185)和ARL(184)，但不去除牺牲材料(162)或ILD层(130)的材料。其后，执行一工艺来从牺牲材料(162)去除生孔剂材料来将剩余的牺牲材料(162、162a)转换为多孔基体材料(162’、162a’)。具体而言，通过分解分散在整个基体材料中的生孔剂材料的小团/区(pocket/region)，将牺牲材料转变为多孔基体材料，由此在基体材料中产生气孔或空洞。以该方式，将牺牲材料转变为多孔基体材料，其中基体为围绕分散的空洞/气孔的固相。
在本发明的一示范性实施例中，通过将牺牲材料加热到生孔剂材料的沸点以上的温度以从基材料分解生孔剂材料可以从牺牲材料去除生孔剂材料。执行加热持续约1分钟到约2小时。在真空、氮或另一惰性周边环境(inertambient environment)中执行加热。在一示范性实施例中，生孔剂材料的沸点在约150℃到约小于400℃的范围。在另一实施例中，可以在加热牺牲材料的同时施加UV辐射到牺牲材料，以帮助去除生孔剂材料。在本发明的另一示范性实施例中，可以使用等离子体处理工艺来从基材料分解生孔剂材料来执行去除生孔剂材料。使用氮基等离子体或氢基等离子体来执行等离子体处理。
有利地，如此形成多孔牺牲材料(162’、162a’)使得基体材料保持其结构的完整性(基体材料保持其结构)，但是多孔的。因此，当将含生孔剂的牺牲材料(162)转变为多孔牺牲材料(162’)时，没有应力被施加到ILD层(例如，由于如常规工艺中的收缩引起的应力)，由此防止了ILD层的损伤、裂纹或断裂。另外，剩余的基体材料的多孔性造成了牺牲材料的表面面积的有效增加，由此使得通孔(150)中和硬掩模层(140)上的多孔牺牲材料(160、162a)被更容易和更快地去除，且由此显著最小化了当去除如此的多孔材料时对ILD层的损伤。
在图7中，通过各种方法之一可以容易地去除剩余的多孔牺牲材料(162’、162a’)。例如，当多孔牺牲材料(162’、162a’)包括无机基材料且ILD层(130)由有机材料形成时，可以使用湿式剥离工艺来去除多孔牺牲材料(162’、162a’)。当牺牲材料(162)是无机SOG材料时，在去除光致抗蚀剂图案(185)和ARL(184)之后，使用湿式蚀刻工艺去除在硬掩模层(140)上形成的牺牲材料和在通孔(150)中剩余的牺牲材料(162a)。如上所述，如此选择湿式蚀刻化学物(比如HF溶液)，使得牺牲材料以比ILD层(130)显著快的速率被蚀刻。例如，如果牺牲材料(162)由SOG层(比如HSQ层)形成且ILD层(130)由SiOC形成，牺牲材料(162)将在HF溶液中以比ILD层(130)显著快的速率被蚀刻。简言之，选择湿式蚀刻化学物以提供牺牲材料(162)和ILD层(130)的材料之间的高选择性。
另外，由于基材料中的气孔(pore)的存在，湿式蚀刻工艺造成去除牺牲材料比去除相同的非多孔基材料快2-4倍，因为湿式蚀刻溶液可以容易地渗入多孔基材料。换言之，基材料中的气孔的存在有效地增加了可以施加蚀刻溶液的牺牲材料的表面面积。多孔牺牲材料的增加的蚀刻速率允许迅速和有效地去除多孔牺牲材料以最小化或防止对ILD层(130)的损伤。
当多孔牺牲材料(162’、162a’)由有机基材料形成且ILD层(130)由无机材料形成时，使用等离子体灰化或H2基等离子体灰化工艺或湿式蚀刻工艺可以去除多孔牺牲材料(162’、162a’)。当牺牲材料由无机材料形成时，在灰化期间不必须保留牺牲材料。在该例中，可以同时去除牺牲材料和光致抗蚀剂，但是通过在牺牲层中产生气孔更有效。在一示范性实施例中，可以如下去除牺牲层中的生孔剂材料。首先，在灰化之前执行退火工艺和/或UV工艺。接下来，执行灰化工艺，其包括等离子体处理工艺和热工艺。
在去除多孔牺牲材料(162’、162a’)之后，示范性方法的下一步骤包括去除在通孔(150)的底上暴露的部分的蚀刻停止层(120)来暴露下导电层(110)。可以使用公知的技术来执行该蚀刻工艺以选择性地蚀刻形成蚀刻停止层(120)的材料，而不蚀刻ILD层(130)。在图8的示范性图中描绘了该所得结构。
其后，参考图9，通过用导电材料，比如铜填充沟槽(190)和通孔(150)来形成上金属互连(230)(双金属镶嵌互连)。更具体而言，在一示范性实施例中，形成上互连结构(230)的方法包括在沟槽(190)和通孔(150)的侧壁上形成保形的(conformal)阻挡层(200)。在一示范性实施例中，可以使用溅射沉积工艺来形成阻挡层(200)，例如用TiN或TaN的材料形成约50埃到约500埃的厚度的阻挡层。其后，在保形的阻挡层(200)上方沉积导电材料层以用导电材料填充通孔(150)和沟槽(190)，然后执行平面化(例如，CMP)工艺来平面化该结构的顶表面向下到硬掩模层(140)，由此完成具有双金属镶嵌结构(230)的金属布线层的形成。
以上参考图1到9所述的示范性方法被称为VFDD(通孔在先双金属镶嵌工艺)，其使用SLR(单层抗蚀剂)工艺来执行。采用示范性的VFDD SLR工艺，牺牲材料(162)的基(基体)材料可以为与生孔剂组合的有机或无机材料。在本发明的另一示范性实施例中，将参考图10-18的示范性图来描述VFDD MLR(多层抗蚀剂工艺)。采用该示范性方法，牺牲材料由有机基(基体)材料形成以作为蚀刻工艺期间的光致抗蚀剂。现将描述图10-18的示范性方法，开始于参考图10，但是可以理解参考图1、2和3在以上讨论的示范性方法的步骤是可以在参考图10开始的工艺步骤之前的步骤，且将不被赘述。
参考图10，在形成通孔(150)之后(例如图3)，沉积牺牲材料(262)层来填充通孔(150)。如上所述，牺牲材料(262)包括与生孔剂材料组合的基(基体)材料，且提供了均匀的间隙填充特性来最小化在牺牲材料(262)中的空洞的形成。在示范性实施例中，牺牲材料(262)的基材料(basematerial)由有机SOP(旋涂聚合物)形成，比如聚芳撑醚、聚间甲基丙烯酸酯或乙烯醚间丙烯酸酯基材料。如上述的示范性实施例，优选地选择牺牲材料(262)以相对于形成ILD层(130)的介电材料具有给定的干式和湿式蚀刻性能以获得期望的蚀刻选择性，用于在下述的随后工艺步骤中蚀刻沟槽区和去除剩余的牺牲材料。
比较图10和图4的示范性图，注意到图10中的牺牲材料(262)层比图4中的牺牲材料(162)层形成得更厚。因为如下所述(图15)，在随后的蚀刻工艺期间，牺牲材料(262)层被用作蚀刻掩模，所以在该示范性实施例中牺牲材料(262)形成得充分厚。
参考图11，在牺牲材料(262)层上形成硬掩模层(282)。硬掩模层(282)可以为氧化硅层、氮化硅层、碳化硅层、SiON、SiCN、SiOCN、Ta、TaN、Ti、TiN、Al2O3、BQ、HSQ。选择形成硬掩模层(282)的材料来相对于牺牲材料(262)具有高蚀刻选择性。
参考图12，在硬掩模层(282)上形成ARL(抗反射层)(284)，且形成具有开口(285a)的光致抗蚀剂图案(285)，通过开口(285a)暴露了部分的ARL(284)的表面。形成开口(285a)来对准开口(150)，且开口(285a)界定了用于形成ILD层(130)中的沟槽区的蚀刻图案。
参考图13，使用光致抗蚀剂图案(285)作为蚀刻掩模来执行一个或更多的蚀刻工艺(307)来依次蚀刻由开口(285a)暴露的部分的ARL(284)和硬掩模层(282)，由此构图硬掩模层(282)。在一示范性实施例中，如此执行蚀刻工艺(307)从而使用单次蚀刻工艺来蚀刻层(284)和(282)。在另一示范性实施例中，对于层(284)和(282)的每层使用分开的蚀刻步骤来执行蚀刻工艺(307)，其中，例如ARL(284)为有机材料而硬掩模层(282)为无机材料。
参考图14，执行第二蚀刻工艺(317)持续给定的时间来蚀刻由开口(285a)暴露的牺牲材料(262)。采用当蚀刻牺牲材料(262)的同时导致去除光致抗蚀剂图案(285)和ARL(284)的蚀刻化学物来执行第二蚀刻工艺(317)。在一实施例中，使用采用比如O2/N2/CFx或N2/H2/CFx的蚀刻气体的干式蚀刻工艺来执行第二蚀刻工艺(317)。如图14所示，执行第二蚀刻工艺(317)来蚀刻牺牲材料(262a)向下到通孔(150)中的一水平高度，该水平高度等于或低于期望的沟槽水平高度。采用示范性蚀刻工艺(317)，暴露了构图的硬掩模层(282)。
参考图15，使用构图的硬掩模层(282)和牺牲材料(262)层作为蚀刻掩模来执行第三蚀刻工艺(327)来蚀刻覆层(140)和ILD层(130)的暴露的部分来形成沟槽(290)。在示范性实施例中，蚀刻覆层(140)和ILD层(130)暴露的部分以形成沟槽(290)，到ILD层(130)的顶表面下期望的水平高度。
在一示范性方法中，使用相对于牺牲材料(262)对硬掩模层(262)、覆层(140)和ILD层(130)具有高选择性的蚀刻化学物来执行蚀刻(327)。以该方式，以显著大于牺牲材料(262)的速率蚀刻覆层(140)和ILD层(130)，使得在蚀刻掉硬掩模层(282)之后，覆层(140)以上的牺牲材料(262)作为蚀刻掩模，且使得通孔(150)底部中的牺牲材料(262a)不被过度蚀刻，由此保护蚀刻停止层(120)和下互连线(110)不暴露于蚀刻气氛。例如，如图16所示，在该蚀刻工艺(327)期间蚀刻掉相对小量的牺牲材料(262b)。在一示范性实施例中，使用采用CxFyHz/CO/O2/N2/Ar的蚀刻气体的干式蚀刻工艺来执行蚀刻工艺(327)。
参考图16，如以上参考图7所述的示范性方法步骤，执行一工艺来从剩余的牺牲材料(262、262a)去除生孔剂材料来将牺牲材料(262、262a)转变为多孔基体材料(262’、262a’)。具体而言，通过分解分散在整个基体材料中的生孔剂材料的小团/区，将牺牲材料(262、262a)转变为多孔基体材料(262’、262a’)，由此在基体材料中产生气孔或空洞。以该方式，将牺牲材料转变为多孔基体材料，其中基体是围绕分散的空洞/气孔的固相。
如上所述，通过将牺牲材料加热到生孔剂材料的沸点以上的温度以从基材料分解生孔剂材料可以从牺牲材料去除生孔剂材料。执行加热持续约1分钟到约2小时。在真空、氮环境中执行加热。在一示范性实施例中，生孔剂材料的沸点在约150℃到约小于400℃的范围。在另一实施例中，可以在加热牺牲材料的同时施加UV辐射到牺牲材料，以帮助去除生孔剂材料。在本发明的另一示范性实施例中，可以使用等离子体处理工艺来从基材料分解生孔剂材料来执行去除生孔剂材料。使用氮基等离子体或氢基等离子体来执行等离子体处理。
有利地，在通孔中的多孔牺牲材料(262a’)保持了其结构的完整性(基体材料保持其结构)，但是多孔的。因此，通孔(150)中的多孔材料(262a’)不将应力施加到通孔(150)中的ILD层(例如，由于如常规工艺中的收缩引起的应力)。另外，多孔结构有效地增加了牺牲材料的表面面积，使得多孔牺牲材料(262’、262a’)可以被更容易地去除，由此显著最小化了当去除通孔(150)中的多孔材料(262a’)时对ILD层的损伤。
接下来，参考图17，去除剩余的多孔牺牲材料(262’、262a’)来暴露通孔(150)中的蚀刻停止层(120)。通过各种方法之一可以容易地去除多孔牺牲材料。例如，当多孔牺牲材料(262’、262a’)包括有机基材料且ILD层(130)由无机材料形成时，可以使用任何适当的蚀刻工艺(例如，湿式剥离工艺)来去除多孔牺牲材料(262’、262a’)，该蚀刻工艺选择蚀刻化学物来提供多孔牺牲材料(262’、262a’)的基材料和ILD层(130)的材料之间的高选择性。而且，由于基材料中存在的气孔，蚀刻工艺导致去除牺牲材料比去除相同的非多孔基材料快2-4倍，因为蚀刻溶液/气体可以容易地渗入多孔基材料。换言之，基材料中气孔的存在有效地增加了可以施加蚀刻溶液/气体的牺牲材料的表面面积。多孔牺牲材料的增加的蚀刻速率允许快速有效地去除多孔牺牲材料来最小化或防止对ILD层(130)的损伤。
在去除剩余的多孔牺牲材料(262’、262a’)之后，示范性方法的下一步骤包括去除在通孔(150)的底暴露的部分的蚀刻停止层(120)以暴露下导电层(110)。可以使用公知的技术执行该蚀刻工艺来选择性地蚀刻形成蚀刻停止层(120)的材料，而不蚀刻ILD层(130)。在图17的示范性图中描绘了所得到的结构。
其后，参考图18，通过用导电材料，比如铜填充包括沟槽(190)和通孔(150)的整个区域(295)来形成上金属互连(330)(双金属镶嵌互连)。更具体而言，在一示范性实施例中，形成上互连结构(330)的方法包括在沟槽(190)和通孔(150)的侧壁上形成保形的阻挡层(300)。在一示范性实施例中，可以使用溅射沉积工艺来形成阻挡层(300)，例如用TiN或TaN的材料形成约50埃到约500埃的厚度的阻挡层。其后，在保形的阻挡层(300)上方沉积导电材料层以用导电材料填充通孔(150)和沟槽(190)，然后执行平面化(例如，CMP)工艺来平面化该结构的顶表面，向下到硬掩模层(140)，由此完成具有双金属镶嵌结构(330)的金属布线层的形成。
虽然参考附图已经在这里描述了示范性实施例，但是可以理解本发明不限于这里描述的示范性实施例，且在不脱离本发明的精神和范围的情况下，本领域的一般技术人员可以容易地想到各种其他变化和修改。所有如此的变化和修改旨在被包括于由权利要求所界定的本发明的范围内。
Claims (51)
1、一种形成互连结构的方法，包括：
在半导体衬底上形成蚀刻停止层，所述半导体衬底具有形成于其上的下导电层；
在所述蚀刻停止层上形成层间介电层；
形成通过所述层间介电层的通孔来暴露部分的所述蚀刻停止层，所述通孔与部分的所述下导电层对准；
用牺牲材料填充所述通孔，所述牺牲材料包括基材料和生孔剂材料的组合；
在与所述通孔对准的层间介电层中形成沟槽；
从所述牺牲材料去除所述生孔剂材料来将所述牺牲材料转变为多孔牺牲材料，所述多孔牺牲材料包括其中形成有气孔的所述基材料；
去除所述通孔中的所述多孔牺牲材料来暴露部分的所述蚀刻停止层；
去除所述蚀刻停止层的暴露部分；以及
通过用导电材料填充所述沟槽和通孔来形成互连。
2、如权利要求1所述的方法，其中，使用湿式剥离工艺来执行所述多孔牺牲材料的去除。
3、如权利要求1所述的方法，其中，使用灰化工艺来执行所述多孔牺牲材料的去除。
4、如权利要求1所述的方法，其中，从所述牺牲材料去除所述生孔剂材料包括将所述牺牲材料加热到所述生孔剂材料的沸点以上的温度以将所述生孔剂材料从所述基材料分解。
5、如权利要求4所述的方法，其中，在1分钟到2小时的范围中执行加热。
6、如权利要求4所述的方法，其中，在真空或氮环境中执行加热。
7、如权利要求4所述的方法，其中，所述生孔剂材料的沸点在150℃到小于400℃的范围中。
8、如权利要求4所述的方法，还包括在加热所述牺牲材料的同时将UV辐射施加到所述牺牲材料。
9、如权利要求1所述的方法，其中，去除所述生孔剂材料包括施加等离子体处理来从所述基材料分解所述生孔剂材料。
10、如权利要求9所述的方法，其中，使用氮基等离子体或氢基等离子体来执行所述等离子体处理。
11、如权利要求1所述的方法，其中，所述牺牲材料的基材料包括有机材料。
12、如权利要求11所述的方法，其中，所述有机材料为旋涂聚合物材料。
13、如权利要求12所述的方法，其中，所述旋涂聚合物材料包括聚芳撑醚基材料、聚间甲基丙烯酸酯基材料或乙烯醚间丙烯酸酯基材料。
14、如权利要求1所述的方法，其中，所述牺牲材料的基材料包括无机材料。
15、如权利要求14所述的方法，其中，所述无机材料为旋涂玻璃材料。
16、如权利要求15所述的方法，其中，所述旋涂玻璃材料包括氢倍半硅氧烷基材料或甲基倍半硅氧烷基材料。
17、如权利要求1所述的方法，其中，所述牺牲材料包括所述牺牲材料的总重量的1wt％到70wt％的量的所述生孔剂材料。
18、如权利要求1所述的方法，还包括在所述层间介电层上形成覆层。
19、如权利要求1所述的方法，其中，形成所述互连包括：
在所述沟槽和通孔侧壁以及所述下导电层的暴露部分上形成保形的阻挡层；
在所述保形的阻挡层上沉积导电材料层来用所述导电材料填充所述通孔和沟槽；以及
平面化所述导电材料层。
20、如权利要求1所述的方法，其中，形成所述通孔包括：
形成抗反射层；
在所述抗反射层上形成光致抗蚀剂图案；
使用所述光致抗蚀剂图案作为蚀刻掩模，通过蚀刻所述抗反射层和所述层间介电层来形成所述通孔；以及
去除所述光致抗蚀剂图案和所述抗反射层。
21、如权利要求1所述的方法，其中，形成所述沟槽包括：
形成抗反射层；
在所述抗反射层上形成光致抗蚀剂图案；
使用所述光致抗蚀剂图案作为蚀刻掩模，通过蚀刻所述抗反射层、所述牺牲材料和所述层间介电层来形成所述沟槽。
22、如权利要求1所述的方法，其中，形成所述沟槽包括：
形成硬掩模图案；
去除由所述硬掩模图案暴露的牺牲材料，向下至少约到低于所述层间介电层的表面的预定的沟槽水平高度；
使用所述硬掩模图案作为蚀刻掩模，通过蚀刻所述层间介电层向下到所述预定的沟槽水平高度来形成所述沟槽；以及
去除所述硬掩模图案。
23、如权利要求22所述的方法，其中，形成所述硬掩模图案包括：
形成硬掩模层；
在所述硬掩模层上形成抗反射层；
在所述抗反射层上形成光致抗蚀剂图案；
使用所述光致抗蚀剂图案作为掩模，通过蚀刻所述抗反射层和所述硬掩模层来形成所述硬掩模图案。
24、如权利要求22所述的方法，还包括在去除由所述硬掩模图案暴露的牺牲材料的同时去除所述光致抗蚀剂图案和所述抗反射层。
25、如权利要求22所述的方法，其中，在蚀刻所述层间介电层来形成所述沟槽的同时执行所述硬掩模图案的去除。
26、如权利要求23所述的方法，其中，所述硬掩模层包括氧化硅层、氮化硅层、碳化硅层、SiON、SiCN、SiOCN、Ta、TaN、Ti、TiN、Al2O3、氮化硼、氢倍半硅氧烷或一种相对于所述牺牲材料具有高蚀刻选择性的材料之一。
27、如权利要求1所述的方法，其中，所述蚀刻停止层由氮化硅、碳化硅、SiCN或其组合形成，且具有相对于所述层间介电层的蚀刻选择性。
28、如权利要求1所述的方法，其中，所述层间介电层包括低k介电材料，其中k小于4.2。
29、如权利要求28所述的方法，其中，所述层间介电层由有机材料形成。
30、如权利要求28所述的方法，其中，所述层间介电层由无机材料形成。
31、一种形成半导体器件的方法，包括：
在半导体衬底上的介电层中形成通孔；
用牺牲材料填充所述通孔，所述牺牲材料包括基材料和生孔剂材料的组合；
从所述牺牲材料去除所述生孔剂材料来将所述牺牲材料转变为多孔牺牲材料，所述多孔牺牲材料包括其中形成有气孔的基材料；以及
去除所述通孔中的所述多孔牺牲材料。
32、如权利要求31所述的方法，其中，所述牺牲材料的基材料包括有机材料。
33、如权利要求32所述的方法，其中，所述有机材料为旋涂聚合物材料。
34、如权利要求33所述的方法，其中，所述旋涂聚合物材料包括聚芳撑醚基材料、聚间甲基丙烯酸酯基材料或乙烯醚间丙烯酸酯基材料。
35、如权利要求31所述的方法，其中，所述牺牲材料的基材料包括无机材料。
36、如权利要求35所述的方法，其中，所述无机材料为旋涂玻璃材料。
37、如权利要求36所述的方法，其中，所述旋涂玻璃材料包括氢倍半硅氧烷基材料或甲基倍半硅氧烷基材料。
38、如权利要求31所述的方法，其中，所述牺牲材料包括所述牺牲材料的总重量的1wt％到70wt％的量的所述生孔剂材料。
39、如权利要求31所述的方法，其中，使用湿式剥离工艺来执行所述多孔牺牲材料的去除。
40、如权利要求31所述的方法，其中，使用灰化工艺来执行所述多孔牺牲材料的去除。
41、如权利要求31所述的方法，其中，从所述牺牲材料去除所述生孔剂材料包括将所述牺牲材料加热到所述生孔剂材料的沸点以上的温度以将所述生孔剂材料从所述基材料分解。
42、如权利要求41所述的方法，其中，在1分钟到2小时的范围中执行加热。
43、如权利要求41所述的方法，其中，在真空或氮环境中执行加热。
44、如权利要求41所述的方法，其中，所述生孔剂材料的沸点在150℃到小于400℃的范围中。
45、如权利要求41所述的方法，还包括加热所述牺牲材料的同时将UV辐射施加到所述牺牲材料。
46、如权利要求31所述的方法，其中，去除所述生孔剂材料包括施加等离子体处理来从所述基材料分解所述生孔剂材料。
47、如权利要求46所述的方法，其中，使用氮基等离子体或氢基等离子体来执行所述等离子体处理。
48、如权利要求31所述的方法，其中，所述层间介电层包括低k介电材料，其中k小于4.2。
49、如权利要求31所述的方法，其中，执行所述方法是为了构建双金属镶嵌互连。
50、一种形成半导体器件的方法，包括：
在半导体衬底上形成下导电层；以及
形成电连接到所述下导电层的接触部分的双金属镶嵌互连；
其中，形成所述双金属镶嵌互连包括：
在介电层中形成通孔，其中所述通孔与所述下导电层的接触部分对准；
用牺牲材料填充所述通孔，所述牺牲材料包括基材料和生孔剂材料的组合；
从所述牺牲材料去除所述生孔剂材料来将所述牺牲材料转变为多孔牺牲材料，所述多孔牺牲材料包括其中形成有气孔的基材料；
去除所述通孔中的所述多孔牺牲材料；以及
用导电材料填充所述通孔。
51、如权利要求50的方法，其中使用通孔在先双金属镶嵌工艺来执行所述双金属镶嵌互连的形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR103088/04 | 2004-12-08 | ||
| KR1020040103088A KR100745986B1 (ko) | 2004-12-08 | 2004-12-08 | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 |
| US11/223,310 | 2005-09-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812074A CN1812074A (zh) | 2006-08-02 |
| CN100501969C true CN100501969C (zh) | 2009-06-17 |
Family
ID=36574884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101294234A Expired - Fee Related CN100501969C (zh) | 2004-12-08 | 2005-12-08 | 形成互连结构和半导体器件的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20060121721A1 (zh) |
| KR (1) | KR100745986B1 (zh) |
| CN (1) | CN100501969C (zh) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685734B1 (ko) * | 2005-06-07 | 2007-02-26 | 삼성전자주식회사 | 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법 |
| KR100704474B1 (ko) * | 2005-11-29 | 2007-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드콘택플러그 제조방법 |
| US7432189B2 (en) * | 2005-11-30 | 2008-10-07 | Lam Research Corporation | Device with self aligned gaps for capacitance reduction |
| US7485581B2 (en) * | 2005-11-30 | 2009-02-03 | Lam Research Corporation | Device with gaps for capacitance reduction |
| US7560388B2 (en) * | 2005-11-30 | 2009-07-14 | Lam Research Corporation | Self-aligned pitch reduction |
| US7365025B2 (en) * | 2006-02-06 | 2008-04-29 | Samsung Electronics Co., Ltd. | Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics |
| JP2007234719A (ja) * | 2006-02-28 | 2007-09-13 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
| US20070205507A1 (en) * | 2006-03-01 | 2007-09-06 | Hui-Lin Chang | Carbon and nitrogen based cap materials for metal hard mask scheme |
| JP4728153B2 (ja) * | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR100755073B1 (ko) * | 2006-06-29 | 2007-09-06 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 홀 형성 방법 |
| JP4757740B2 (ja) * | 2006-08-21 | 2011-08-24 | 富士通株式会社 | 半導体装置 |
| KR100778869B1 (ko) | 2006-09-06 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 콘택 형성 방법 |
| CN100449731C (zh) * | 2006-09-30 | 2009-01-07 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| WO2008091900A1 (en) * | 2007-01-26 | 2008-07-31 | Applied Materials, Inc. | Uv curing of pecvd-deposited sacrificial polymer films for air-gap ild |
| KR20090108721A (ko) * | 2007-01-29 | 2009-10-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 신규한 공기 갭 통합 방법 |
| US7598169B2 (en) * | 2007-02-21 | 2009-10-06 | International Business Machines Corporation | Method to remove beol sacrificial materials and chemical residues by irradiation |
| US20100260992A1 (en) * | 2007-04-11 | 2010-10-14 | Wei-Chih Chen | Multi cap layer |
| US20090283310A1 (en) * | 2007-04-11 | 2009-11-19 | Wei-Chih Chen | Multi cap layer and manufacturing method thereof |
| US7906426B2 (en) * | 2007-04-23 | 2011-03-15 | Globalfoundries Singapore Pte. Ltd. | Method of controlled low-k via etch for Cu interconnections |
| US7879683B2 (en) * | 2007-10-09 | 2011-02-01 | Applied Materials, Inc. | Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay |
| JP5277628B2 (ja) * | 2007-12-21 | 2013-08-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| CN102044487B (zh) * | 2009-10-22 | 2013-03-13 | 上海华虹Nec电子有限公司 | 钨双大马士革工艺 |
| DE102010002451B4 (de) * | 2010-02-26 | 2012-01-26 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen |
| CN102339785A (zh) * | 2010-07-16 | 2012-02-01 | 中芯国际集成电路制造(上海)有限公司 | 金属镶嵌结构的制造方法 |
| CN102468227A (zh) * | 2010-11-19 | 2012-05-23 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的制造方法 |
| US20120175745A1 (en) * | 2011-01-06 | 2012-07-12 | Nanya Technology Corporation | Methods for fabricating semiconductor devices and semiconductor devices using the same |
| CN102655113A (zh) * | 2011-03-04 | 2012-09-05 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的制作方法 |
| CN102903628B (zh) * | 2011-07-25 | 2015-04-01 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
| CN103107125B (zh) * | 2011-11-11 | 2015-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN103165576B (zh) * | 2011-12-13 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN103515222A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 顶层金属层沟槽的刻蚀方法 |
| US9761489B2 (en) * | 2013-08-20 | 2017-09-12 | Applied Materials, Inc. | Self-aligned interconnects formed using substractive techniques |
| CN104425217A (zh) * | 2013-09-05 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 图形化方法 |
| US9378971B1 (en) | 2014-12-04 | 2016-06-28 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US10297459B2 (en) | 2013-09-20 | 2019-05-21 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US9543158B2 (en) | 2014-12-04 | 2017-01-10 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| CN104952725B (zh) * | 2014-03-24 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| US9384998B2 (en) | 2014-12-04 | 2016-07-05 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US9620377B2 (en) | 2014-12-04 | 2017-04-11 | Lab Research Corporation | Technique to deposit metal-containing sidewall passivation for high aspect ratio cylinder etch |
| US9887097B2 (en) | 2014-12-04 | 2018-02-06 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US9997373B2 (en) | 2014-12-04 | 2018-06-12 | Lam Research Corporation | Technique to deposit sidewall passivation for high aspect ratio cylinder etch |
| US10170324B2 (en) | 2014-12-04 | 2019-01-01 | Lam Research Corporation | Technique to tune sidewall passivation deposition conformality for high aspect ratio cylinder etch |
| US9355893B1 (en) * | 2015-01-20 | 2016-05-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing extreme low-K (ELK) dielectric layer from being damaged during plasma process |
| US9941157B2 (en) | 2015-06-26 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Porogen bonded gap filling material in semiconductor manufacturing |
| US10170299B2 (en) * | 2015-07-01 | 2019-01-01 | Applied Materials, Inc. | Method to reduce trap-induced capacitance in interconnect dielectric barrier stack |
| US10008382B2 (en) | 2015-07-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a porous low-k structure |
| US9543148B1 (en) * | 2015-09-01 | 2017-01-10 | Lam Research Corporation | Mask shrink layer for high aspect ratio dielectric etch |
| KR102367948B1 (ko) | 2015-10-08 | 2022-02-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| CN107703722B (zh) * | 2016-08-08 | 2020-12-15 | 中芯国际集成电路制造(上海)有限公司 | 图案化光阻的形成方法 |
| CN107993978B (zh) * | 2016-10-24 | 2020-08-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| US10276398B2 (en) | 2017-08-02 | 2019-04-30 | Lam Research Corporation | High aspect ratio selective lateral etch using cyclic passivation and etching |
| US10847374B2 (en) | 2017-10-31 | 2020-11-24 | Lam Research Corporation | Method for etching features in a stack |
| US10658174B2 (en) | 2017-11-21 | 2020-05-19 | Lam Research Corporation | Atomic layer deposition and etch for reducing roughness |
| US10312188B1 (en) * | 2018-01-11 | 2019-06-04 | Globalfoundries Inc. | Interconnect structure with method of forming the same |
| US10361092B1 (en) | 2018-02-23 | 2019-07-23 | Lam Research Corporation | Etching features using metal passivation |
| US10707232B2 (en) * | 2018-05-14 | 2020-07-07 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device using a porosity in a sacrificial pattern, and fabricating equipment for semiconductor device using the same |
| US10505111B1 (en) * | 2018-07-20 | 2019-12-10 | International Business Machines Corporation | Confined phase change memory with double air gap |
| JP7045974B2 (ja) * | 2018-11-14 | 2022-04-01 | 東京エレクトロン株式会社 | デバイスの製造方法 |
| CN109971226A (zh) * | 2019-03-27 | 2019-07-05 | 德淮半导体有限公司 | 用于在半导体装置的制造过程中形成牺牲材料层的混合物以及半导体装置的制造方法 |
| US11270913B2 (en) | 2020-04-28 | 2022-03-08 | International Business Machines Corporation | BEOL metallization formation |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057239A (en) * | 1997-12-17 | 2000-05-02 | Advanced Micro Devices, Inc. | Dual damascene process using sacrificial spin-on materials |
| US6271273B1 (en) * | 2000-07-14 | 2001-08-07 | Shipley Company, L.L.C. | Porous materials |
| KR100366639B1 (ko) * | 2001-03-23 | 2003-01-06 | 삼성전자 주식회사 | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 |
| US6391713B1 (en) * | 2001-05-14 | 2002-05-21 | Silicon Integrated Systems Corp. | Method for forming a dual damascene structure having capacitors |
| US20030219968A1 (en) * | 2001-12-13 | 2003-11-27 | Ercan Adem | Sacrificial inlay process for improved integration of porous interlevel dielectrics |
| US6855629B2 (en) * | 2002-07-24 | 2005-02-15 | Samsung Electronics Co., Ltd. | Method for forming a dual damascene wiring pattern in a semiconductor device |
| US6774037B2 (en) * | 2002-05-17 | 2004-08-10 | Intel Corporation | Method integrating polymeric interlayer dielectric in integrated circuits |
| KR100462884B1 (ko) * | 2002-08-21 | 2004-12-17 | 삼성전자주식회사 | 희생충진물질을 이용한 반도체 장치의 듀얼다마신배선형성방법 |
| US6943121B2 (en) * | 2002-11-21 | 2005-09-13 | Intel Corporation | Selectively converted inter-layer dielectric |
| KR100487948B1 (ko) * | 2003-03-06 | 2005-05-06 | 삼성전자주식회사 | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |
| US6858528B2 (en) * | 2003-03-20 | 2005-02-22 | Intel Corporation | Composite sacrificial material |
| KR100583957B1 (ko) * | 2003-12-03 | 2006-05-26 | 삼성전자주식회사 | 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법 |
| KR100545220B1 (ko) * | 2003-12-31 | 2006-01-24 | 동부아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
| KR100529654B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
| US7241682B2 (en) * | 2004-02-27 | 2007-07-10 | Taiwan Seminconductor Manufacturing Co., Ltd. | Method of forming a dual damascene structure |
| US7361455B2 (en) * | 2004-03-31 | 2008-04-22 | Intel Corporation | Anti-reflective coatings |
| US7015133B2 (en) * | 2004-04-14 | 2006-03-21 | Taiwan Semiconductor Manufacturing Company | Dual damascene structure formed of low-k dielectric materials |
| US7332445B2 (en) * | 2004-09-28 | 2008-02-19 | Air Products And Chemicals, Inc. | Porous low dielectric constant compositions and methods for making and using same |
| US20060105567A1 (en) * | 2004-11-12 | 2006-05-18 | Intel Corporation | Method for forming a dual-damascene structure |
-
2004
- 2004-12-08 KR KR1020040103088A patent/KR100745986B1/ko not_active IP Right Cessation
-
2005
- 2005-09-09 US US11/223,310 patent/US20060121721A1/en not_active Abandoned
- 2005-12-08 CN CNB2005101294234A patent/CN100501969C/zh not_active Expired - Fee Related
-
2008
- 2008-11-21 US US12/275,561 patent/US20090075474A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1812074A (zh) | 2006-08-02 |
| US20090075474A1 (en) | 2009-03-19 |
| KR100745986B1 (ko) | 2007-08-06 |
| US20060121721A1 (en) | 2006-06-08 |
| KR20060064289A (ko) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100501969C (zh) | 形成互连结构和半导体器件的方法 | |
| CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| CN100530591C (zh) | 形成互连结构的方法 | |
| KR100773003B1 (ko) | 하이브리드 유전체를 구비한 신뢰할 수 있는 저-ｋ인터커넥트 구조 | |
| US7598168B2 (en) | Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer | |
| US7015133B2 (en) | Dual damascene structure formed of low-k dielectric materials | |
| JP2004146800A (ja) | 相互接続構造の製造方法およびその構造 | |
| JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
| US20070001306A1 (en) | Dual damascene interconnect in hybrid dielectric | |
| US20150318207A1 (en) | Back-end-of-line (beol) interconnect structure | |
| US6875686B2 (en) | Method for fabricating a structure of interconnections comprising an electric insulation including air or vacuum gaps | |
| US9431292B1 (en) | Alternate dual damascene method for forming interconnects | |
| US7282441B2 (en) | De-fluorination after via etch to preserve passivation | |
| US20070059922A1 (en) | Post-etch removal of fluorocarbon-based residues from a hybrid dielectric structure | |
| US20070231993A1 (en) | Damascene interconnection having porous low k layer with a hard mask reduced in thickness | |
| US7348277B2 (en) | Methods of fabricating semiconductor device using sacrificial layer | |
| US7192864B2 (en) | Method of forming interconnection lines for semiconductor device | |
| JP2004179588A (ja) | 半導体装置の製造方法 | |
| US20070232062A1 (en) | Damascene interconnection having porous low k layer followed by a nonporous low k layer | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
| KR100818046B1 (ko) | 금속 배선 형성 방법 | |
| US7482266B2 (en) | Method of forming composite opening and method of dual damascene process using the same | |
| US7662711B2 (en) | Method of forming dual damascene pattern | |
| KR100439111B1 (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090617 Termination date: 20101208 |