KR100704474B1 - 반도체 소자의 스토리지노드콘택플러그 제조방법 - Google Patents
반도체 소자의 스토리지노드콘택플러그 제조방법 Download PDFInfo
- Publication number
- KR100704474B1 KR100704474B1 KR1020050114948A KR20050114948A KR100704474B1 KR 100704474 B1 KR100704474 B1 KR 100704474B1 KR 1020050114948 A KR1020050114948 A KR 1020050114948A KR 20050114948 A KR20050114948 A KR 20050114948A KR 100704474 B1 KR100704474 B1 KR 100704474B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- hard mask
- node contact
- semiconductor device
- mask pattern
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 41
- 239000011229 interlayer Substances 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000007789 gas Substances 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000012535 impurity Substances 0.000 abstract description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 스토리지노드콘택홀 형성시 식각마진을 확보하면서, 비트라인하드마스크의 손상을 방지하고, 수소원자가 배출되지 못하고 산화막내에 잔류하는 문제점을 해결하는 반도체 소자의 스토리지노드콘택플러그 제조방법을 제공하기 위한 것으로, 본 발명은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 하드마스크패턴을 형성하는 단계, 상기 하드마스크패턴을 식각마스크로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계, 상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계, 상기 하드마스크패턴을 제거하는 단계, 상기 보호막을 제거하는 단계, 상기 스토리지노드콘택홀을 매립하는 도전층을 형성하는 단계, 상기 도전층을 평탄화하여 스토리지노드콘택플러그를 형성하는 단계를 포함하고, 상기한 본 발명은 고온에서 폴리실리콘을 증착시 실리콘이 다량 함유된 질화막 또는 층간절연막에 포함된 불순물이 하드마스크로 사용된 물질의 영향을 받지 않고 쉽게 외부로 분리가 가능하며, 비트라인하드마스크의 손상을 방지할 수 있는 효과가 있다.
스토리지노드콘택플러그, 하드마스크패턴, 불순물분리
Description
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그제조방법을 설명하기 위한 공정 단면도,
도 2는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그의 제조방법을 설명하기 위한 단면도,
도 2a 내지 도 2f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드콘택플러그 형성방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 제1층간절연막
33 : 비트라인패턴 34 : 비트라인스페이서
35 : 제2층간절연막 36 : 하드마스크
37 : 스토리지노드콘택홀 38 : 보호막
39a : 스토리지노드콘택플러그
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 소자의 스토리지노드콘택플러그 형성방법에 관한 것이다.
반도체 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전용량은 최소한 확보되어야 한다. 최근에 반도체 소자의 크기가 나노급 극미세소자까지 작아짐에 따라 소자의 개발공정에서 캐패시터의 용량 확보를 위해 캐패시터산화막(Capacitor oxide)의 높이가 높아지는 추세이다. 이로 인해 스토리지 노드와 하부를 연결하는 스토리지 노드 콘택의 면적 역시 감소하고 있다. 따라서, 스토리지 노드 형성시 상부에 하드마스크로 폴리실리콘이나 질화막을 형성하고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그제조방법을 설명하기 위한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 제1층간절연막(12)을 형성하고, 층간절연막(12) 상에 비트라인전극(13a)과 비트라인하드마스크(13b)가 순차적으로 적층된 비트라인패턴(13)을 형성한다.
비트라인패턴(13) 사이를 덮는 제2층간절연막(14)을 형성하고, 제2층간절연막(14) 상에 하드마스크패턴(15)을 형성한다. 여기서, 하드마스크패턴(15)은 감광 막의 식각마진을 덜기 위한 것으로, 여기서는 폴리실리콘으로 형성한다. 하드마스크패턴(15)을 형성하기 위해, 도시되지는 않았지만 하드마스크 상에 감광막을 형성한다. 감광막을 노광 및 현상으로 패터닝하고, 감광막을 식각마스크로 하드마스크를 식각한다.
도 1b에 도시된 바와 같이, 하드마스크패턴(15)을 식각마스크로 제2층간절연막(14)과 제1층간절연막(12)을 식각하여 스토리지노드콘택홀(16)을 형성한다. 이어서, 스토리지노드콘택홀(16)을 매립하는 도전층을 형성하고, 도전층을 평탄화하여 스토리지노드콘택플러그(17)을 형성한다. 여기서, 도전층은 하드마스크패턴(15)과 같은 폴리실리콘으로 형성한다.
여기서, 스토리지노드콘택플러그(17)가 정상적으로 형성되었는지를 확인하려면 단면을 자르거나, 위쪽에 증착된 하드마스크패턴(15)을 제거하지 않는 한 확인이 어려운 문제점이 있다.
또한, 스토리지노드콘택플러그(17)를 위한 평탄화 작업시 도전층과 하드마스크패턴(15)을 함께 식각한다. 도전층과 하드마스크패턴(15)을 함께 식각하기 위해서는 많은 식각부담을 갖게 되는데, 이때 제2층간절연막(14)과의 식각선택비가 낮아 비트라인하드마스크(13b)가 드러나고 손실받게된다(100).
도 2는 종래 기술에 따른 반도체 소자의 스토리지노드콘택플러그 제조방법을 설명하기 위한 단면도이다.
도 2는 도 1a 및 도 1b와 같은 구조로 형성되고, 도 1a에서의 하드마스크패턴(15)으로 폴리실리콘이 형성된 문제를 해결하기 위해, 실리콘이 다량 함유된 질 화막(SRON, 20)으로 형성한다. 이하, 실리콘이 다량 함유된 질화막으로 형성된 하드마스크패턴을 '하드마스크패턴(20)'이라한다.
이어서, 하드마스크패턴(20)을 식각마스크로 제2층간절연막(14)과 제1층간절연막(12)을 식각하여 스토리지노드콘택홀(16)을 형성하고, 스토리지노드콘택홀(16)을 매립하는 도전층(17)을 형성한다.
이때, 후속 스토리지노드콘택플러그를 형성하기 위한 평탄화 진행 후, 스토리지노드콘택플러그가 정상적으로 형성되었는지의 확인은 가능하지만, 제2층간절연막(14)에 포함된 불순물(예를 들면, H2)이 외부로 배출 되지 못하기 때문에 소자 수율을 저하시키는 원인으로 작용하는 문제점이 있다. 이러한 문제점은 도 1a 및 도 1b에 도시된 폴리실리콘으로 형성된 하드마스크패턴의 경우도 동일하게 적용된다.
또한, 스토리지노드콘택플러그는 셀 영역에서만 진행되기 때문에 주변영역(PERI)은 절연막의 특성이 더욱 떨어지게 되고, 폴리실리콘에 비해 실리콘이 다량 함우된 질화막의 경우 더욱 심해진다.
표 1은 스토리지노드콘택홀 식각용 하드마스크패턴으로 사용되는 질화막의 물질 분석표이다.
| 하드마스크패턴 | N-H 결합함량(％) | Si-H 결합함량(％) |
| SiON | 18.66 | 0.52 |
| SRON | 3.55 | 18.84 |
| ARC | 2.35 | 11.55 |
| IMO1SiON | 21.71 | 0.49 |
| IMO2SROX | 6.75 | 1.91 |
표 1을 참조하면, SRON의 경우 질소와 수소의 결합함량이 3.55％로, 실리콘과 수소의 결합함량이 18.84％가 되는데, 스토리지노드콘택플러그용 도전층을 형성할 때, 수소원자가 외부로 배출되지 못하고 하드마스크패턴의 실리콘이나 질소와 결합되어 산화막내에 함께 증착되는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 스토리지노드콘택홀 형성시 식각마진을 확보하면서, 비트라인하드마스크의 손상을 방지하고, 수소원자가 배출되지 못하고 산화막내에 잔류하는 문제점을 해결하는 반도체 소자의 스토리지노드콘택플러그 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 하드마스크패턴을 형성하는 단계, 상기 하드마스크패턴을 식각마스크로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계, 상기 스토리지노드콘택홀을 매립하는 보호막을 형성하는 단계, 상기 하드마스크패턴을 제거하는 단계, 상기 보호막을 제거하는 단계, 상기 스토리지노드콘택홀을 매립하는 도전층을 형성하는 단계, 상기 도전층을 평탄화하여 스토리지노드콘택플러그를 형성하는 단계를 포함한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 스토리지노드콘택플러그 제조방법을 설명하기 위한 공정 단면도이다.
도 3a에 도시된 바와 같이, 반도체 기판(31) 상부에 제1층간절연막(32)을 형성한다. 이어서, 제1층간절연막(32) 상에 금속배리어막(33a), 텅스텐막(33b)과 비트라인하드마스크(33c)가 순차로 적층된 복수의 비트라인패턴(33)을 형성한다.
이어서, 비트라인패턴(33)의 측벽에 비트라인스페이서(34)를 형성한다.
다음으로, 비트라인패턴(33) 사이를 채우는 제2층간절연막(35)을 형성한다.
이어서, 제2층간절연막(35) 상에 스토리지노드콘택홀 영역을 오픈시키는 하드마스크패턴(36)을 형성한다. 여기서, 하드마스크패턴(36)은 감광막으로 식각할 때보다 식각마진을 증가시키기 위한 것으로, 600Å∼1500Å의 높이로 형성하고, 폴리실리콘 또는 실리콘이 다량 함유된 질화막(Silicon Rich Oxide Nitride;SRON, 이하 'SRON'이라 한다.)으로 형성한다.
이때, SRON의 실리콘함유량이 20％∼50％가 되도록 형성한다. SRON은 350℃∼500℃의 온도에서 형성하고, 실리콘의 함유량은 증착온도에 따라 달라진다.
위와 같이, 하드마스크패턴(36)을 형성하기 위해서 먼저, 하드마스크패턴(36) 상에 도시되지는 않았지만 감광막을 형성하고, 감광막을 노광 및 현상으로 패터닝하여, 패터닝된 감광막을 식각마스크로 하드마스크패턴(36)을 식각하여 스토리지노드콘택홀 영역을 오픈시키고, 감광막을 산소플라즈마를 이용하여 제거한다.
이어서, 하드마스크패턴(36)을 식각마스크로 제2층간절연막(35)과 제1층간절 연막(32)을 식각하여 스토리지노드콘택홀(37)을 형성한다.
도 3b에 도시된 바와 같이, 스토리지노드콘택홀(37)의 내부를 채우면서 하드마스크패턴(36) 상부에 보호막(38)을 형성한다. 여기서, 보호막(38)은 후속 하드마스크패턴(36) 제거시 식각잔류물 방지 또는 스토리지노드콘택홀(37) 내부에 어택(attack)을 방지하기 위한 것으로, 스핀코팅으로 형성한다.
또한, 보호막(38)은 하드마스크패턴(36)의 상부에 50Å∼200Å의 두께가 되도록 형성하되, 유기반사방지막(Organic Bottom Anti Reflect Coating;OBARC) 또는 감광막(Photo Resist;PR)으로 형성한다.
도 3c에 도시된 바와 같이, 하드마스크패턴(36)을 제거한다. 이때, 하드마스크패턴(36)과 보호막(38)이 동시에 제거된다.
또한, 하드마스크패턴(36)이 실리콘이 다량 함유된 질화막일 경우, 하드마스크패턴(36)의 식각은 C가 함유된 가스, F가 함유된 가스, S가 함유된 가스 및 N이 함유된 가스로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시하되, 바람직하게는 CF4, SF6, CHF3 및 NF3 로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시한다.
도 3d에 도시된 바와 같이, 스토리지노드콘택홀(37) 내부를 채우고 있는 보호막(38)을 제거한다. 이때, 보호막(38)의 제거는 상기한 실리콘이 다량 함유된 질화막과 같은 C가 함유된 가스, F가 함유된 가스, S가 함유된 가스 및 N이 함유된 가스로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시하되, CF4, SF6, CHF3 및 NF3 로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시한다.
도 3e에 도시된 바와 같이, 보호막이 제거된 후 노출된 스토리지노드콘택홀(37)의 내부를 매립할때까지, 제2층간절연막(35) 상에 도전층(39)을 형성한다. 여기서, 도전층(39)은 후속 스토리지노드콘택플러그를 형성하기 위한 것으로, 폴리실리콘으로 형성한다.
이때, 도전층(39)은 증착시 증착온도에 의해 제2층간절연막(35)에 포함된 불순물(예를들어, H2)이 쉽게 외부로 탈리가 가능하다. 이는 상기 공정에서 하드마스크패턴을 제거하여서 하드마스크패턴의 영향을 받지 않기 때문이다.
도 3f에 도시된 바와 같이, 도전층(39)을 평탄화하여 스토리지노드콘택플러그(39a)를 형성한다. 이때, 상기 공정에서 하드마스크패턴이 이미 제거되었기 때문에 도전층(39)만 평탄화 공정을 진행하여 종래 하드마스크패턴과 함께 평탄화를 진행할때에 비해서 식각부담이 적어 제2층간절연막(35)의 손실이 작아진다.
상기한 본 발명은, 보호막을 형성하여 하드마스크패턴을 도전층 형성전에 제거함으로써, 하드마스크패턴으로 인해 불순물이 분리되지 못하고 제2층간절연막내에 잔류하는 문제점과 하드마스크패턴까지 함께 식각할때 식각선택비를 높여 비트라인하드마스크까지 손상되는 문제점을 해결할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 고온에서 폴리실리콘을 증착시 실리콘이 다량 함유된 질화막 또는 층간절연막에 포함된 불순물이 하드마스크로 사용된 물질의 영향을 받지 않고 쉽게 외부로 분리가 가능하며, 비트라인하드마스크의 손상을 방지할 수 있는 효과가 있다.
Claims (10)
- 반도체 기판 상부에 층간절연막을 형성하는 단계;상기 층간절연막 상에 하드마스크패턴을 형성하는 단계;상기 하드마스크패턴을 식각마스크로 상기 층간절연막을 식각하여 스토리지노드콘택홀을 형성하는 단계;상기 스토리지노드콘택홀을 매립하고 하드마스크패턴 상에 보호막을 형성하는 단계;상기 층간절연막의 표면이 드러나도록 하드마스크패턴과 보호막을 제거하는 단계;상기 스토리지노드콘택홀의 내부에 잔류하는 보호막을 제거하는 단계;상기 스토리지노드콘택홀을 매립하는 도전층을 형성하는 단계; 및상기 도전층을 평탄화하여 스토리지노드콘택플러그를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 보호막은,스핀코팅으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서,상기 보호막은,유기반사방지막 또는 감광막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항에 있어서,상기 보호막은,상기 하드마스크 상부에서 50Å∼200Å의 높이가 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 하드마스크는,실리콘이 다량 함유된 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제5항에 있어서,상기 실리콘이 다량 함유된 질화막은,실리콘이 20％∼50％의 함유량을 갖는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서,상기 실리콘이 다량 함유된 질화막은,350℃∼500℃의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항 내지 제7항 중 어느 한 항에 있어서,상기 보호막 또는 실리콘이 다량 함유된 질화막을 식각하는 단계는,C가 함유된 가스, F가 함유된 가스, S가 함유된 가스 및 N이 함유된 가스로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제3항 내지 제7항 중 어느 한 항에 있어서,상기 보호막 또는 실리콘이 다량 함유된 질화막을 식각하는 단계는,CF4, SF6, CHF3 및 NF3 로 이루어진 군 중에서 선택된 어느 하나 또는 두가지 이상이 혼합된 가스에 산소가스를 첨가한 가스를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 도전층은,폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114948A KR100704474B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 소자의 스토리지노드콘택플러그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050114948A KR100704474B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 소자의 스토리지노드콘택플러그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100704474B1 true KR100704474B1 (ko) | 2007-04-09 |
Family
ID=38161076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050114948A KR100704474B1 (ko) | 2005-11-29 | 2005-11-29 | 반도체 소자의 스토리지노드콘택플러그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100704474B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058518A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 반도체 소자의 제조방법 |
| JP2004200693A (ja) * | 2002-12-17 | 2004-07-15 | Texas Instruments Inc | 二重食刻構造を形成する方法 |
| KR20040079180A (ko) * | 2003-03-06 | 2004-09-14 | 삼성전자주식회사 | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |
| KR20060064289A (ko) * | 2004-12-08 | 2006-06-13 | 삼성전자주식회사 | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 |
-
2005
- 2005-11-29 KR KR1020050114948A patent/KR100704474B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058518A (ko) * | 2000-12-30 | 2002-07-12 | 박종섭 | 반도체 소자의 제조방법 |
| JP2004200693A (ja) * | 2002-12-17 | 2004-07-15 | Texas Instruments Inc | 二重食刻構造を形成する方法 |
| KR20040079180A (ko) * | 2003-03-06 | 2004-09-14 | 삼성전자주식회사 | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |
| KR20060064289A (ko) * | 2004-12-08 | 2006-06-13 | 삼성전자주식회사 | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602068B2 (en) | Dual-damascene process to fabricate thick wire structure | |
| KR100673884B1 (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| US7713813B2 (en) | Methods of forming capacitors | |
| US20060183280A1 (en) | Metal-insulator-metal capacitors and methods of forming the same | |
| US20110294276A1 (en) | Method of manufacturing semiconductor device | |
| CN112750760A (zh) | 自对准双图案化 | |
| US20060054960A1 (en) | Semiconductor device and method for fabricating the same | |
| US7582528B2 (en) | Method of fabricating a flash memory device | |
| KR100672780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| US7736972B2 (en) | Method for forming storage electrode of semiconductor memory device | |
| US6632707B1 (en) | Method for forming an interconnect structure using a CVD organic BARC to mitigate via poisoning | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100704474B1 (ko) | 반도체 소자의 스토리지노드콘택플러그 제조방법 | |
| JP4587604B2 (ja) | 半導体装置の製造方法 | |
| KR100819636B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| US6924189B2 (en) | Method for manufacturing capacitor bottom electrode of semiconductor device | |
| US6821885B2 (en) | Semiconductor device and method for manufacturing the same | |
| TWI744059B (zh) | 半導體裝置的形成方法 | |
| KR101175259B1 (ko) | 반도체 장치 제조 방법 | |
| KR101043734B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050046428A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법 | |
| KR100701425B1 (ko) | 반도체소자 제조 방법 | |
| KR100485180B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20000007304A (ko) | 반도체 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |