KR20000007304A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20000007304A KR20000007304A KR1019980026583A KR19980026583A KR20000007304A KR 20000007304 A KR20000007304 A KR 20000007304A KR 1019980026583 A KR1019980026583 A KR 1019980026583A KR 19980026583 A KR19980026583 A KR 19980026583A KR 20000007304 A KR20000007304 A KR 20000007304A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etching
- insulating film
- film
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000003860 storage Methods 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000006227 byproduct Substances 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 239000004615 ingredient Substances 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 52
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 소오스 영역, 드레인 영역 및 게이트 전극을 갖는 트렌지스터가 형성된 반도체 기판상에 다층절연막이 형성된다. 이 경우, 상기 다층 절연막의 최상부층은 질소 성분을 포함한다. 상기 드레인 영역상에 형성된 상기 절연막이 부분적으로 식각되어 콘택 홀이 형성되고, 상기 콘택 홀이 제 1 도전막으로 채워져 상기 드레인과 전기적으로 연결되는 스토리지 콘택 플러그가 형성된다. 상기 절연막상에 상기 스토리지 콘택 플러그와 전기적으로 연결되는 제 2 도전막이 형성되고, 상기 스토리지 콘택 플러그 양측의 절연막 상에 형성된 상기 제 2 도전막이 과식각되어 스토리지 노드가 형성되는데, 상기 과식각 중, 상기 다층절연막의 최상부층이 식각되면서 발생되는 식각 부산물들이 상기 스토리지 노드 및 상기 절연막 최상부층 식각으로 노출되는 스토리지 콘택 플러그의 양측벽들상에, 이 양측벽들이 식각되는 것을 방지하는 식각방지막을 형성한다. 이와 같은 반도체 메모리 장치에 의해서, 스토리지 노드의 형성을 위한 과식각으로 콘택 홀내의 스토리지 콘택 플러그가 식각되어 발생되는 저항의 증가 및 스토리지 노드의 쓰러짐을 방지 할 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 DRAM 장치의 제조 방법에 관한 것이다.
DRAM 장치의 집적도가 증가 되면서, DRAM 장치내의 셀 트랜지스터의 크기 뿐만 아니라, 상기 셀 트랜지스터가 차지할 수 있는 면적 또한 감소하게 되었다. 그러나, 셀 트랜지스터의 크기는 감소 되더라도, 셀 커패시터의 커패시턴스는 감소될 수 없기 때문에 셀 커패시터의 커패시턴스를 확보할 수 있는 여러 가지의 DRAM 셀 커패시터 제조 방법들이 고안 되었다. 그 중 하나가 스토리지 노드의 표면적이 X축, Y축으로 감소되는 양만큼, Z축으로 스토리지 노드의 높이를 높혀, 감소된 표면적을 보상함으로써, 셀 커패시터의 커패시턴스를 확보하는 방법이다.
디자인 룰(design rule)이 0.1 이하로 되면서 스토리지 노드의 높이는 약 10000Å이 되고, 아스펙트 레시오(aspect ratio)는 약 5 정도가 된다. 스토리지 콘택 플러그의 상부 직경의 크리티컬 디멘션(critical demention)이 약 200 nm 정도 되고, 스토리지 노드 단면의 모양은 거의 수직 모양에 가깝게 된다. 기존 스토리지 노드의 형성을 위해 건식 식각 설비로 AMT 사의 MxP 챔버를 이용하는 DRAM 셀 커패시터의 제조에서는 매립 콘택(burid contact), 즉 스토리지 콘택 플러그의 상부 영역에서 폴리가 과식각됨으로써 발생되는 언더 컷(under cut), 즉 측벽 노칭(sidewall notching)으로 스토리지 노드가 부러지거아, 떨어져 나가는 문제점이 발생하게 된다. 이는 스토리지 노드의 형성을 위한 폴리 식각 공정에서 인접한 스토리지 노드간 전기적 브리지(bridge)를 방지하기 위해 스토리지 노드의 하부 영역에서 상당한 과식각 공정이 수행되기 때문이다.
이를 개선하기 위해 최근에는 TCP(transform coupled plasma) 설비가 사용된다. 그러나 이 또한, 어느 정도의 개선 효과는 있으나 여전히 상기 문제점을 해결하는 데에는 미흡하다.
도 1은 종래의 반도체 장치를 나타내는 도면이다.
도 1을 참조하면, 먼저 활성 영역과 비활성 영역을 정의하여 소자 격리 영역(12)이 형성되어 있고, 상기 활성 영역의 반도체 기판(10)상에 게이트 산화막을 사이에 두고 게이트 전극(14)이 형성되어 있다. 상기 게이트 전극(14)을 포함하여 반도체 기판상에 층간 절연막(18), ILD(inetrlayer dielectric)막이 형성되어 있다. 상기 층간 절연막(18)이 건식 식각되어 게이트 전극(14) 일측의 반도체 기판을 노출시키는 오프닝(20)이 형성되어 있고, 상기 오프닝이 도전막, 예컨대 폴리실리콘막으로 채워져 형성된 스토리지 콘택 플러그(22)가 형성되어 있다. 상기 스토리지 콘택 플러그(22)와 상기 층간 절연막(18)상에 도전막이 형성되고, 상기 도전막이 식각되어 형성된 스토리지 노드(24)가 형성되어 있다.
앞서 언급한 바와같이, 상기 TCP 설비에서의 과식각 공정에서 에쳔트(echant)가 하부막에 도달되면서 스토리지 노드 양측의 층간 절연막 상부 영역이 포지티브(positive)로 챠징(charging)되고, 스토리지 콘택 플러그는 네가티브(negative)로 챠징되어 포지티브 극성을 가진 플라즈마가 스토리지 콘택 플러그의 상부 영역에 모여들게 되어, 이로 인해 도 1에 도시된 바와같이, 상기 언더컷(undercut) 영역‘A’이 발생하게 된다. 상기 식각 공정에서 기존의 하부막이 식각되면서 식각 부산물로 SiFX계열의 물질을 발생시켰고, 이 부산물로 상기 스토리지 노드 양측벽상에 막을 형성시켜 스토리지 노드 및 스토리지 콘택 플러그인, 폴리실리콘막의 식각을 방지하려 했다. 그러나 SiFX계열의 부산물에 의해서는 상기 문제를 해결할 수 없었다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 스토리지 노드의 형성을 위한 도전막 하부에 형성되는 절연막을 종래의 막과 달리 함으로써, 상기 절연막이 식각되면서 발생되는 식각 부산물로 스토리지 콘택 플러그의 상부 영역 및 스토리지 노드가 과식각되는 것을 방지할 수 있는 식각방지막을 형성할 수 있어 안정된 커패시터를 형성시킬 수 있는 반도체 장치의 제조 방법을 제공함에 그 목적이 있다.
도 1은 종래의 DRAM 장치를 나타내는 단면도;
도 2a 내지 도 2d는 본 발명의 실시예에 따른 DRAM 장치의 제조 공정을 순차적으로 나타내는 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102 : 소자 격리 영역
14, 104 : 게이트 전극 16 : 소오스/드레인 영역
18, 108 : 절연막 22, 114 : 스토리지 콘택 플러그
110 : SiON 및 SiN 116 : 스토리지 노드
118 : 식각방지막
(구성)
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 반도체 장치의 제조 방법은, 반도체 기판상에 다층 절연막을 형성하는 단계와; 상기 다층 절연막의 최상부층은 질소 성분을 포함하고, 상기 다층 절연막을 선택적으로 식각하여 콘택 홀을 형성하는 단계와; 상기 절연막상에 상기 콘텍 홀을 통해 상기 반도체 기판과 전기적으로 연결되는 도전막을 형성하는 단계와; 상기 콘택 홀 양측의 상기 다층절연막상에 있는 상기 도전막을 과식각하여 도전 패턴을 형성하되, 상기 과식각 중, 상기 절연막의 최상부층이 식각되어 발생되는 식각 부산물이 상기 도전 패턴의 양측벽상에 이 양측벽이 식각되는 것을 방지하는 식각방지막을 형성하는 단계를 포함한다.
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 소오스 영역, 드레인 영역 및 게이트 전극을 갖는 트렌지스터가 형성된 반도체 기판상에 다층절연막을 형성하는 단계와; 상기 다층 절연막의 최상부층은 질소 성분을 포함하고, 상기 드레인 영역 상에 형성된 상기 절연막을 부분적으로 식각하여 콘택 홀을 형성하는 단계와; 상기 콘택 홀을 제 1 도전막으로 채워 상기 드레인과 전기적으로 연결되는 스토리지 콘택 플러그를 형성하는 단계와; 상기 절연막상에 상기 스토리지 콘택 플러그와 전기적으로 연결되는 제 2 도전막을 형성하는 단계와; 상기 스토리지 콘택 플러그 양측의 절연막 상에 형성된 상기 제 2 도전막을 과식각하여 스토리지 노드를 형성하되, 상기 과식각 중, 상기 다층절연막의 최상부층이 식각되면서 발생되는 식각 부산물이 상기 스토리지 노드 및 상기 절연막 최상부층 식각으로 노출되는 스토리지 콘택 플러그의 양측벽들상에 이 양측벽들이 식각되는 것을 방지하는 식각방지막을 형성하는 단계를 포함한다.
도 2c를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 제조방법은, 질소 성분을 포함하는 다층 절연막의 최상부층상의 제 2 도전막을 과식각하여 스토리지 노드를 형성하는데, 상기 과식각 중, 상기 다층절연막의 최상부층이 식각되면서 발생되는 식각 부산물이 상기 스토리지 노드 및 상기 절연막 최상부층 식각으로 노출되는 스토리지 콘택 플러그의 양측벽들상에, 이 양측벽들이 식각되는 것을 방지하는 식각방지막을 형성한다. 이와 같은 반도체 장치의 제조 방법에 의해서 스토리지 노드의 형성을 위한 과식각으로 콘택 홀 내의 스토리지 콘택 플러그 및 스토리지 노드가 식각되어 발생되는 저항의 증가 및 스토리지 노드의 쓰러짐을 방지 할 수 있다.
(실시예)
이하, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 DRAM 장치의 제조 방법을 순차적으로 보여주는 흐름도이다.
먼저, 도 2a를 참조하면, 반도체 기판(100) 상에 활성 영역과 비활성 영역을 정의하기 위한 소자 격리 영역(102)이 형성되고, 상기 활성 영역 상에 게이트 산화막(도면 미도시)을 사이에 두고 게이트 전극(104)이 형성된다. 예컨대 상기 게이트 전극(104)은 폴리실리콘막(104a), 텅스텐 실리사이드막(104b), 실리콘 질화막(104c)이 차례로 적층되어 구성될 수 있다. 상기 게이트 전극(104)의 양측에 있는 반도체 기판(100)내에 소오스/드래인 영역(106)이 형성된다.
상기 반도체 기판(100)상에 상기 게이트 전극(104)를 포함하여 제 1 절연막(108)이 형성되고, 상기 제 1 절연막(108)상에 제 2 절연막(110)이 형성된다. 이는 후속 공정에서, 상기 제 2 절연막(110)이 식각되면서 발생되는 식각 부산물이 스토리지 노드의 하부 영역 및 스토리지 콘택 플러그의 상부 영역에 막을 형성시켜, 이 막이 상기 스토리지 콘택 플러그의 상부 영역과 스토리지 노드의 하부 영역의 폴리실리콘이 과식각 되는 것을 방지하는 패시베이션(passivation)막 역활을 하기 위해서 이다. 상기 제 2 절연막은 200Å - 600Å 범위내의 두께를 갖도록 형성된다. 예컨대, 상기 제 2 절연막(110)은 SiON이나 SiN으로 형성될 수 있다.
상기 제 2 절연막(110)상에서 포토레지스트막이 형성되고, 베리드 콘택(burid contact), 즉 스토리지 콘택 플러그가 형성될 부위의 제 2 절연막(110)의 일부가 노출되도록, 상기 포토래지스트막(도면 미도시)이 사진 식각 공정으로 식각되어 포토레지스트 패턴이 형성된다.
상기 포토래지스트 패턴이 마스크로 사용되어 상기 제 2 절연막(110) 및 제 1 절연막(108)이 차례로 식각되어 상기 드레인 영역(16)을 노출시키는 스토리지 콘택 홀(112)이 형성된다. 다음, 잘 알려진 식각 공정에 의해 상기 포토레지스트 패턴이 제거된다. 상기 스토리지 콘택 홀(112)을 포함하여 상기 제 2 절연막(110)상에 제 1 도전막이 형성되어 상기 베리드 콘택 홀(112)을 채우게 된다. 이로써, 베리드 콘택, 즉 스토리지 콘택 플러그가 형성된다. 상기 제 1 도전막은 폴리실리콘으로 형성된다. 다음, 상기 스토리지 콘택 플러그 양측에 있는 제 2 절연막(110)의 상부 표면이 노출될 때까지 상기 제 1 도전막이 평탄화 식각된다. 예컨대, 상기 평탄화 식각 공정은 CMP 공정이나 에치백 공정으로 수행될 수 있다.
이어서, 상기 스토리지 콘택 플러그(114)와 제 2 절연막(110)상에 스토리지 노드 형성용 제 2 도전막이 형성된다. 상기 제 2 도전막은 8000Å - 12000Å 범위내의 두께를 갖는 폴리실리콘으로 형성된다. 상기 제 2 도전막상에 제 3 절연막(도면 미도시)이 형성된다. 이는 상기 제 2 도전막을 식각하는 공정에서 마스크로 사용하기 위해서이다. 예컨대, SiON 막이 형성된다. 상기 제 3 절연막상에 포토레지스트막이 형성되고, 스토리지 노드를 형성하기 위해 페턴닝 되어 스토리지 노드 형성을 위한 포토레지스트막와 제 3 절연막으로 이루어진 패턴이 형성된다. 상기 패턴이 마스크로 사용되어 상기 제 2 도전막이 건식 식각되어 도전 패턴, 즉 스토리지 노드(116)가 형성된다. 상기 제 2 도전막의 건식 식각 공정은, 약 400W 내지 800W의 소오스 파워 및 약 30W 내지 100W의 바이어스 퍼워 조건에서, 약 20 sccm 내지 50 sccm의 Cl2가스, 약 1 sccm 내지 10 sccm의 N2가스 및 약 1 sccm 내지 10 sccm의 SF6가스가 사용되어 수행된다.
이 경우, 상기 제 2 절연막(110) 상부 표면이 노출되고도, 상기 스토리지 노드간의 전기적 브리지(bridge)를 방지하기 위한 상당한 과식각 공정이 수행되어, 상기 제 2 절연막(110)의 일부가 식각된다. 이때 상기 제 2 절연막(110)이 식각되면서 발생되는 SiFXNY의식각 부산물이 스토리지 콘택 플러그(116)의 양측벽에 식각방지막(118)을 형성하고, 이 식각방지막(118)이 패시베이션막 역할을 함으로써, 상기 과식각 공정에서 상기 스토리지 노드의 하부 영역 및 스토리지 콘택 플러그(116) 상부 영역이 식각되는 것이 방지된다.
다음 상기 스토리지 노드(116)상에 마스크로 사용되었된 포토레지스트막과 제 3 절연막이 차례로 제거된다. 이 경우 상기 제 3 절연막 제거시 상기 스토리지 노드 양측의 제 2 절연막(110)과 상기 식각 부산물로 형성된 식가방지막(118)도 제 거된다. 상기 제 3 절연막 제거 공정은 H3PO4를 사용하여 약 100℃ 내지 200℃ 온도 조건에서 약 1분에서 10분간 수행되는 식각 공정 후 SC-1을 사용하여 약 50℃ 내지 100℃ 온도 조건에서 약 1분에서 10분간 수행되는 세정 공정을 포함한다.
본 발명은 종래 DRAM 장치의 제조 방법에서, 스토리지 노드 형성을 위한 폴리실리콘막 식각 공정에서 스토리지 노드의 하부, 즉 스토리지 콘택 플러그의 상부 영역의 도전막이 식각되어 저항이 증가하는 문제, 그리고 상기 식각으로 인해 스토리지 노드가 쓰러지거나 떨어져 나가 인접한 스토리지 노드와 전기적 브리지를 발생시켜 소자가 오동작 하는 문제를 해결한 것으로써, 상기 폴리실리콘막 식각 공정 중, 상기 스토리지 노드 및 스토리지 콘택 플러그의 측벽들에 이 측벽들의 식각을 방지하는 식각방지막을 형성시킴으로써 스토리지 노드 및 스토리지 콘택 플러그가 안정적으로 형성될 수 있는 효과가 있다.
Claims (17)
- 반도체 기판상에 다층 절연막을 형성하는 단계와; 상기 다층 절연막의 최상부층은 질소 성분을 포함하고,상기 다층 절연막을 선택적으로 식각하여 콘택 홀을 형성하는 단계와;상기 절연막상에 상기 콘텍 홀을 통해 상기 반도체 기판과 전기적으로 연결되는 도전막을 형성하는 단계와;상기 콘택 홀 양측의 상기 다층 절연막상에 있는 상기 도전막을 과식각하여 도전 패턴을 형성하되, 상기 과식각 중, 상기 절연막의 최상부층이 식각되어 발생되는 식각 부산물이 상기 도전 패턴 양측벽에 이 양측벽이 식각되는 것을 방지하는 식각방지막을 형성하는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 도전막은 폴리실리콘으로 형성되는 반도체 장치의 제조방법
- 제 1 항에 있어서,상기 다층 절연막의 최상부층은 SiON 및 SiN 중 어느 하나로 형성되는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 다층 절연막의 최상부층은 200Å - 600Å 범위내의 두께를 갖도록 형성되는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 도전막은 8000Å - 12000Å의 두께를 갖도록 형성되는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 도전막의 식각 단계는 건식 식각 공정으로 수행되는 반도체 장치의 제조 방법.
- 제 6 항에 있어서,상기 건식 식각 공정은 20 - 50 sccm의 Cl2, 1 - 10 sccm의 N2및 1 - 10 sccm의 SF6로 구성된 혼합 가스를 사용하여, 2 - 30 mT 범위내의 압력에서 400 - 800 W 범위내의 소오스 파워와 30 - 100 W 범위내의 바이어스 파워로 수행되는 반도체 장치의 제조 방법.
- 제 1 항에 있어서,상기 식각 방지막은 SiFXNY로 형성되는 반도체 장치의 제조 방법.
- 소오스 영역, 드레인 영역 및 게이트 전극을 갖는 트렌지스터가 형성된 반도체 기판상에 다층절연막을 형성하는 단계와; 상기 다층 절연막의 최상부층은 질소 성분을 포함하고,상기 드레인 영역 상에 형성된 상기 절연막을 부분적으로 식각하여 콘택 홀을 형성하는 단계와;상기 콘택 홀을 제 1 도전막으로 채워 상기 드레인과 전기적으로 연결되는 스토리지 콘택 플러그를 형성하는 단계와;상기 절연막상에 상기 스토리지 콘택 플러그와 전기적으로 연결되는 제 2 도전막을 형성하는 단계와;상기 스토리지 콘택 플러그 양측의 절연막 상에 형성된 상기 제 2 도전막을 과식각하여 스토리지 노드를 형성하되, 상기 과식각 중, 상기 다층절연막의 최상부층이 식각되면서 발생되는 식각 부산물이 상기 스토리지 노드 및 상기 절연막 최상부층 식각으로 노출되는 스토리지 콘택 플러그의 양측벽에 이 양측벽이 식각되는 것을 방지하는 식각방지막을 형성하는 반도체 메모리 장치의 제조 방법.
- 제 9 항에 있어서,상기 제 1 도전막은 폴리실리콘으로 형성되는 반도체 장치의 제조 방법.
- 제 9 항에 있어서,상기 제 2 도전막은 폴리실리콘으로 형성되는 반도체 장치의 제조 방법.
- 제 9 항에 있어서,상기 다층 절연막의 최상부층은 SiON 및 SiN 중 어느 하나로 형성되는 반도체 메모리 장치의 제조 방법.
- 제 9 항에 있어서,상기 다층 절연막의 최상부층은 200Å - 600Å 범위내의 두께를 갖도록 형성되는 반도체 메모리 장치의 제조 방법.
- 제 9 항에 있어서,상기 폴리실리콘막은 8000Å - 12000Å의 두께를 갖도록 형성되는 반도체 메모리 장치의 제조 방법.
- 제 9 항에 있어서,상기 폴리실리콘막의 식각 단계는 건식 식각 공정으로 수행되는 반도체 메모리 장치의 제조 방법.
- 제 15 항에 있어서,상기 건식 식각 공정은 20 - 50 sccm의 Cl2, 1 - 10 sccm의 N2및 1 - 10 sccm의 SF6로 구성된 혼합 가스를 사용하여, 2 - 30 mT 범위내의 압력에서 400 - 800 W 범위내의 소오스 파워와 30 - 100 W 범위내의 바이어스 파워로 수행되는 반도체 메모리 장치의 제조 방법.
- 제 9 항에 있어서,상기 식각방지막은 SiFXNY로 형성되는 반도체 메모리 장치의 제조 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026583A KR100272670B1 (ko) | 1998-07-02 | 1998-07-02 | 반도체 장치의 제조 방법 |
| TW088107220A TW406412B (en) | 1998-07-02 | 1999-05-04 | Manufacture the DRAM cell capacitor |
| CNB991094131A CN1299352C (zh) | 1998-07-02 | 1999-06-29 | 制造动态随机存取存储器单元电容器的方法 |
| US09/343,353 US6238970B1 (en) | 1998-07-02 | 1999-06-30 | Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern |
| JP18900799A JP3987239B2 (ja) | 1998-07-02 | 1999-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980026583A KR100272670B1 (ko) | 1998-07-02 | 1998-07-02 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000007304A true KR20000007304A (ko) | 2000-02-07 |
| KR100272670B1 KR100272670B1 (ko) | 2000-12-01 |
Family
ID=19542816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980026583A KR100272670B1 (ko) | 1998-07-02 | 1998-07-02 | 반도체 장치의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6238970B1 (ko) |
| JP (1) | JP3987239B2 (ko) |
| KR (1) | KR100272670B1 (ko) |
| CN (1) | CN1299352C (ko) |
| TW (1) | TW406412B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625393B1 (ko) * | 2004-01-05 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546363B1 (ko) * | 2003-08-13 | 2006-01-26 | 삼성전자주식회사 | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 |
| CN112599474B (zh) * | 2020-12-21 | 2023-04-07 | 维沃移动通信(重庆)有限公司 | 闪存器件制作方法、闪存器件及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5208657A (en) * | 1984-08-31 | 1993-05-04 | Texas Instruments Incorporated | DRAM Cell with trench capacitor and vertical channel in substrate |
| US5494841A (en) * | 1993-10-15 | 1996-02-27 | Micron Semiconductor, Inc. | Split-polysilicon CMOS process for multi-megabit dynamic memories incorporating stacked container capacitor cells |
| JP2972554B2 (ja) * | 1995-05-31 | 1999-11-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100207462B1 (ko) * | 1996-02-26 | 1999-07-15 | 윤종용 | 반도체 장치의 커패시터 제조방법 |
| KR100274593B1 (ko) * | 1997-09-04 | 2000-12-15 | 윤종용 | 디램 셀 캐패시터 및 그의 제조 방법 |
| KR100289389B1 (ko) * | 1998-03-05 | 2001-06-01 | 김영환 | 반도체소자의캐패시터제조방법 |
| KR100268421B1 (ko) * | 1998-04-18 | 2000-10-16 | 윤종용 | 커패시터 및 그의 제조 방법 |
-
1998
- 1998-07-02 KR KR1019980026583A patent/KR100272670B1/ko not_active IP Right Cessation
-
1999
- 1999-05-04 TW TW088107220A patent/TW406412B/zh not_active IP Right Cessation
- 1999-06-29 CN CNB991094131A patent/CN1299352C/zh not_active Expired - Fee Related
- 1999-06-30 US US09/343,353 patent/US6238970B1/en not_active Expired - Lifetime
- 1999-07-02 JP JP18900799A patent/JP3987239B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100625393B1 (ko) * | 2004-01-05 | 2006-09-19 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6238970B1 (en) | 2001-05-29 |
| CN1299352C (zh) | 2007-02-07 |
| JP2000068480A (ja) | 2000-03-03 |
| JP3987239B2 (ja) | 2007-10-03 |
| CN1241024A (zh) | 2000-01-12 |
| KR100272670B1 (ko) | 2000-12-01 |
| TW406412B (en) | 2000-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6204143B1 (en) | Method of forming high aspect ratio structures for semiconductor devices | |
| TWI250579B (en) | Method for fabricating semiconductor device | |
| KR100270211B1 (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| KR20000008401A (ko) | 디램 장치의 제조 방법 | |
| US6897159B1 (en) | Method for fabricating semiconductor device | |
| KR100301370B1 (ko) | 디램셀커패시터의제조방법 | |
| US6238968B1 (en) | Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein | |
| US5668039A (en) | Method for forming crown-shape capacitor node with tapered etching | |
| KR100744672B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100685677B1 (ko) | 반도체 소자 제조 방법 | |
| KR100272670B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100292941B1 (ko) | 디램셀커패시터의제조방법 | |
| KR100290587B1 (ko) | 반도체장치제조방법 | |
| TWI770857B (zh) | 製造半導體裝置的方法 | |
| KR100593955B1 (ko) | 반도체 메모리 소자의 스토리지 노드 형성방법 | |
| KR100695417B1 (ko) | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20050053286A (ko) | 캐패시터 콘택 플러그들 사이의 층간절연막 내에 분리패턴을 구비하는 반도체 소자 및 그 제조 방법들 | |
| KR20040060317A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20060029007A (ko) | 반도체 소자 제조 방법 | |
| KR20020054808A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR19990084521A (ko) | 디램 장치 및 그의 제조방법 | |
| KR20040057583A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20000045364A (ko) | 반도체소자의 저장전극 형성방법 | |
| JPH10313104A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |