KR20040057583A - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20040057583A
KR20040057583A KR1020020084344A KR20020084344A KR20040057583A KR 20040057583 A KR20040057583 A KR 20040057583A KR 1020020084344 A KR1020020084344 A KR 1020020084344A KR 20020084344 A KR20020084344 A KR 20020084344A KR 20040057583 A KR20040057583 A KR 20040057583A
Authority
KR
South Korea
Prior art keywords
contact hole
film
forming
interlayer insulating
semiconductor device
Prior art date
Application number
KR1020020084344A
Other languages
English (en)
Inventor
김태훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020084344A priority Critical patent/KR20040057583A/ko
Publication of KR20040057583A publication Critical patent/KR20040057583A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 형성시 바닥면적이 작아져 콘택저항이 증가하는 것을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상에 SOG막과 층간절연막을 적층 형성하는 단계, 상기 층간절연막상에 콘택홀을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 층간절연막과 SOG막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계, 및 상기 SOG막을 선택적으로 부분 식각하여 상기 층간절연막 아래에 언더컷을 형성하는 단계를 포함하여, 콘택홀의 바닥 면적을 넓게 하여 콘택저항을 감소시킬 수 있다.

Description

반도체 소자의 콘택홀 형성 방법{Method of forming contact hole in semiconductor device}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 콘택저항을 개선시킨 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
최근에 메모리 소자의 고집적화, 소형화 및 고속화에 따라 캐패시터가 차지하는 면적이 감소하고 있으며, 비록 반도체 소자가 고집적화 및 소형화되더라도 반도체 소자를 구동시키기 위한 캐패시터의 정전 용량은 최소한 확보되어야한다.
캐패시터의 정전 용량을 확보하기 위한 한 방안으로 캐패시터의 하부전극을 실린더(Cyclinder) 구조, 콘케이브(Concave) 구조 등의 3차원 구조로 형성하여 제한된 면적 하에서 캐패시터의 하부전극의 유효 표면적을 극대화시키고 있다.
또한, 소자의 디자인룰의 감소에 따라 캐패시터의 내부 공간은 작아지고 높이는 계속 증가하고 있다. 3차원 캐패시터의 높이가 증가함에 따라 스토리지노드산화막(Storage node oxide)의 전체 두께에 걸쳐 균일한 스토리지노드 홀(storage node hole)의 식각이 매우 중요하게 되었다.
도 1은 종래 기술에 따른 반도체 소자를 도시한 구조 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(11)에 필드산화막(12)이 형성되고, 반도체 기판(11)의 선택된 영역 상에 게이트산화막(13), 워드라인(14) 및 하드마스크(15)의 순서로 적층된 게이트패턴이 형성되며, 이 게이트패턴의 양측벽에 스페이서(16)가 형성된다.
그리고, 게이트패턴 사이의 반도체 기판(11)에 전기적으로 연결되는 폴리실리콘플러그(18a, 18b)가 제1층간절연막(17)에 의해 이웃한 폴리실리콘플러그(18a,18b)와 서로 절연되면서 형성된다.
그리고, 폴리실리콘플러그(18a, 18b) 및 제1층간절연막(17) 상에 제2층간절연막(19)이 형성되고, 폴리실리콘플러그(18a, 18b) 중에서 하나의 폴리실리콘플러그(18a)를 노출시킨 비트라인콘택홀을 통해 배리어메탈(20)을 사이에 두고 비트라인(21)이 폴리실리콘플러그(18a)와 연결된다.
그리고, 비트라인(21) 및 제2층간절연막(19) 상에 제3층간절연막(22)이 형성되고, 제3층간절연막(22)과 제2층간절연막(19)을 식각하여 나머지 폴리실리콘플러그(18b)를 노출시키는 스토리지노드콘택홀에 스토리지노드콘택플러그(23)가 매립되고 있다. 그리고, 스토리지노드콘택플러그(23) 상에 실린더 구조의 하부전극(24)이 형성된다.
그러나, 종래 기술에서는 고집적화에 따른 디자인룰(design rule) 감소에 의해 스토리지노드콘택홀 형성시 종횡비(Aspect ration)가 증가하여 스토리지노드콘택홀 형성을 위한 식각시 바닥면적이 상부면적에 비해 점점 좁아지는 슬로프(slope; S)가 발생하는 문제가 있다.
이와 같이 스토리지노드콘택홀의 바닥면적이 상부면적에 비해 작아지면, 하부의 폴리실리콘플러그(18b)와 스토리지노드콘택플러그(23)의 접촉 면적이 감소하여 콘택저항이 커지는 문제를 초래한다. 이로써, 프로브 테스트(Probe test) 및 파이날 테스트(Final test)에서 'T' 불량(tRWL)률이 증가하여 저수율을 초래하며 리프레시(refresh)에도 악영향을 미친다.
전술한 바와 같은 문제점들은 고종횡비를 갖는 반도체 소자의 모든 콘택홀형성시에도 나타난다. 즉, 높이가 증가된 절연막을 식각하여 콘택홀을 형성할 때, 보잉 프로파일이나 콘택홀의 바닥 면적이 좁아져 콘택저항이 증가하는 문제가 발생한다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 콘택홀 형성시 바닥면적이 작아져 콘택저항이 증가하는 것을 방지하는데 적합한 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 소자를 도시한 구조 단면도,
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도,
도 3a 내지 도 3c는 본 발명의 제2실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드산화막
33 : 게이트산화막 34 : 워드라인
37 : 제1층간절연막 38a, 38b : 플러그
39 : SOG막 42 : 비트라인
44 : 제3층간절연막 47 : 스토리지노드콘택플러그
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 콘택홀 형성 방법은 반도체 기판 상에 SOG막과 층간절연막을 적층 형성하는 단계, 상기 층간절연막상에 콘택홀을 정의하는 감광막패턴을 형성하는 단계, 상기 감광막패턴을 식각마스크로 상기 층간절연막과 SOG막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계, 및 상기 SOG막을 선택적으로 부분 식각하여 상기 층간절연막 아래에 언더컷을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 언더컷을 형성하는 단계는, 산소 플라즈마를 이용하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 제1실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(31)에 필드산화막(32)을 형성한 후, 반도체 기판(32)의 선택된 영역 상에 게이트산화막(33), 워드라인(34) 및 하드마스크(35)의 순서로 적층된 게이트패턴을 형성하고, 게이트패턴의 양측벽에 스페이서(36)를 형성한다. 여기서, 게이트산화막(33)은 반도체 기판(31)의 표면을 열산화시킨 실리콘산화막이고, 워드라인(34)은 폴리실리콘막, 폴리실리콘막과 금속막의 적층막 또는 폴리실리콘막과 금속실리사이드막의 적층막 중에서 선택된다. 그리고, 하드마스크(35)와 스페이서(36)는 통상적으로 질화막을 이용한다.
다음에, 게이트패턴을 포함한 전면에 제1층간절연막(37)을 증착 및 평탄화한다. 여기서, 제1층간절연막(37)은 산화막 계열이다.
다음에, 제1층간절연막(37)을 자기정렬콘택(Self Aligned Contact) 식각하여 플러그용 콘택홀을 형성하고, 플러그용 콘택홀을 포함한 전면에 도전막을 증착한다. 다음에, 도전막의 에치백 또는 화학적기계적연마를 통해 플러그용 콘택홀에 매립되는 플러그(38a, 38b)를 형성한다. 이때, 플러그(38a, 38b)는 폴리실리콘막 또는 텅스텐막으로 된 것일 수 있고, 플러그(38a,38b) 중에서 하나의 플러그(38a)는 비트라인이 콘택될 플러그이고, 다른 하나의 플러그(38b)는 스토리지노드콘택플러그가 콘택될 것이다.
다음에, 플러그(38a, 38b) 및 제1층간절연막(37) 상에 제2층간절연막을 증착하되, SOG막(Spin On Glass)(39)을 300Å∼4000Å 두께로 증착한다. 이때, SOG막(39)은 무기 SOG 및 유기 SOG 모두 적용가능하고, 이와 같은 SOG막(39)은 산소플라즈마와의 반응이 쉽게 이루어진다. 한편, SOG막(39)을 제1층간절연막(37)으로도 적용할 수 있는데, 이때의 두께는 4000Å∼10000Å이다.
다음에, SOG막(39) 상에 비트라인콘택홀을 정의하는 비트라인콘택마스크(도시 생략)를 형성한 후, 비트라인콘택마스크를 식각마스크로 이용하여 SOG막(39)을 식각하여 플러그(38a, 38b) 중에서 하나의 플러그(38a) 표면을 노출시키는 비트라인콘택홀을 형성한다. 다음에, 비트라인콘택홀 내에만 배리어메탈(40)을 형성하고, 배리어메탈(40) 상에 비트라인(41)과 하드마스크(42)의 적층막을 형성한 후, 적층막의 양측벽에 스페이서(43)를 형성한다. 이때, 배리어메탈(40)은 티타늄막과 티타늄나이트라이드막의 이중막을 이용하고, 비트라인(41)은 낮은 비저항을 갖는 텅스텐막을 이용하며, 하드마스크(42)와 스페이서(43)는 질화막을 이용한다.
다음에, 비트라인(41)을 포함한 SOG막(39) 상에 제3층간절연막(44)을 증착한다. 이때, 제3층간절연막(44)은 산화막 계열이다. 예를 들면, PSG(Phospho Silicate Glass), BPSG(Boro Phospho Silicate Glass) 또는 PETEOS(Plasma Enhance Tetra Ethyl Ortho Silicate) 중에서 선택하여 사용한다.
다음에, 스토리지노드콘택홀을 정의하는 감광막패턴(도시 생략)을 식각마스크로 제3층간절연막(44)과 SOG막(39)을 순차적으로 식각하여 나머지 플러그(38b)의 표면을 노출시키는 스토리지노드콘택홀(45)을 형성한다. 이때, 스토리지노드콘택홀(45)은 바닥으로 갈수록 면적이 좁아지는 슬로프를 갖고 형성된다.
도 2c에 도시된 바와 같이, 산소 플라즈마(O2플라즈마)를 이용하여 SOG막(39)을 선택적으로 등방성 식각하여 제3층간절연막(44) 아래에 언더컷(46)을 형성한다. 따라서, 스토리지노드콘택홀(45)의 바닥 면적이 넓어진다.
SOG막(39)의 등방성 식각은 스토리지노드콘택홀(45)을 형성하는 장비에서 연속적으로 진행하거나, 또는 스토리지노드콘택홀(45)을 형성하기 위한 감광막을 제거할 때 적용되는 산소 플라즈마를 이용한다.
그리고, 산소 플라즈마를 이용하여 SOG막(39)을 식각할 때, Ar 또는 N2의 다른 가스를 부수적으로 첨가할 수도 있고, CHF3, C4F8, CF4, CH2F2등의 불소기가 포함된 가스를 첨가할 경우에는 낮은 파워를 이용한다.
전술한 바와 같이 SOG막(39)을 산소플라즈마를 이용하여 식각하여 언더컷(55)을 형성하는 원리는, SOG막(39)이 유기 SOG인 경우에는 막내의 유기물(Si-CH3) 및 무기 SOG인 경우에는 막내의 수소가 산소플라즈마와 쉽게 반응하여 등방성 식각되기 때문이다.
결국, SOG막(39)은 산소플라즈마와 쉽게 반응하기 때문에 등방성식각이 되며, 다른 절연막들은 산소플라즈마만으로는 식각이 되지 않는다. 즉, 불소기가 포함된 가스가 있어야만 절연막들은 식각이 되며, 불소기가 포함된 가스를 사용하더라도 일정 이상의 높은 파워가 인가되어야만 식각이 된다. SOG막(39) 식각시 불소기가 함유된 가스를 첨가하는 경우에는 낮은 파워를 이용하므로서 다른 절연막의식각이 진행되지 않도록 한다.
도 2d에 도시된 바와 같이, 스토리지노드콘택홀을 정의하는 감광막패턴을 제거한 후, 바닥 면적이 넓어진 스토리지노드콘택홀(45)에 스토리지노드콘택플러그(47)를 매립시킨다. 이때, 스토리지노드콘택플러그(47)는 통상적으로 폴리실리콘플러그를 이용하며, 자신의 바닥이 언더컷(46)에 박히는 형태를 갖는다.
다음에, 스토리지노드콘택플러그(47) 상에 실린더형 하부전극(48)을 형성한다.
도 3a 내지 도 3c는 본 발명의 제2실시예에 따른 반도체 소자의 콘택홀 형성 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 적절한 전도도를 가지도록 불순물이 주입된 반도체 기판(51) 상에 SOG막(52)과 층간절연막(53)을 차례로 형성한다. 이때, 반도체 기판(51)은 불순물이 이온주입된 소스/드레인, 비트라인, 게이트전극일 수 있다.
다음에, 층간절연막(53) 상에 콘택홀을 정의하는 감광막패턴(54)을 형성한 후, 감광막패턴(54)을 식각마스크로 층간절연막(53)과 SOG막(52)을 순차적으로 건식식각하여 반도체 기판(51)의 일부를 노출시키는 콘택홀(55)을 형성한다. 이때, 층간절연막(53)은 실리콘산화막 계열의 절연막으로, BPSG(Boro Phospho Silicate Glass), USG(Undoped Silicate Glass), PSG(Phospho Silicate Glass), TEOS(Tetra Ethyl Ortho Silicate) 또는 CVD(Chemical Vapor Deposition) 산화막을 이용한다.
한편, 콘택홀(55)은 바닥으로 갈수록 면적이 좁아지는 슬로프를 갖고 형성된다.
도 3b에 도시된 바와 같이, 산소 플라즈마(O2플라즈마)를 이용하여 SOG막(52)을 선택적으로 등방성 식각하여 층간절연막(53) 아래에 언더컷(56)을 형성한다. 따라서, 콘택홀(55)의 바닥 면적이 넓어진다.
SOG막(52)의 등방성 식각은 콘택홀(55)을 형성하는 장비에서 연속적으로 진행하거나, 또는 콘택홀(55)을 형성하기 위한 감광막을 제거할 때 적용되는 산소 플라즈마를 이용한다.
그리고, 산소 플라즈마를 이용하여 SOG막(52)을 식각할 때, Ar 또는 N2의 다른 가스를 부수적으로 첨가할 수도 있고, CHF3, C4F8, CF4, CH2F2등의 불소기가 포함된 가스를 첨가할 경우에는 낮은 파워를 이용한다.
전술한 바와 같이 SOG막(52)을 산소플라즈마를 이용하여 식각하여 언더컷(56)을 형성하는 원리는, SOG막(52)이 유기 SOG인 경우에는 막내의 유기물(Si-CH3) 및 무기 SOG인 경우에는 막내의 수소가 산소플라즈마와 쉽게 반응하여 등방성 식각되기 때문이다.
결국, SOG막(52)은 산소플라즈마와 쉽게 반응하기 때문에 등방성식각이 되며, 다른 절연막들은 산소플라즈마만으로는 식각이 되지 않는다. 즉, 불소기가 포함된 가스가 있어야만 절연막들은 식각이 되며, 불소기가 포함된 가스를 사용하더라도 일정 이상의 높은 파워가 인가되어야만 식각이 된다. SOG막(52) 식각시 불소기가 함유된 가스를 첨가하는 경우에는 낮은 파워를 이용하므로서 다른 절연막의식각이 진행되지 않도록 한다.
도 3c에 도시된 바와 같이, 감광막패턴(54)을 산소플라즈마를 이용하여 스트립한 후, 바닥 면적이 넓어진 콘택홀(55)을 포함한 전면에 콘택용 도전막을 증착한 후, 패터닝하여 콘택홀(55)에 매립되는 콘택(57)을 형성한다. 이때, 콘택(57)을 형성하기 위한 도전막으로는 텅스텐막, 폴리시리콘막일 수 있다.
결국, 언더컷(56)에 의해 바닥 면적이 넓어진 콘택홀(55)에 콘택(57)이 매립되므로 콘택저항이 증가하는 것을 방지한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 바닥 면적이 넓어진 스토리지노드콘택홀에 스토리지노드콘택플러그를 형성하여 콘택저항을 감소시키므로써 프로브 테스트 및 파이날 테스트에서의 'T' 불량(tRWL)을 개선하여 수율을 향상시킬 수 있는 효과가 있다.

Claims (8)

  1. 반도체 기판 상에 SOG막과 층간절연막을 적층 형성하는 단계;
    상기 층간절연막상에 콘택홀을 정의하는 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 식각마스크로 상기 층간절연막과 SOG막을 순차적으로 식각하여 상기 반도체 기판의 일부를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 SOG막을 선택적으로 부분 식각하여 상기 층간절연막 아래에 언더컷을 형성하는 단계;
    를 포함하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 언더컷을 형성하는 단계는,
    산소 플라즈마를 이용하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  3. 제2항에 있어서,
    상기 산소플라즈마에 Ar, N2또는 CHF3, C4F8, CF4및 CH2F2로 이루어진 불소기가 포함된 가스를 첨가하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  4. 제3항에 있어서,
    상기 불소기가 포함된 가스를 첨가하는 경우에는,
    상기 SOG막만 선택적으로 식각되도록 상대적으로 낮은 파워를 이용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  5. 제1항에 있어서,
    상기 SOG막은 유기 SOG막 또는 무기 SOG막 중에서 선택되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  6. 제1항에 있어서,
    상기 언더컷을 형성하는 단계는,
    상기 콘택홀을 형성하는 장비에서 연속적으로 진행하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  7. 제1항에 있어서,
    상기 감광막패턴을 제거할 때 적용되는 산소 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  8. 제1항에 있어서,
    상기 콘택홀이 스토리지노드콘택홀인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1020020084344A 2002-12-26 2002-12-26 반도체 소자의 콘택홀 형성 방법 KR20040057583A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020084344A KR20040057583A (ko) 2002-12-26 2002-12-26 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020084344A KR20040057583A (ko) 2002-12-26 2002-12-26 반도체 소자의 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20040057583A true KR20040057583A (ko) 2004-07-02

Family

ID=37350147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020084344A KR20040057583A (ko) 2002-12-26 2002-12-26 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20040057583A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732296B1 (ko) * 2005-06-27 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100732296B1 (ko) * 2005-06-27 2007-06-25 주식회사 하이닉스반도체 반도체 소자의 형성 방법

Similar Documents

Publication Publication Date Title
KR100339683B1 (ko) 반도체 집적회로의 자기정렬 콘택 구조체 형성방법
KR100553835B1 (ko) 캐패시터 및 그 제조 방법
KR100568733B1 (ko) 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100726145B1 (ko) 반도체소자 제조방법
US7227215B2 (en) Semiconductor device having a capacitor with a stepped cylindrical structure and method of manufacturing same
KR100545866B1 (ko) 커패시터 및 그 제조 방법
US6730975B2 (en) DRAM device
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
US20110115052A1 (en) Semiconductor device and method of manufacturing the same
KR100650632B1 (ko) 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
US6680511B2 (en) Integrated circuit devices providing improved short prevention
KR100807226B1 (ko) 반도체 장치의 제조 방법
US6991978B2 (en) World line structure with single-sided partially recessed gate structure
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR100667653B1 (ko) 반도체 장치 및 그 제조 방법
KR100366634B1 (ko) 반도체 소자의 제조 방법
KR100756788B1 (ko) 반도체 소자의 제조방법
KR20040057583A (ko) 반도체 소자의 콘택홀 형성 방법
KR100429008B1 (ko) 반도체 장치의 콘택 홀 형성 방법
KR20010044903A (ko) 셀 영역과 코아/주변 영역간의 단차 방지 방법
KR20040008600A (ko) 반도체 메모리 소자의 콘택홀 형성방법
KR20010083349A (ko) 광범위하게 평탄화된 반도체 소자의 제조방법
KR20050066189A (ko) 반도체소자의 캐패시터 형성방법
KR20070114952A (ko) 커패시터 형성 방법
KR20040003960A (ko) 반도체 장치의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application