KR100545220B1 - 반도체 소자의 듀얼 다마신 배선 형성 방법 - Google Patents
반도체 소자의 듀얼 다마신 배선 형성 방법 Download PDFInfo
- Publication number
- KR100545220B1 KR100545220B1 KR1020030101807A KR20030101807A KR100545220B1 KR 100545220 B1 KR100545220 B1 KR 100545220B1 KR 1020030101807 A KR1020030101807 A KR 1020030101807A KR 20030101807 A KR20030101807 A KR 20030101807A KR 100545220 B1 KR100545220 B1 KR 100545220B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- via hole
- forming
- etch stop
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000009977 dual effect Effects 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000002184 metal Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 238000001020 plasma etching Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 abstract description 13
- 238000005530 etching Methods 0.000 abstract description 9
- 239000010949 copper Substances 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract 1
- 239000010931 gold Substances 0.000 abstract 1
- 229910052737 gold Inorganic materials 0.000 abstract 1
- 239000011261 inert gas Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명의 듀얼 다마신 배선 형성 방법은, 배선하고자 하는 하부 금속막 위에 식각 정지막 및 금속간 절연막을 순차적으로 형성하는 단계와, 금속간 절연막을 관통하여 식각 정지막의 일부 표면을 노출시키는 비아홀을 형성하는 단계와, 비아홀을 채우는 희생막을 형성하는 단계와, 금속간 절연막 및 희생막의 일부를 제거하여 트랜치를 형성하는 단계와, 비아홀을 채우는 희생막을 제거하여 트랜치 및 비아홀을 통해 식각 정지막의 일부 표면이 노출되도록 하는 단계와, 폴리머가 발생되지 않도록 하는 온도에서 폴리머가 발생되지 않도록 하는 식각 가스를 사용한 플라즈마 식각 공정으로 식각 정지막의 노출 부분을 제거하는 단계와, 하부 금속막에 컨택되도록 트랜치 및 비아홀 내에 확산 방지막을 형성하는 단계와, 그리고 확산 방지막 위에 상부 금속막을 형성하는 단계를 포함한다.
듀얼 다마신, 구리 배선, 식각 정지막, 폴리머, 컨택 저항
Description
도 1 내지 도 3은 종래의 듀얼 다마신 배선 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 4 내지 도 8은 본 발명에 따른 듀얼 다마신 배선 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
본 발명은 반도체 소자의 배선 형성 방법에 관한 것으로서, 보다 상세하게는 비아 컨택 저항이 열화되지 않도록 하는 반도체 소자의 듀얼 다마신 배선 형성 방법에 관한 것이다.
최근 전기적 특성이 알루미늄(Al)이나 텅스텐(W)보다 좋은 구리(Cu) 배선이 도입되면서, 구리에 대한 건식 식각의 어려움을 극복하기 위한 듀얼 다마신(dual damascene) 공정이 널리 사용되고 있다. 이 듀얼 다마신 공정에 따르면, 비아홀 및 트랜치를 먼저 형성한 후 비아홀 및 트랜치 내부를 구리막으로 채운다.
도 1 내지 도 3은 이와 같은 종래의 듀얼 다마신 배선 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 배선하고자 하는 하부 금속막(100) 위의 식각 정지막(110) 위에 금속간 절연막(120)을 형성한다. 그리고 이 금속간 절연막(120) 위에 비아홀 형성용 마스크막 패턴을 형성하고, 이 비아홀 형성용 마스크막 패턴을 이용하여 비아홀(130)을 형성한다. 다음에 상기 비아홀 형성용 마스크막 패턴을 제거하고, 다시 트랜치 형성용 마스크막 패턴을 형성한다. 그리고 이 트랜치 형성용 마스크막 패턴을 이용하여 트랜치(140)를 형성한다. 비아홀(130) 및 트랜치(140)가 형성되면, 하부 금속막(100) 위의 식각 정지막(110) 일부 표면이 노출된다.
다음에 도 2를 참조하면, 식각 정지막(110)의 노출 부분을 제거하기 위한 건식 식각 공정을 수행한다. 이때 식각 가스로서 CxFy 가스를 사용하는데, 이 경우 하부 금속막(100)의 노출 표면과 금속간 절연막(120)의 측면에는 폴리머(150)들이 만들어진다.
다음에 도 3을 참조하면, 노출된 하부 금속막(100)에 접촉되도록 비아홀(130) 및 트랜치(140)내에 확산 방지막(160)을 형성하고, 비아홀(130) 및 트랜치(140) 내부가 완전히 채워지도록 확산 방지막(160) 위에 상부 금속막(170)을 형성한다. 다음에 통상의 평탄화 공정을 수행하면 도시된 바와 같은 듀얼 다마신 배선이 완성된다.
그런데 이와 같은 종래의 듀얼 다마신 배선 형성 방법에 의하면, 상기 식각 정지막(110)의 일부를 제거하는 과정에서 발생한 폴리머(150)들이 후속의 세정 공정 등에 의해서 완전히 제거되지 않으며, 그 결과 비아 컨택 저항이 증대되도록 하 는 원인으로 작용한다. 더욱이 수분이 흡수되는 경우 하부 금속막이 부식되도록 하는 원인으로도 작용할 수도 있다.
본 발명이 이루고자 하는 기술적 과제는, 식각 정지막 제거시 폴리머가 발생되지 않도록 하여 비아 컨택 저항이 낮아지지 않도록 하는 반도체 소자의 듀얼 다마신 배선 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법은, 배선하고자 하는 하부 금속막 위에 식각 정지막 및 금속간 절연막을 순차적으로 형성하는 단계; 상기 금속간 절연막을 관통하여 상기 식각 정지막의 일부 표면을 노출시키는 비아홀을 형성하는 단계; 상기 비아홀을 채우는 희생막을 형성하는 단계; 상기 금속간 절연막 및 희생막의 일부를 제거하여 트랜치를 형성하는 단계; 상기 비아홀을 채우는 희생막을 제거하여 상기 트랜치 및 비아홀을 통해 상기 식각 정지막의 일부 표면이 노출되도록 하는 단계; 폴리머가 발생되지 않도록 하는 온도에서 폴리머가 발생되지 않도록 하는 식각 가스를 사용한 플라즈마 식각 공정으로 상기 식각 정지막의 노출 부분을 제거하는 단계; 상기 하부 금속막에 컨택되도록 상기 트랜치 및 비아홀 내에 확산 방지막을 형성하는 단계; 및 상기 확산 방지막 위에 상부 금속막을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 플라즈마 식각 공정은 CF4/CHF3/CH3 및 불활성 가스를 사용하여 수행하는 것이 바람직하다. 이 경우 상기 불활성 가스는 아르곤(Ar) 가스인 것이 바람직하다.
상기 플라즈마 식각 공정시 온도는 0-40℃가 유지되도록 하는 것이 바람직하다.
상기 식각 정지막은 질화막인 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 4 내지 도 8은 본 발명에 따른 듀얼 다마신 배선 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 4를 참조하면, 배선하고자 하는 하부 금속막(200) 위에 식각 정지막(210) 및 금속간 절연막(220)을 순차적으로 형성한다. 하부 금속막(200)은 구리(Cu)막이며, 식각 정지막(210)은 질화막으로 형성한다. 다음에 금속간 절연막(220) 위에 비아홀 형성용 마스크막 패턴(310)을 형성한다. 이 비아홀 형성용 마스크막 패턴(310)은 포토레지스트막 패턴으로 형성하며, 금속간 절연막(220)의 일부 표면을 노출시키는 개구부를 갖는다. 다음에 이 비아홀 형성용 마스크막 패턴(310)을 식각 마스크로 한 식각 공정으로 금속간 절연막(220)의 노출 부분을 제거하여 식각 정지막(210)의 일부 표면을 노출시키는 비아홀(230)을 형성한다.
다음에 도 5를 참조하면, 상기 비아홀 형성용 마스크막 패턴(310)을 제거한 후에, 상기 비아홀(230) 내부가 채워지도록 희생막(320)을 형성한다. 이 희생막(320)은 후속 단계에서 용이하게 제거할 수 있는 막으로 형성하는 것이 바람직한데, 일 예로 포토레지스트막으로 형성할 수 있다.
다음에 도 6을 참조하면, 희생막(320)에 대한 에치백(etch-back) 공정을 수행하여 금속간 절연막(220)의 상부 표면을 노출시킨다. 그리고 금속간 절연막(220) 위에 트랜치 형성용 마스크막 패턴(330)을, 예컨대 포토레지스트막 패턴으로 형성한다. 다음에 이 트랜치 형성용 마스크막 패턴(330)을 식각 마스크로 한 식각 공정으로 금속간 절연막(220) 및 희생막(320)의 일부를 제거하여 트랜치(240)를 형성한다.
다음에 도 7을 참조하면, 상기 비아홀(230)을 채우는 희생막(320)을 제거하여 트랜치(240) 및 비아홀(230)을 통해 식각 정지막(210)의 일부 표면이 노출되도록 한다. 희생막(330)은 통상의 애싱(ashing) 공정을 수행하여 제거할 수 있으며, 이때 트랜치 형성용 마스크막 패턴(330)도 함께 제거될 수 있다.
다음에 폴리머가 발생되지 않도록 하는 온도에서 폴리머가 발생되지 않도록 하는 식각 가스를 사용한 플라즈마 식각 공정으로 식각 정지막(210)의 노출 부분을 제거한다. 상기 플라즈마 식각 공정은 탄소(C) 성분이 가능한 한 작은 가스, 예컨대 CF4/CHF3/CH3 가스와 및 아르곤(Ar) 가스와 같은 불활성 가스를 사용하여 수행한 다. 그리고 상기 플라즈마 식각 공정시 웨이퍼를 지지하는 척(chuck)의 온도는 대략 0-40℃가 유지되도록 한다. 상기 온도는 폴리머가 생성되더라도 비아홀(230)내에서 부착되지 않고 증발(vaporization)되도록 한다.
다음에 도 8을 참조하면, 하부 금속막(200)에 컨택되도록 트랜치(240) 및 비아홀(230) 내에 확산 방지막(260)을 형성한다. 그리고 비아홀(230) 및 트랜치(240) 내부를 채우도록 확산 방지막(260) 위에 상부 금속막(270)을 형성한다. 상부 금속막(270)도 구리막으로 형성한다. 다음에 통상의 평탄화 공정을 수행하여 금속간 절연막(220)의 상부면이 노출되도록 하면, 반도체 소자의 듀얼 다마신 배선이 만들어진다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선 형성 방법에 의하면, 식각 정지막을 제거하기 위한 식각 공정을 탄소(C) 성분이 적은 가스를 사용하고 동시에 폴리머 발생을 억제하는 온도에서 수행함으로써 폴리머의 발생을 최소화할 수 있고, 이에 따라 비아 컨택 저항이 감소되지 않도록 하여 소자의 전기적인 특성을 향상시킬 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
Claims (5)
- 배선하고자 하는 하부 금속막 위에 식각 정지막 및 금속간 절연막을 순차적으로 형성하는 단계;상기 금속간 절연막을 관통하여 상기 식각 정지막의 일부 표면을 노출시키는 비아홀을 형성하는 단계;상기 비아홀을 채우는 희생막을 형성하는 단계;상기 금속간 절연막 및 희생막의 일부를 제거하여 트랜치를 형성하는 단계;상기 비아홀을 채우는 희생막을 제거하여 상기 트랜치 및 비아홀을 통해 상기 식각 정지막의 일부 표면이 노출되도록 하는 단계;CF4/CHF3/CH3 가스 및 아르곤(Ar) 가스를 사용하여 0-40℃의 온도에서 플라즈마 식각 공정으로 상기 식각 정지막의 노출 부분을 제거하는 단계;상기 하부 금속막에 컨택되도록 상기 트랜치 및 비아홀 내에 확산 방지막을 형성하는 단계; 및상기 확산 방지막 위에 상부 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선 형성 방법.
- 삭제
- 삭제
- 삭제
- 제 1항에 있어서,상기 식각 정지막은 질화막인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101807A KR100545220B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
| US11/024,842 US7172959B2 (en) | 2003-12-31 | 2004-12-30 | Method for forming dual damascene interconnection in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101807A KR100545220B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069590A KR20050069590A (ko) | 2005-07-05 |
| KR100545220B1 true KR100545220B1 (ko) | 2006-01-24 |
Family
ID=34698914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101807A KR100545220B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 듀얼 다마신 배선 형성 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7172959B2 (ko) |
| KR (1) | KR100545220B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529654B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 소자의 듀얼 다마신 배선을 위한 컨택 홀 형성 방법 |
| KR100745986B1 (ko) * | 2004-12-08 | 2007-08-06 | 삼성전자주식회사 | 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법 |
| US7553758B2 (en) * | 2006-09-18 | 2009-06-30 | Samsung Electronics Co., Ltd. | Method of fabricating interconnections of microelectronic device using dual damascene process |
| KR20120100003A (ko) * | 2011-03-02 | 2012-09-12 | 삼성전자주식회사 | 보우잉 방지막을 사용하여 반도체 소자를 제조하는 방법 |
| US9425093B2 (en) * | 2014-12-05 | 2016-08-23 | Tokyo Electron Limited | Copper wiring forming method, film forming system, and storage medium |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492276B1 (en) * | 1998-05-29 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Hard masking method for forming residue free oxygen containing plasma etched layer |
| US6380096B2 (en) | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| US6649515B2 (en) * | 1998-09-30 | 2003-11-18 | Intel Corporation | Photoimageable material patterning techniques useful in fabricating conductive lines in circuit structures |
| KR100452418B1 (ko) | 1999-06-30 | 2004-10-12 | 인텔 코오퍼레이션 | 듀얼 대머신 공정 중에서 하부 배선층을 보호하는 방법 |
| US6448177B1 (en) * | 2001-03-27 | 2002-09-10 | Intle Corporation | Method of making a semiconductor device having a dual damascene interconnect spaced from a support structure |
| US7157366B2 (en) * | 2002-04-02 | 2007-01-02 | Samsung Electronics Co., Ltd. | Method of forming metal interconnection layer of semiconductor device |
| US6713402B2 (en) * | 2002-05-31 | 2004-03-30 | Texas Instruments Incorporated | Methods for polymer removal following etch-stop layer etch |
| US7033929B1 (en) * | 2002-12-23 | 2006-04-25 | Lsi Logic Corporation | Dual damascene interconnect structure with improved electro migration lifetimes |
| US20040183202A1 (en) * | 2003-01-31 | 2004-09-23 | Nec Electronics Corporation | Semiconductor device having copper damascene interconnection and fabricating method thereof |
| US6858528B2 (en) * | 2003-03-20 | 2005-02-22 | Intel Corporation | Composite sacrificial material |
| US7101798B2 (en) * | 2003-11-17 | 2006-09-05 | Intel Corporation | Method to modulate etch rate in SLAM |
-
2003
- 2003-12-31 KR KR1020030101807A patent/KR100545220B1/ko not_active IP Right Cessation
-
2004
- 2004-12-30 US US11/024,842 patent/US7172959B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7172959B2 (en) | 2007-02-06 |
| KR20050069590A (ko) | 2005-07-05 |
| US20050142832A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100568257B1 (ko) | 듀얼 다마신 배선의 제조방법 | |
| US6465888B2 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US6972259B2 (en) | Method for forming openings in low dielectric constant material layer | |
| KR20100122701A (ko) | 반도체 소자의 제조방법 | |
| US20060194426A1 (en) | Method for manufacturing dual damascene structure with a trench formed first | |
| KR101192410B1 (ko) | 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| US20020098679A1 (en) | Method for producing an integrated circuit having at least one metalicized surface | |
| KR100545220B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| US20060134921A1 (en) | Plasma etching process | |
| US6524944B1 (en) | Low k ILD process by removable ILD | |
| US7192877B2 (en) | Low-K dielectric etch process for dual-damascene structures | |
| US7276439B2 (en) | Method for forming contact hole for dual damascene interconnection in semiconductor device | |
| TWI254986B (en) | Method for fabricating a dual damascene and polymer removal | |
| KR100866688B1 (ko) | 반도체 소자의 비아 홀 형성 방법 | |
| KR100602130B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| KR100950760B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US20080057727A1 (en) | Method of manufacturing a semiconductor device | |
| KR100545221B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100657756B1 (ko) | 반도체 소자의 듀얼 다마신 구조 형성 방법 | |
| KR100538634B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100940639B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100686450B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100703560B1 (ko) | 반도체 소자의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121217 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20141217 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20151208 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |