KR100602130B1 - 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 - Google Patents
다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 Download PDFInfo
- Publication number
- KR100602130B1 KR100602130B1 KR1020040117167A KR20040117167A KR100602130B1 KR 100602130 B1 KR100602130 B1 KR 100602130B1 KR 1020040117167 A KR1020040117167 A KR 1020040117167A KR 20040117167 A KR20040117167 A KR 20040117167A KR 100602130 B1 KR100602130 B1 KR 100602130B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- etching
- film
- interlayer insulating
- layer
- Prior art date
Links
- 239000010949 copper Substances 0.000 title claims abstract description 68
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 67
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000009792 diffusion process Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 20
- 229920000642 polymer Polymers 0.000 claims abstract description 14
- 238000009832 plasma treatment Methods 0.000 claims abstract description 13
- 238000001020 plasma etching Methods 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 54
- 239000011229 interlayer Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 230000004888 barrier function Effects 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000004140 cleaning Methods 0.000 abstract description 3
- 230000007547 defect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 소자의 구리 배선 형성 방법을 제공한다. 본 발명은 하부 구리층 상에 형성되는 구리 확산 방지 및 식각저지용 물질막인 질화막을 플라즈마 식각하고 세정하여 상기 하부 구리층을 노출시킨다. 상기 플라즈마 식각은 상기 구리 확산 방지 및 식각저지용 물질막을 플라즈마 식각한 후 인시츄로 상기 플라즈마 식각시 발생한 폴리머를 제거하는 위하여 수소 플라즈마 처리한다. 이에 따라, 본 발명은 구리 보이드를 제거할 수 있다.
다마신 공정, 플라즈마 식각
Description
도 1 내지 도 5는 종래 기술에 의한 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 6 내지 도 10은 본 발명에 의한 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
일반적으로, 로직 소자에 있어서는 RC 지연(delay) 등의 문제로 인하여 알루미늄 배선 대신 구리(Cu) 배선을 이용한다. 알루미늄 배선과 달리 구리 배선은 다마신(damascene) 공정을 이용하여 층간 절연막 패턴을 형성하고, 전기도금(ECP) 등의 공정을 거쳐 형성한다. 이러한 일련의 과정에서 가장 크게 제조 수율(yield)을 저하시키는 것은 구리 보이드(void) 등의 결함으로 인한 것이다.
도 1 내지 도 5는 종래 기술에 의한 다마신 공정을 이용한 반도체 소자의 구 리 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 1을 참조하면, 실리콘 기판(미도시) 상부에 형성된 하부 구리층(10) 상에 질화막(12)을 형성한다. 상기 질화막(12) 상에 층간 절연막(14) 및 제1 포토레지스트막 패턴(16)을 형성한 후, 상기 제1 포토레지스트막 패턴(16)을 식각 마스크로 층간 절연막(14)을 이방성 식각하여 비아홀(18)을 형성한다.
도 2를 참조하면, 상기 제1 포토레지스트막 패턴(16)을 제거한 후, 상기 비아홀(18)에 제2 포토레지스트막(20)을 매립한 후 에치백하여 상기 층간 절연막(14)의 상부 표면보다 아래로 유지하게 한다.
도 3 및 도 4를 참조하면, 상기 층간 절연막(14)의 상부 표면에 상기 제2 포토레지스트막(20)과 이에 인접한 층간 절연막(14)의 표면을 노출시키는 제3 포토레지스트막 패턴(22)을 형성한다.
이어서, 상기 제3 포토레지스트막 패턴(22)을 식각 마스크로 상기 층간 절연막(14)의 상부 및 제2 포토레지스트막(20)을 일부 식각하여 트랜치(24)를 형성한다. 상기 제3 포토레지스트막 패턴(22)을 제거하고 나면 층간 절연막(14) 내에 직경이 작은 비아홀(18) 및 직경이 큰 트랜치(24)가 형성된다.
상기 비아홀(18)에 의하여 노출된 질화막(12)을 식각하여 상기 하부 구리층(10)을 노출시키는 질화막 패턴(12a)을 형성한다. 상기 질화막(12) 식각시 CF4 가스와 같은 식각 가스를 이용할 경우 폴리머(26)와 같은 부산물이 하부 구리층이나 층간 절연막의(14) 측벽에 증착된다.
도 5를 참조하면, 상기 측벽에 증착된 폴리머(26)를 제거하기 위하여 세정 을 실시한다. 상기 층간 절연막(14) 내의 비아홀(18) 및 트랜치(24)의 내벽에 배리어 금속막(28)을 형성한다. 이어서, 배리어 금속막(28) 상에서 상기 층간 절연막(14) 내의 비아홀(18) 및 트랜치(24)를 매립하도록 상부 구리층(30)을 형성하고, 화학기계적 연마로 평탄화하여 구리 배선을 완성한다.
그런데, 상기 종래 기술에 의한 반도체 소자의 구리 배선 형성 방법은 상기 하부 구리층(10) 상의 질화막(12)을 플라즈마 식각할 때 폴리머(26)와 같은 부산물이 하부 구리층(10)이나 층간 절연막(14)의 측벽에 증착된다. 이렇게 증착된 폴리머(26)는 후속 세정 공정에서도 제거되지 않아 후속 공정에서 구리 보이드(32)와 같은 결함을 발생시키고, RC 저항 증가 등의 페일(fail)을 유발하게 된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 질화막을 식각할 때 발생하는 폴리머로 인한 구리 보이드를 방지할 수 있는 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 구리 배선 형성 방법은 하부 구리층 상에 구리 확산 방지 및 식각저지용 물질막을 형성한다. 상기 구리 확산 방지 및 식각저지용 물질막 상에 층간 절연막을 형성한다. 이어서, 상기 층간 절연막 내에 상기 하부 구리층을 노출하는 직경이 작은 비아홀 및 직경이 큰 트랜치를 형성한다.
상기 구리 확산 방지 및 식각저지용 물질막을 플라즈마 식각하고 인시츄로 상기 플라즈마 식각시 발생한 폴리머를 제거하는 위하여 수소 플라즈마 처리한다. 이어서, 상기 노출된 하부 구리층 상의 비아홀 및 트랜치의 내벽에 배리어 금속막을 형성한다. 상기 배리어 금속막 상에 상기 홀 및 트랜치를 매립하는 상부 구리층을 형성한다.
이상과 같이 본 발명에 의한 반도체 소자의 구리 배선 형성 방법은 구리 확산 방지 및 식각저지용 물질막을 플라즈마 식각하고 인시츄로 수소 플라즈마 처리함으로써 후속공정에서 구리 보이드의 발생을 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
도 6 내지 도 10은 본 발명에 의한 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법을 설명하기 위하여 도시한 단면도들이다.
도 6을 참조하면, 실리콘 기판(미도시) 상부에 형성된 하부 구리층(100) 상에 구리 확산 방지 및 식각 저지용 물질막(102)을 형성한다. 상기 구리 확산 방지 및 식각저지용 물질막(102)은 질화막을 이용한다. 상기 구리 확산 방지 및 식각저지용 물질막(102) 상에 층간 절연막(104) 및 제1 포토레지스트막 패턴(106)을 형성한 후, 상기 제1 포토레지스트막 패턴(106)을 식각 마스크로 층간 절연막(104)을 이방성 식각하여 비아홀(108)을 형성한다.
도 7을 참조하면, 상기 제1 포토레지스트막 패턴(106)을 제거한 후, 상기 비아홀(108)에 제2 포토레지스트막(110)을 매립한 후 에치백하여 상기 층간 절연막(104)의 상부 표면보다 아래로 유지하게 한다.
도 8 및 도 9를 참조하면, 상기 층간 절연막(104)의 상부 표면에 상기 제2 포토레지스트막(110)과 이에 인접한 층간 절연막(104)의 표면을 노출시키는 제3 포토레지스트막 패턴(112)을 형성한다.
이어서, 상기 제3 포토레지스트막 패턴(112)을 식각 마스크로 상기 층간 절연막(104)의 상부 및 제2 포토레지스트막(110)을 일부 식각하여 트랜치(114)를 형성한다. 상기 제3 포토레지스트막 패턴(112)을 제거하고 나면 층간 절연막(104) 내에 직경이 작은 비아홀(108) 및 직경이 큰 트랜치(114)가 형성된다.
상기 비아홀(108)에 의하여 노출된 구리 확산 방지 및 식각저지용 물질막(102)을 식각하여 상기 하부 구리층(100)을 노출시키는 구리 확산 방지 및 식각저지용 물질막 패턴(102a)을 형성한다. 상기 구리 확산 방지 및 식각저지용 물질막(102) 식각은 불화탄소가스, 예컨대 CF4 가스와 같은 식각 가스를 이용한 플라즈마로 구리 확산 방지 및 식각 저지용 물질막(102)를 식각한 후, 상기 구리 확산 방지 및 식각저지용 물질막(102) 식각시 발생한 불소 계열의 폴리머와 같은 부산물을 수소 플라즈마 처리하여 제거하고 세정함으로써, 구리 보이드의 원인을 원천적으로 제거한다.
다시 말해, 상기 불소계열의 폴리머를 수소 플라즈마 처리하여 불화수소(HF)로 치환하여 제거한다. 상기 수소 플라즈마 처리는 100℃이하의 저온에서 수행하며, 수소(H2)/질소(N2) 플라즈마 처리(즉, 수소와 질소의 혼합 가스를 이용한 플라즈마 처리)나 H2O 플라즈마 처리를 포함한다.
결과적으로, 이와 같은 플라즈마 식각 공정은 구리 확산 방지 및 식각저지용 물질막(102) 식각 공정과 인시츄로 하부 구리층(100) 상이나 층간 절연막(104)의 측벽에 증착된 폴리머를 제거함으로써 상부 구리층 내에 형성되는 구리 보이드와 같은 결함 발생을 방지할 수 있다.
도 10을 참조하면, 상기 층간 절연막(104) 내의 비아홀(108) 및 트랜치(114)의 내벽에 배리어 금속막(116)을 형성한다. 이어서, 배리어 금속막(116) 상에서 상기 층간 절연막(104) 내의 비아홀(108) 및 트랜치(114)를 매립하도록 상부 구리층(118)을 형성하고, 화학기계적 연마로 평탄화하여 구리 배선을 완성한다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경실시예가 가능할 것이다.
상술한 바와 같이 본 발명에 의한 반도체 소자의 구리 배선 형성 방법은 구리 확산 방지 및 식각저지용 물질막을 플라즈마 식각한 후, 인시츄로 상기 플라즈마 식각시 하부 구리층이나 층간 절연막의 측벽에 증착된 폴리머를 수소 플라즈마 처리하여 제거한다. 이에 따라, 본 발명은 상기 폴리머를 잘 제거함으로써 상부 구리층 내에 형성되는 구리 보이드와 같은 결함 발생을 방지하여 제조 수율 증가를 이룰 수 있고, RC 저항 증가 등의 페일(fail)을 방지할 수 있다.
Claims (5)
- 하부 구리층 상에 구리 확산 방지 및 식각저지용 물질막을 형성하는 단계;상기 구리 확산 방지 및 식각저지용 물질막 상에 층간 절연막을 형성하는 단계;상기 층간 절연막에 상기 하부 구리층을 노출하는 직경이 작은 비아홀 및 직경이 큰 트랜치를 형성하는 단계;상기 구리 확산 방지 및 식각저지용 물질막을 불화탄소가스를 이용하여 플라즈마 식각하고, 상기 플라즈마 식각시 형성된 폴리머를 인시츄로 수소 플라즈마 처리하여 폴리머를 불화수소로 치환하여 제거하고 상기 하부 구리층을 노출시키는 단계;상기 노출된 하부 구리층 상의 비아홀 및 트랜치의 내벽에 배리어 금속막을 형성하는 단계; 및상기 배리어 금속막 상에 상기 홀 및 트랜치를 매립하는 상부 구리층을 형성하는 단계를 포함하며,상기 층간 절연막 내에 상기 하부 구리층을 노출하는 직경이 작은 비아홀 및 직경이 큰 트랜치를 형성하는 단계는,상기 층간 절연막을 패터닝하여 비아홀을 형성하는 단계와, 상기 비아홀에 상기 층간 절연막의 상부 표면보다 아래로 유지하는 제2 포토레지스트막을 형성하는 단계와, 상기 층간 절연막의 상부 표면에 상기 제2 포토레지스트막과 이에 인접한 층간 절연막의 표면을 노출시키는 제3 포토레지스트막 패턴을 형성하는 단계와, 상기 제3 포토레지스트막 패턴을 식각 마스크로 상기 층간 절연막의 상부를 일부 식각하여 트랜치를 형성하는 단계와, 상기 제3 포토레지스트막 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 제 1항에 있어서,상기 구리 확산 방지 및 식각저지용 물질막은 질화막을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
- 삭제
- 삭제
- 제 1항에 있어서,상기 수소 플라즈마 처리는 H2/N2 플라즈마 처리나 H2O 플라즈마 처리인 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117167A KR100602130B1 (ko) | 2004-12-30 | 2004-12-30 | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117167A KR100602130B1 (ko) | 2004-12-30 | 2004-12-30 | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077656A KR20060077656A (ko) | 2006-07-05 |
| KR100602130B1 true KR100602130B1 (ko) | 2006-07-19 |
Family
ID=37169688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117167A KR100602130B1 (ko) | 2004-12-30 | 2004-12-30 | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100602130B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100791688B1 (ko) * | 2006-09-11 | 2008-01-03 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 |
| KR100827483B1 (ko) * | 2006-11-27 | 2008-05-06 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| CN112447510B (zh) * | 2019-08-30 | 2024-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
-
2004
- 2004-12-30 KR KR1020040117167A patent/KR100602130B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077656A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653722B1 (ko) | 저유전막을 갖는 반도체소자의 제조방법 | |
| US7125792B2 (en) | Dual damascene structure and method | |
| JP2006041519A (ja) | デュアルダマシン配線の製造方法 | |
| US7091612B2 (en) | Dual damascene structure and method | |
| KR100641506B1 (ko) | 반도체 소자 세정 방법 | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| KR100602130B1 (ko) | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| KR100606540B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2005277375A (ja) | 半導体装置の製造方法 | |
| US7172959B2 (en) | Method for forming dual damascene interconnection in semiconductor device | |
| KR20060077657A (ko) | 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법 | |
| KR100788380B1 (ko) | 반도체 소자 형성 방법 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100545221B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| KR100613356B1 (ko) | 구리 배선층을 갖는 반도체 소자 및 그 제조 방법 | |
| KR100907890B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20100076457A (ko) | 반도체 장치 제조방법 | |
| KR100539446B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100727702B1 (ko) | 반도체 소자의 구리배선 제조방법 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100613353B1 (ko) | 단일 다마신 공정을 이용한 반도체 소자의 구리 배선 형성방법 | |
| JP2005203429A (ja) | 半導体装置の製造方法 | |
| KR100720486B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| TWI660459B (zh) | 一種雙重鑲嵌製程 | |
| KR100940639B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |