KR100788380B1 - 반도체 소자 형성 방법 - Google Patents

반도체 소자 형성 방법 Download PDF

Info

Publication number
KR100788380B1
KR100788380B1 KR1020060095448A KR20060095448A KR100788380B1 KR 100788380 B1 KR100788380 B1 KR 100788380B1 KR 1020060095448 A KR1020060095448 A KR 1020060095448A KR 20060095448 A KR20060095448 A KR 20060095448A KR 100788380 B1 KR100788380 B1 KR 100788380B1
Authority
KR
South Korea
Prior art keywords
etching process
forming
nitride film
semiconductor device
pattern
Prior art date
Application number
KR1020060095448A
Other languages
English (en)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060095448A priority Critical patent/KR100788380B1/ko
Priority to US11/855,771 priority patent/US20080079153A1/en
Application granted granted Critical
Publication of KR100788380B1 publication Critical patent/KR100788380B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기판에 형성된 금속층에 소정의 두께를 갖는 질화막을 형성하는 단계와; 제1 식각공정을 수행하여 상기 질화막을 소정의 깊이까지 선택적으로 식각하여 질화막 패턴을 형성하는 단계와; 상기 질화막 패턴에 소정의 두께를 갖는 산화막을 도포한 후 상기 산화막에 포토 레지스트 패턴을 형성하는 단계와; 상기 포토 레지스트 패턴을 식각 마스크로 이용하는 제2 식각공정을 수행하여 상기 산화막을 선택적으로 식각하는 단계와; 상기 제2 식각공정을 수행하는 중에 시안화(CN) 가스가 검출되는 경우에 상기 제2 식각공정 수행을 멈추는 단계와; 상기 제3 식각공정을 수행하여 상기 금속층이 노출될 때까지 상기 질화막 패턴을 선택적으로 식각하여 비아 홀 및 트렌치를 형성하는 단계; 및 상기 포토 레지스트 패턴을 제거하고 상기 비아 홀 및 상기 트렌치 내에 구리 시드층 및 금속층을 순차적으로 채운 후 금속 배선을 형성하는 단계를 포함하는 반도체 소자 형성방법에 관한 것이다.
비아 홀, 트렌치, 듀얼 다마신 공정

Description

반도체 소자 형성 방법{Method for Forming Semiconductor Device}
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자 형성방법을 설명하기 위한 단면도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
100 : 반도체 기판 102 : 금속층
104b : 질화막 패턴 106a : 산화막 패턴
110 : 구리 시드층 112 : 금속배선
본 발명은 반도체 소자 형성 방법에 관한 것으로, 특히, 식각공정 중에 비아 홀 및 트렌치 사이에 형성되는 펜스(fence), 잔류물 및 비아 홀 내에 불소에 의한 보이드(Void) 발생을 방지할 수 있는 반도체 소자 형성 방법에 관한 것이다.
듀얼 다마신 공정은 크게 비아 퍼스트(Via first)법과 트렌치 퍼스트(Trench first)법과 자기정렬(Self Aligned)법으로 구분되는데, 비아 퍼스트법은 절연막(Dielectric layer)을 사진 및 식각하여 비아홀(via hole)을 먼저 형성한 후, 절연막을 다시 식각하여 비아홀 상부에 트렌치(Trench)를 형성하는 방법이다.
그리고, 트렌치 퍼스트법은 반대로 트렌치를 먼저 형성한 후, 비아홀을 형성하는 방법이며, 자기정렬 듀얼다마신법은 트렌치 구조하부에 비아홀이 정렬되어 형성되면, 트렌치 식각시에 비아홀도 동시에 형성되는 방법이다.
종래 기술에서 듀얼 다마신 공정을 사용하여 반도체 기판에 비아 홀 및 트렌치를 형성하고 비아 홀 및 트렌치 내측벽에 구리 시드층을 형성한 후 비아 홀 및 트렌치에 구리 금속을 메워 구리 금속 배선을 형성한다.
그러나, 종래기술에서는 듀얼 다마신 공정을 수행하여 비아 홀 및 트렌치를 형성하는데 비아 홀 및 트렌치 사이에 펜스(fence)가 형성되거나 RIE(Reative Ion Etching) 식각공정을 수행하여 질화막(SiN)을 식각하는 경우에 비아 홀 및 트렌치 내에 잔류물이 형성되고 비아 홀 내에 불소에 의해 보이드(void)가 발생되는 문제점이 있다.
본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 식각공정 중에 비아 홀 및 트렌치 사이에 형성되는 펜스, 잔류물 및 비아 홀 내에 불소에 의한 보이드 발생을 방지할 수 있는 반도체 소자 형성방법을 제공하는 데 목적이 있다.
전술한 목적을 달성하기 위한 본 발명의 특징은, 반도체 기판에 형성된 금속층에 소정의 두께를 갖는 질화막을 형성하는 단계와; 제1 식각공정을 수행하여 상기 질화막을 소정의 깊이까지 선택적으로 식각하여 질화막 패턴을 형성하는 단계 와; 상기 질화막 패턴에 소정의 두께를 갖는 산화막을 도포한 후 상기 산화막에 포토 레지스트 패턴을 형성하는 단계와; 상기 포토 레지스트 패턴을 식각 마스크로 이용하는 제2 식각공정을 수행하여 상기 산화막을 선택적으로 식각하는 단계와; 상기 제2 식각공정을 수행하는 중에 시안화(CN) 가스 검출되는 경우에 상기 제2 식각공정 수행을 멈추는 단계와; 상기 제3 식각공정을 수행하여 상기 금속층이 노출될 때까지 상기 질화막 패턴을 선택적으로 식각하여 비아 홀 및 트렌치를 형성하는 단계; 및 상기 포토 레지스트 패턴을 제거하고 상기 비아 홀 및 상기 트렌치 내에 구리 시드층 및 금속층을 순차적으로 채운 후 금속 배선을 형성하는 단계를 포함하는 반도체 소자 형성방법에 관한 것이다.
본 발명에서 상기 제1 식각공정의 조건은, 1300 ~ 1800W 소스 파워, 200~500W 바이어스 파워, 20~50 MT의 압력, 280~420sccm의 아르곤(Ar), 12.6~15.4sccm의 CH2F2, 120~180sccm의 질소(N2) 및 8~12sccm의 산소(O2)를 이용하는 것을 특징으로 한다.
본 발명에서 상기 제2 식각공정의 조건은, 1100~1500W 소스 파워, 1400~2000W 바이어스 파워, 20~50MT의 압력, 14~18sccm의 C5F8, 600~1000sccm의 아르곤(Ar) 및 13~17sccm의 산소(O2)를 이용하는 것을 특징으로 한다.
본 발명에서 상기 소정의 두께를 갖는 질화막은, 2500 ~ 3500Å의 두께를 갖는 것을 특징으로 한다.
본 발명에서 상기 소정의 깊이까지 식각하여 형성된 질화막 패턴은, 2300Å 의 깊이로 식각되는 것을 특징으로 한다.
본 발명에서 상기 금속층은, 구리 또는 텅스텐을 이용하여 형성되는 것을 특징으로 한다.
본 발명에서 상기 제3 식각공정의 조건은, 상기 제1 식각공정의 조건과 동일한 것을 특징으로 한다.
본 발명에서 상기 시안화(CN) 가스는, 상기 제2 식각공정을 수행하는 중에 제2 식각공정 조건에서 상기 C5F8가스와 상기 질화막의 N에 의해 형성되는 부산물 가스인 것을 특징으로 한다.
본 발명에서 상기 포토 레지스트 패턴의 폭은, 질화막 패턴 사이의 간격 이내로 설정되는 것을 특징으로 한다.
본 발명에서 상기 트렌치의 폭은, 상기 포토 레지스트 패턴의 폭에 해당하여 형성되는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자 형성방법에 대해서 상세히 설명한다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자 형성방법을 설명하기 위한 단면도들이다.
먼저, 도 1a에서 도시된 바와 같이, 반도체 기판(100)에 소정의 두께를 갖는 금속층(102) 예컨대, 구리(Cu)를 이용하여 형성하고, 형성된 금속층(102)에 소정의 두께 예컨대, 3000Å의 두께를 갖는 질화막(104) 예컨대, Si3N4를 증착한다.
도 1b에서 도시된 바와 같이, 제1 식각공정을 수행하여 질화막(104)을 소정의 깊이 예컨대, 2700Å(A)의 깊이까지 선택적으로 식각하여 질화막 패턴(104a)을 형성한다.
여기서, 제1 식각공정 조건은 1300~1800W 소스파워, 200~500W 바이어스 파워, 20~50MT의 압력, 280~420sccm의 아르곤(Ar), 12.6~15.4sccm의 CH2F2, 120~180sccm의 질소(N2) 및 8~12sccm의 산소(O2)를 이용하여 수행하는 것이 바람직하다.
도 1c에서 도시된 바와 같이, 질화막 패턴(104a)을 포함하는 반도체 기판(100)에 산화막(106)을 소정의 두께 예컨대, 5000Å(D)의 두께로 도포한다.
이 후 산화막(106)에 패터닝을 통해 포토 레지스트 패턴(108)을 형성한 후 포토 레지스트 패턴(108)을 식각 마스크로 이용하는 제2 식각공정을 수행한다.
여기서, 제2 식각공정 조건은 1100 ~ 1500W 소스 파워, 1400~2000W 바이어스 파워, 20~50MT의 압력, 14~18sccm의 C5F8, 600~1000sccm의 아르곤(Ar) 및 13~17sccm의 산소(O2)를 이용하여 수행하는 것이 바람직하다.
또한, 반도체 디자인 룰에 따라 형성되는 포토 레지스트 패턴(108)의 폭은 질화막 패턴(104a) 사이의 간격(C) 이내로 설정되는 것이 바람직하며, 포토 레지스트 패턴(108)의 폭에 해당하는 트렌치 폭이 형성될 수도 있다.
도 1d에서 도시된 바와 같이, 제2 식각공정을 수행하는 중에 질화막 패턴(104a)이 노출되어 제2 식각공정 조건의 (C)와 질화막 패턴(104a)의 N에 의해 형 성되는 시안화(CN) 가스가 검출되는 경우에 제2 식각공정 수행을 멈춘다.
여기서, 시안화(CN) 가스가 검출되는 경우에 제2 식각공정을 멈춤으로써, 원하는 깊이를 갖는 트렌치를 형성시킬 수 있다.
도 1e에서 도시된 바와 같이, 에싱 및 세정공정을 수행하여 포토 레지스트 패턴(108)을 제거한 후 제3 식각공정을 수행하여 금속막(102)이 노출될 때까지 질화막 패턴(104a)을 선택적으로 식각하여 비아 홀(111)을 형성한다. 이때 비아 홀(111) 형성과 아울러, 질화막 패턴(104b)도 형성되고, 포토 레지스트 패턴(108)에 의한 불순물은 생성되지 않는다.
여기서, 제3 식각공정 조건은 제1 식각공정 조건과 동일할 수 있으며, 산화막(106)의 선택비가 질화막(104)의 선택비 보다 15:1로 높아 식각되지 않는다.
도 1f에서 도시된 바와 같이, 트렌치(109) 및 비아 홀(111) 내측벽에 구리 시드층(110)을 형성하고, 구리 시드층(110)이 형성된 트렌치(109) 및 비아 홀(111)에 금속막을 채운 후 에치백(Etchback) 이나 화학적 기계연마(CMP:Chemical Mechanical Polishing)등의 기술을 이용하여 금속배선(112)을 평탄화시킨다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것이 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면, 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허 청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자 형성방법에서 비아 홀 및 트렌치 사이의 펜스(fence)가 발생하는 것을 방지할 수 있는 효과가 있다.
본 발명의 다른 효과로는 비아 홀 및 트렌치 내에 잔류물 발생을 방지할 수 있다.
본 발명의 또 다른 효과로는 비아 홀 내에 불소에 의한 보이드 발생을 방지할 수 있다.

Claims (10)

  1. 반도체 기판에 형성된 금속층에 소정의 두께를 갖는 질화막을 형성하는 단계와;
    제1 식각공정을 수행하여 상기 질화막을 소정의 깊이까지 선택적으로 식각하여 질화막 패턴을 형성하는 단계와;
    상기 질화막 패턴에 소정의 두께를 갖는 산화막을 도포한 후 상기 산화막에 포토 레지스트 패턴을 형성하는 단계와;
    상기 포토 레지스트 패턴을 식각 마스크로 이용하는 제2 식각공정을 수행하여 상기 산화막을 선택적으로 식각하는 단계와;
    상기 제2 식각공정을 수행하는 중에 시안화(CN) 가스 검출되는 경우에 상기 제2 식각공정 수행을 멈추는 단계와;
    상기 포토 레지스트 패턴을 제거한 후, 제3 식각공정을 수행하여 상기 금속층이 노출될 때까지 상기 질화막 패턴을 선택적으로 식각하여 비아 홀 및 트렌치를 형성하는 단계; 및
    상기 비아 홀 및 상기 트렌치 내에 구리 시드층 및 금속층을 순차적으로 채운 후 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 형성방법.
  2. 제1항에 있어서,
    상기 제1 식각공정의 조건은,
    1300 ~ 1800W 소스 파워, 200~500W 바이어스 파워, 20~50 MT의 압력, 280~420 sccm의 아르곤(Ar), 12.6~15.4sccm의 CH2F2, 120~180sccm의 질소(N2) 및 8~12sccm의 산소(O2)를 이용하는 것을 특징으로 하는 반도체 소자형성방법.
  3. 제1항에 있어서,
    상기 제2 식각공정의 조건은,
    1100~1500W 소스 파워, 1400~2000W 바이어스 파워, 20~50MT의 압력, 14~18sccm의 C5F8, 600~1000sccm의 아르곤(Ar) 및 13~17sccm의 산소(O2)를 이용하는 것을 특징으로 하는 반도체 소자 형성방법.
  4. 제1항에 있어서
    상기 소정의 두께를 갖는 질화막은,
    2500 ~ 3500Å의 두께를 갖는 것을 특징으로 하는 반도체 소자 형성방법.
  5. 제4 항에 있어서
    상기 소정의 깊이까지 식각하여 형성된 질화막 패턴은,
    2300Å의 깊이로 식각되는 것을 특징으로 하는 반도체 소자 형성방법.
  6. 제1 항에 있어서,
    상기 금속층은,
    구리 또는 텅스텐을 이용하여 형성되는 것을 특징으로 하는 반도체 소자 형성방법.
  7. 제1항에 있어서
    상기 제3 식각공정의 조건은,
    상기 제1 식각공정의 조건과 동일한 것을 특징으로 하는 반도체 소자 형성방법.
  8. 제3항에 있어서,
    상기 시안화(CN) 가스는,
    상기 제2 식각공정을 수행하는 중에 제2 식각공정 조건에서 상기 C5F8가스와 상기 질화막의 N에 의해 형성되는 부산물 가스인 것을 특징으로 하는 반도체 소자 형성방법.
  9. 제1항에 있어서
    상기 포토 레지스트 패턴의 폭은,
    질화막 패턴 사이의 간격 이내로 설정되는 것을 특징으로 하는 반도체 소자 형성방법.
  10. 제 9항에 있어서,
    상기 트렌치의 폭은,
    상기 포토 레지스트 패턴의 폭에 해당하여 형성되는 것을 특징으로 하는 반도체 소자 형성방법.
KR1020060095448A 2006-09-29 2006-09-29 반도체 소자 형성 방법 KR100788380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060095448A KR100788380B1 (ko) 2006-09-29 2006-09-29 반도체 소자 형성 방법
US11/855,771 US20080079153A1 (en) 2006-09-29 2007-09-14 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060095448A KR100788380B1 (ko) 2006-09-29 2006-09-29 반도체 소자 형성 방법

Publications (1)

Publication Number Publication Date
KR100788380B1 true KR100788380B1 (ko) 2008-01-02

Family

ID=39215947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060095448A KR100788380B1 (ko) 2006-09-29 2006-09-29 반도체 소자 형성 방법

Country Status (2)

Country Link
US (1) US20080079153A1 (ko)
KR (1) KR100788380B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082118A (zh) * 2010-09-29 2011-06-01 上海集成电路研发中心有限公司 制备双大马士革结构的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044892A (ko) 1998-12-30 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100465057B1 (ko) * 2002-12-23 2005-01-05 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050048948A (ko) 2003-11-20 2005-05-25 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100606540B1 (ko) * 2004-12-22 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
KR100613389B1 (ko) * 2004-12-23 2006-08-21 동부일렉트로닉스 주식회사 비식각 이중 다마신 공정을 이용한 반도체 소자의 구리배선 형성 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6156643A (en) * 1998-11-06 2000-12-05 Advanced Micro Devices, Inc. Method of forming a dual damascene trench and borderless via structure
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6607675B1 (en) * 2000-08-29 2003-08-19 Applied Materials Inc. Method of etching carbon-containing silicon oxide films
US6475906B1 (en) * 2001-07-05 2002-11-05 Promos Technologies, Inc. Gate contact etch sequence and plasma doping method for sub-150 NM DT-based DRAM devices
US20030087514A1 (en) * 2001-11-02 2003-05-08 Tang Sanh Dang Hard mask damascene process used to form a semiconductor device
US7309448B2 (en) * 2003-08-08 2007-12-18 Applied Materials, Inc. Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
US7001836B2 (en) * 2004-03-25 2006-02-21 Taiwan Semiconductor Manufacturing Company Two step trench definition procedure for formation of a dual damascene opening in a stack of insulator layers
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7531448B2 (en) * 2005-06-22 2009-05-12 United Microelectronics Corp. Manufacturing method of dual damascene structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000044892A (ko) 1998-12-30 2000-07-15 김영환 반도체 소자의 금속 배선 형성 방법
KR100465057B1 (ko) * 2002-12-23 2005-01-05 매그나칩 반도체 유한회사 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20050048948A (ko) 2003-11-20 2005-05-25 매그나칩 반도체 유한회사 듀얼 다마신 방법을 이용한 금속 배선 형성 방법
KR100606540B1 (ko) * 2004-12-22 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
KR100613389B1 (ko) * 2004-12-23 2006-08-21 동부일렉트로닉스 주식회사 비식각 이중 다마신 공정을 이용한 반도체 소자의 구리배선 형성 방법

Also Published As

Publication number Publication date
US20080079153A1 (en) 2008-04-03

Similar Documents

Publication Publication Date Title
CN102760693B (zh) 形成半导体器件的方法
JP4492949B2 (ja) 電子デバイスの製造方法
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
KR100788380B1 (ko) 반도체 소자 형성 방법
KR100602086B1 (ko) 반도체 소자의 배선 형성방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
JP2005005697A (ja) 半導体装置の製造方法
KR100504548B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100602130B1 (ko) 다마신 공정을 이용한 반도체 소자의 구리 배선 형성 방법
KR20090069366A (ko) 반도체 소자의 금속 배선 형성 방법
KR100737701B1 (ko) 반도체 소자의 배선 형성 방법
KR100545221B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
US7537990B2 (en) Method of manufacturing semiconductor devices
KR100799118B1 (ko) 다층 구리 배선의 형성 방법
KR100613376B1 (ko) 반도체 소자의 제조 방법
KR100613356B1 (ko) 구리 배선층을 갖는 반도체 소자 및 그 제조 방법
KR100727702B1 (ko) 반도체 소자의 구리배선 제조방법
KR100707657B1 (ko) 반도체 소자의 구리 금속 배선 형성 방법
TWI660459B (zh) 一種雙重鑲嵌製程
KR100772249B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
KR100657759B1 (ko) 반도체 소자의 제조 방법
KR20030080317A (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100741924B1 (ko) 폴리머를 이용한 듀얼 다마신 공정
KR100701384B1 (ko) 듀얼 다마신 공정에서 금속 라인 증착을 위한 트렌치 형성방법
KR100859478B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee