KR100465057B1 - 반도체 소자의 듀얼 다마신 패턴 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 패턴 형성 방법 Download PDF

Info

Publication number
KR100465057B1
KR100465057B1 KR10-2002-0082661A KR20020082661A KR100465057B1 KR 100465057 B1 KR100465057 B1 KR 100465057B1 KR 20020082661 A KR20020082661 A KR 20020082661A KR 100465057 B1 KR100465057 B1 KR 100465057B1
Authority
KR
South Korea
Prior art keywords
forming
photoresist pattern
pattern
dual damascene
semiconductor device
Prior art date
Application number
KR10-2002-0082661A
Other languages
English (en)
Other versions
KR20040056112A (ko
Inventor
최재성
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2002-0082661A priority Critical patent/KR100465057B1/ko
Priority to US10/614,512 priority patent/US6841465B2/en
Priority to TW092118714A priority patent/TW200414300A/zh
Publication of KR20040056112A publication Critical patent/KR20040056112A/ko
Application granted granted Critical
Publication of KR100465057B1 publication Critical patent/KR100465057B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 비아홀보다 트렌치를 먼저 형성하는 듀얼 다마신 공정에서 트렌치를 형성한 후, 해상력이 저하되는 것을 방지하기 위하여 포토레지스트를 얇게 도포한 상태에서 노광 및 현상 공정으로 비아홀 영역이 정의된 포토레지스트 패턴을 형성한 다음 포토레지스트 패턴의 식각 내성을 향상시킴으로써, 트렌치 영역에서 포토레지스트 패턴의 두께에 의해 해상력이 저하되는 것을 방지함과 동시에 우수한 식각 내성에 의해 얇은 포토레지스트 패턴으로도 원활하게 식각 공정을 진행하여 전체 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법이 개시된다.

Description

반도체 소자의 듀얼 다마신 패턴 형성 방법{Method of forming a dual damascene pattern in a semiconductor device}
본 발명은 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것으로, 특히 포토레지스트 패턴을 형성하기 위한 노광 및 현상 공정의 해상력을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법에 관한 것이다.
최근 지속적으로 공정 기술이 발전하여 디자인 룰이 감소하면서 반도체 소자가 집적화 됨에 따라, 배선 저항이나 배선 간의 기생 커패시턴스가 소자의 동작 속도를 결정하는 결정적인 요인으로 작용한다. 최근에는 Al 대신에 Cu를 이용하여 금속 배선을 형성하는 공정이 차세대 소자의 배선 공정으로 각광을 받고 있다.
하지만, 구리의 식각 특성이 매우 열악하기 때문에 Cu를 이용하여 배선을 형성하는데 어려움이 있다. 이를 해결하기 위한 방법으로 듀얼 다마신 공정과 전기 도금법을 적용하여 구리뿐만 아니라 식각 특성이 열악한 금속 물질을 이용하여 금속 배선을 형성하고 있다. 듀얼 다마신 공정의 진행 과정을 좀 더 구체적으로 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위하여 트랜지스터나 플래시 메모리 셀과 같은 여러 요소(도시되지 않음)가 형성된 반도체 기판(101) 상부에 층간 절연막(102)을 형성한다. 이어서, 층간 절연막(102) 상부에 레지스트를 도포하고노광 및 현상 공정을 통해 트렌치 영역이 정의된 제1 포토레지스트 패턴(103)을 형성한다.
도 1b를 참조하면, 제1 포토레지스트 패턴(도 1a의 103)을 통해 노출된 영역의 층간 절연막(102)을 소정의 깊이까지 식각하여 트렌치(104)를 형성한다. 이후, 제1 포토레지스트 패턴을 제거한다.
도 1c를 참조하면, 층간 절연막(102) 상부에 레지스트를 도포하고 노광 및 현상 공정을 통해 비아홀 영역이 정의된 제2 포토레지스트 패턴(105)을 형성한다.
도 1d를 참조하면, 제2 포토레지스트 패턴(도 1c의 105)을 통해 노출된 영역의 층간 절연막(102)을 식각하여 하부의 접합부(도시되지 않음)가 노출되되록 비아홀(106)을 형성한다. 이후, 제2 포토레지스트 패턴을 제거한다. 이로써, 트렌치(104) 및 비아홀(106)로 이루어진 듀얼 다마신 패턴(107)이 형성된다.
이후, 도면에는 도시되어 있지 않지만, 후속 공정에서 형성될 금속 배선의 금속 성분이 층간 절연막으로 침투하는 것을 방지하기 위하여 층간 절연막의 표면에 장벽 금속층을 형성한 후, 비아 및 트렌치 내부에만 금속 시드층을 형성하고 전기 도금법으로 비아 및 트렌치를 금속 물질로 매립하여 금속 배선을 형성한다. 금속 배선이 형성된 후에는, 추가로 화학적 기계적 연마 공정을 실시하여 비아 및 트렌치 이외의 층간 절연막 상부에 형성된 얇은 금속막을 제거한다.
상기에서와 같이, 트렌치를 먼저 형성하는 듀얼 다마신 공정은 다른 방식의 듀얼 다마신 공정에 비하여 공정이 단순하고 식각 공정상의 문제점이 적기 때문에 재현성이 높은 공정 방식 중 하나로 인정받았다. 하지만, 리소그라피(Lithography)측면에서 보면, 비아홀보다 트렌치를 먼저 형성하는 듀얼 다마신 공정은 트렌치에 의해 단차가 발생된 상태에서 비아홀 영역을 정의하기 위한 제2 포토레지스트 패턴을 형성해야 한다. 이로 인해, 도 1c에서와 같이, 트렌치 영역에서는 포토레지스트 패턴이 두껍게 형성되기 때문에 해상력(Resolution)에 치명적인 영향을 주는 문제점이 발생되며, 이를 극복하기가 어려워 최근에는 거의 사용되지 못하는 공정방식으로 인식되고 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 비아홀보다 트렌치를 먼저 형성하는 듀얼 다마신 공정에서 트렌치를 형성한 후, 해상력이 저하되는 것을 방지하기 위하여 포토레지스트를 얇게 도포한 상태에서 노광 및 현상 공정으로 비아홀 영역이 정의된 포토레지스트 패턴을 형성한 다음 포토레지스트 패턴의 식각 내성을 향상시킴으로써, 트렌치 영역에서 포토레지스트 패턴의 두께에 의해 해상력이 저하되는 것을 방지함과 동시에 우수한 식각 내성에 의해 얇은 포토레지스트 패턴으로도 원활하게 식각 공정을 진행하여 전체 공정의 신뢰성을 향상시킬 수 있는 반도체 소자의 듀얼 다마신 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
101, 201 : 반도체 기판 102, 202 : 층간 절연막
103, 203 : 제1 포토레지스트 패턴
104, 204 : 트렌치 105, 205 : 제2 포토레지스트 패턴
205a : 경화된 제2 포토레지스트 패턴
206 : 고분자 용액 코팅막 106, 207 : 비아홀
107, 208 : 듀얼 다마신 패턴
본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법은 층간 절연막이 형성되고, 층간 절연막에는 소정의 패턴으로 트렌치가 형성된 반도체 기판이 제공되는 단계와, 트렌치에 비아홀 영역이 정의된 포토레지스트 패턴을 형성하는 단계와, 전체 상부에 교차 결합 가능 물질이나 라디컬 제네레이터가 포함된 고분자 용액 코팅막을 형성하는 단계와, 식각 내성이 증가하도록 베이킹 공정으로 교차 결합 가능 물질이나 라디컬 제네레이터를 포토레지스트 패턴의 폴리머와 반응시켜 경화된 포토레지스트 패턴을 형성하는 단계와, 고분자 용액 코팅막을 제거하는 단계 및 식각 공정으로 층간 절연막에 비아홀을 형성하는 단계를 포함하며, 경화된 포토레지스트 패턴에 의해 식각 내성이 증가되는 것만큼 상대적으로 포토레지스트 패턴을 얇게 형성한다.
상기에서, 레지스트로 교환 결합 가능 물질이 포함된 레지스트 또는 노광 활성기 발생물이 포함된 레지스트를 도포하여 고분자 화합물과 혼합되는 것을 방지할 수 있다. 이때, 교환 결합 가능 물질은 다기능 에테르나 다기능 알킬 할로 화합물이며, 다기능 에테르는 메틸 에테르 또는 에틸 에테르일 수 있다. 노광 활성기 발생물은 써멀 라디컬 제네레이터나 그 유도체일 수 있다.
한편, 고분자 용액 코팅막은 수용성 고분자 용액으로 형성하며, 용매로는 탈이온수를 사용할 수 있다.
베이킹 공정은 오븐이나 핫플레이트 가열 방식으로 실시하며, 50 내지 250℃에서 실시할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 한편, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 듀얼 다마신 패턴 형성 방법을 설명하기 위한 소자의 단면도들이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위하여 트랜지스터나 플래시 메모리 셀과 같은 여러 요소(도시되지 않음)가 형성된 반도체 기판(201) 상부에 층간 절연막(202)을 형성한다. 이어서, 층간 절연막(202) 상부에 레지스트를 도포하고 노광 및 현상 공정을 통해 트렌치 영역이 정의된 제1 포토레지스트 패턴(203)을 형성한다.
도 2b를 참조하면, 제1 포토레지스트 패턴(도 2a의 203)을 통해 노출된 영역의 층간 절연막(202)을 소정의 깊이까지 식각하여 트렌치(204)를 형성한다. 이후, 제1 포토레지스트 패턴을 제거한다.
도 2c를 참조하면, 층간 절연막(202) 상부에 레지스트를 도포하고 노광 및 현상 공정을 통해 비아홀 영역이 정의된 제2 포토레지스트 패턴(205)을 형성한다. 이때, 트렌치가 형성된 영역에서 제2 포토레지스트 패턴(205)이 두껍게 형성되면 노광 및 현상 공정 시 해상력이 저하될 수 있으므로, 이를 방지하기 위하여 제2 포토레지스트 패턴(205)을 최대한 얇게 형성해야 한다. 한편, 제2 포토레지스트 패턴(205)을 너무 얇게 형성하면, 비아홀을 형성하기 위한 후속 식각 공정 시 반도체 기판(201) 상부에 형성된 제2 포토레지스트 패턴이 제거되면서 반도체기판(201)의 표면에 식각 손상이 발생될 수 있다. 따라서, 제2 포토레지스트 패턴(205)의 두께는 후속 공정에서 경화된 상태의 식각 내성을 고려하여 결정한다.
도 2d를 참조하면, 제2 포토레지스트 패턴(205)을 경화시키기 위하여 전체 상부에 고분자 용액을 스핀 코팅 방식으로 도포하여 고분자 용액 코팅막(206)을 형성한다. 이때, 고분자 용액은 교차 결합 가능 물질(Crosslinkable Agent)이나 라디컬 제네레이터(Radical Generator)가 포함된 고분자 용액을 사용한다. 단, 이 경우 사용하는 고분자 용액은 리소그라피 공정에서 일반적으로 사용하는 상부 반사 방지 코팅막(Top Anti Reflective Coating; 도시되지 않음)과 비슷하도록 수용성 고분자 용액을 사용하며 하며, 용매로는 탈이온수(DI water)을 사용한다. 이렇게 물을 용매로 하는 수용성 고분자 용액의 경우, 더블 코팅(Double coating)을 할 경우에 기존 상부 반사 방지 코팅막 물질과 같이 제2 포토레지스트 패턴(205)과의 혼합을 방지하면서 코팅이 가능하다.
상기에서, 교차결합 가능 물질로는 다기능 에테르(Multi-Functional Ether)나 다기능 알킬 할로 화합물(Multi-Functional Alkyl Halo Compound)을 사용할 수 있다. 이때, 다기능 에테르로는 메틸 에테르(Methyl Ether) 또는 에틸 에테르(Ethyl Ether)를 사용할 수 있다. 다기능 알킬 할로 화합물로는 알킬 크롤로 화합물(Alkyl Chloro Compound), 알킬 브로모 화합물(Alkyl Bromo Compound), 알킬 이오도 화합물(Alkyl Iodo Compound)을 사용할 수 있다.
한편, 라디컬 제네레이터로는 AIBN와 같은 써멀 라디컬 제네레이터나 그 유도체를 사용할 수 있다.
도 2e를 참조하면, 식각 내성이 증가하도록 베이킹 공정으로 열처리를 실시하여 제2 포토레지스트 패턴(도 2d의 205)을 경화시켜 경화된 제2 포토레지스트 패턴(205a)을 형성한다. 이때, 열처리는 오븐(Oven)이나 핫플레이트(Hot Plate) 가열 방식으로 실시할 수 있으며, 50 내지 250℃에서 실시하는 것이 바람직하다. 이후, 탈이온수(De-Ionized Water)를 이용한 세정 공정으로 반응하지 않고 기판(201) 상에 잔류하는 고분자 코팅막(도 2d의 206)을 제거한다. 여기서, 열처리에 의해 경화된 제2 포토레지스트 패턴(205a)이 형성되는 원리를 설명하면 다음과 같다,
도 2d에서 교환 결합 가능 물질이 포함된 수용성 고분자 용액 코팅막(도 2d의 206)을 형성한 경우에는, 열처리에 의해 고분자 용액 코팅막(도 2d의 206)으로부터 제2 포토레지스트 패턴(도 2d의 205)으로 교차결합 물질의 확산이 이루어지고, 제2 포토레지스트 패턴(도 2d의 205) 내부로 확산(Diffusion)된 교차결합 가능 물질은 제2 포토레지스트 패턴(도 2d의 205)의 폴리머(Polymer)와 라디컬 교차 결합하여 O-교차결합 가능 물질-O 구조를 형성한다. 이러한 교차 결합을 통해, 제2 포토레지스트 패턴이 경화되어 경화된 제2 포토레지스트 패턴(205a)으로 형성되면서 식각 내성이 급격하게 증가한다.
한편, 도 2d에서 라디컬 제네레이터가 포함된 수용성 고분자 용액 코팅막(도 2d의 206)을 형성한 경우에는, 열처리에 의해 라디컬 제네레이터에서 라디컬 생성(Radical generation)이 이루어지면서 수용성 고분자 용액으로부터 포토레지스트 패턴(도 2d의 205)으로 라디컬 확산(Radical Diffusion)이 이루어진다. 이렇게 열처리를 실시하는 동안 라디컬 생성 및 확산이 이루어지고, 제2 포토레지스트 패턴(도 2d의 205) 내부로 확산(Diffusion)된 라디컬은 제2 포토레지스트 패턴(도 2d의 205)의 고분자와 라디컬 교차 결합하여 C-C 결합(Bonding)을 형성한다. 이러한 교차 결합을 통해, 제2 포토레지스트 패턴이 경화되어 경화된 제2 포토레지스트 패턴(205a)으로 형성되면서 식각 내성이 급격하게 증가한다.
도 2f를 참조하면, 경화된 제2 포토레지스트 패턴(도 2e의 205a)을 통해 노출된 영역의 층간 절연막(202)을 식각하여 하부의 접합부(도시되지 않음)가 노출되도록 비아홀(207)을 형성한다. 이후, 제2 포토레지스트 패턴을 제거한다. 이로써, 트렌치(204) 및 비아홀(207)로 이루어진 듀얼 다마신 패턴(208)이 형성된다.
이후, 도면에는 도시되어 있지 않지만, 후속 공정에서 형성될 금속 배선의 금속 성분이 층간 절연막으로 침투하는 것을 방지하기 위하여 층간 절연막의 표면에 장벽 금속층을 형성한 후, 비아 및 트렌치 내부에만 금속 시드층을 형성하고 전기 도금법으로 비아 및 트렌치를 금속 물질로 매립하여 금속 배선을 형성한다. 금속 배선이 형성된 후에는, 추가로 화학적 기계적 연마 공정을 실시하여 비아 및 트렌치 이외의 층간 절연막 상부에 형성된 얇은 금속막을 제거한다.
상술한 바와 같이, 본 발명은 비아홀보다 트렌치를 먼저 형성하는 듀얼 다마신 공정에서 트렌치를 형성한 후 비아홀 영역을 정의하기 위한 포토레지스트 패턴을 식각 내성이 우수한 포토레지스트로 얇게 형성함으로써, 트렌치 영역에서도 포토레지스트 패턴의 두께에 의해 해상력이 저하되는 것을 방지하여 공정의 신뢰성을 향상시킬 수 있다.

Claims (7)

  1. 층간 절연막이 형성되고, 상기 층간 절연막에는 소정의 패턴으로 트렌치가 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치에 비아홀 영역이 정의된 포토레지스트 패턴을 형성하는 단계;
    전체 상부에 용매로 탈이온수가 사용되는 수용성 고분자 용액으로 교차 결합 가능 물질이나 라디컬 제네레이터가 포함된 고분자 용액 코팅막을 형성하는 단계;
    식각 내성이 증가하도록 베이킹 공정으로 상기 교차 결합 가능 물질이나 상기 라디컬 제네레이터를 상기 포토레지스트 패턴의 폴리머와 반응시켜 경화된 포토레지스트 패턴을 형성하는 단계;
    상기 고분자 용액 코팅막을 제거하는 단계; 및
    식각 공정으로 상기 층간 절연막에 비아홀을 형성하는 단계를 포함하며, 상기 경화된 포토레지스트 패턴에 의해 식각 내성이 증가되는 것만큼 상대적으로 상기 포토레지스트 패턴을 얇게 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 교차 결합 가능 물질은 다기능 에테르나 다기능 알킬 할로 화합물인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  3. 제 2 항에 있어서,
    상기 다기능 에테르는 메틸 에테르 또는 에틸 에테르인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  4. 제 2 항에 있어서,
    상기 다기능 알킬 할로 화합물은 알킬 크롤로 화합물, 알킬 브로모 화합물, 알킬 이오도 화합물인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  5. 제 1 항에 있어서,
    상기 라디컬 제너레이터은 써멀 라디컬 제네레이터이나 그 유도체인 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 베이킹 공정은 오븐이나 핫플레이트 가열 방식으로 실시하며, 50 내지 250℃에서 실시하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 패턴 형성 방법.
KR10-2002-0082661A 2002-12-23 2002-12-23 반도체 소자의 듀얼 다마신 패턴 형성 방법 KR100465057B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2002-0082661A KR100465057B1 (ko) 2002-12-23 2002-12-23 반도체 소자의 듀얼 다마신 패턴 형성 방법
US10/614,512 US6841465B2 (en) 2002-12-23 2003-07-08 Method of forming dual damascene pattern in semiconductor device
TW092118714A TW200414300A (en) 2002-12-23 2003-07-09 Method of forming dual damascene pattern in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0082661A KR100465057B1 (ko) 2002-12-23 2002-12-23 반도체 소자의 듀얼 다마신 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20040056112A KR20040056112A (ko) 2004-06-30
KR100465057B1 true KR100465057B1 (ko) 2005-01-05

Family

ID=32588883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0082661A KR100465057B1 (ko) 2002-12-23 2002-12-23 반도체 소자의 듀얼 다마신 패턴 형성 방법

Country Status (3)

Country Link
US (1) US6841465B2 (ko)
KR (1) KR100465057B1 (ko)
TW (1) TW200414300A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788380B1 (ko) * 2006-09-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949459B2 (en) * 2003-11-07 2005-09-27 International Business Machines Corporation Method of patterning damascene structure in integrated circuit design
US7435074B2 (en) * 2004-03-13 2008-10-14 International Business Machines Corporation Method for fabricating dual damascence structures using photo-imprint lithography, methods for fabricating imprint lithography molds for dual damascene structures, materials for imprintable dielectrics and equipment for photo-imprint lithography used in dual damascence patterning
US7119025B2 (en) * 2004-04-08 2006-10-10 Micron Technology, Inc. Methods of eliminating pattern collapse on photoresist patterns
US8267576B2 (en) 2004-11-08 2012-09-18 Freshpoint Holdings Sa Time-temperature indicating device
CA2726993C (en) 2008-06-04 2021-06-08 G. Patel A monitoring system based on etching of metals
EP2475612A4 (en) * 2009-09-11 2017-09-13 Jp Laboratories, Inc. Monitoring devices and processes based on transformation, destruction and conversion of nanostructures
US8999838B2 (en) * 2011-08-31 2015-04-07 Macronix International Co., Ltd. Semiconductor devices and methods of manufacturing the same
CN102508415A (zh) * 2011-11-02 2012-06-20 上海宏力半导体制造有限公司 光刻工艺流程及光刻缺陷的消除方法
US8866306B2 (en) 2013-01-02 2014-10-21 International Business Machines Corporation Signal path and method of manufacturing a multiple-patterned semiconductor device
US9082624B2 (en) * 2013-01-02 2015-07-14 International Business Machines Corporation Signal path of a multiple-patterned semiconductor device
US9099533B2 (en) 2013-07-02 2015-08-04 International Business Machines Corporation Semiconductor device with distinct multiple-patterned conductive tracks on a same level
CN110993561A (zh) * 2019-11-28 2020-04-10 福建省福联集成电路有限公司 一种防止金属连接线断连的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403435A (en) * 1992-01-23 1995-04-04 Micron Technology, Inc. Process for selectively etching integrated circuit devices having deep trenches or troughs or elevated features with re-entrant profiles
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6020255A (en) * 1998-07-13 2000-02-01 Taiwan Semiconductor Manufacturing Company Dual damascene interconnect process with borderless contact
US6521542B1 (en) * 2000-06-14 2003-02-18 International Business Machines Corp. Method for forming dual damascene structure
US6602794B1 (en) * 2001-03-09 2003-08-05 Advanced Micro Devices, Inc. Silylation process for forming contacts
US6720256B1 (en) * 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788380B1 (ko) * 2006-09-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 형성 방법

Also Published As

Publication number Publication date
KR20040056112A (ko) 2004-06-30
US20040121588A1 (en) 2004-06-24
TW200414300A (en) 2004-08-01
US6841465B2 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
US9202863B2 (en) Structure with self aligned resist layer on an interconnect surface and method of making same
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
KR100465057B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US20060110941A1 (en) Method of improving via filling uniformity in isolated and dense via-pattern regions
JP2001024060A (ja) デュアル・ダマシン法のためのシルセスキオキサン誘電体の一時酸化
KR20030000137A (ko) 반도체소자의 제조방법
KR20030054175A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
JP2003309172A (ja) デュアルダマシンプロセスにおけるパターン形成方法
KR100451699B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100571409B1 (ko) 반도체 소자의 배선 형성 방법
KR100571406B1 (ko) 반도체 소자의 금속배선 제조 방법
KR20040057579A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20040056114A (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100305403B1 (ko) 반도체 소자의 제조방법
KR20070034294A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법
KR20030038521A (ko) 반도체 장치의 제조 방법
KR100703561B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR100481382B1 (ko) 반도체 소자의 제조 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR20070064965A (ko) 반도체 소자의 미세 패턴 형성 방법
KR101184381B1 (ko) 반도체 소자의 금속배선 형성방법
KR20060113276A (ko) 듀얼 다마신 공정을 이용한 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 16