KR100571409B1

KR100571409B1 - 반도체 소자의 배선 형성 방법

Info

Publication number: KR100571409B1
Application number: KR1020030101834A
Authority: KR
Inventors: 조준연
Original assignee: 동부아남반도체 주식회사
Priority date: 2003-12-31
Filing date: 2003-12-31
Publication date: 2006-04-14
Also published as: JP2005197693A; US20050142850A1; DE102004062392A1; US7241684B2; DE102004062392B4; KR20050071041A

Abstract

본 발명에서는 반도체 기판 위에 식각 정지막을 형성하는 단계, 식각 정지막 위에 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 비아홀을 정의하는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 식각 정지막을 노출하는 비아홀을 형성하는 단계, 제1 감광막 패턴을 노광 및 현상하여 트렌치를 정의하는 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 제2 층간 절연막을 식각하여 트렌치를 형성하는 단계, 비아홀에 의해 노출되는 식각 정지막을 제거하는 단계, 비아홀 및 트렌치 내부를 채우는 금속 배선을 형성하는 단계를 포함한다.

듀얼 다마신, 비아홀, 트렌치, 선택비

Description

반도체 소자의 배선 형성 방법{Method for manufacturing line in semiconductor device}

도 1은 본 발명의 실시예에 다른 반도체 소자의 금속 배선을 개략적으로 도시한 단면도이고,

도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 금속 배선의 형성 방법을 그 공정 순서대로 도시한 단면도이다.

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 다마신 구조를 가지는 반도체 소자의 듀얼 다마신 배선의 제조 방법에 관한 것이다.

최근 반도체 소자가 집적화되고 공정 기술력이 향상되면서 소자의 동작 속도나 저항, 금속 간의 기생 용량 등의 특성을 개선시키기 위한 일환으로 기존의 알루미늄 배선 대신에 구리 배선 공정이 제안되었다.

그러나 이러한 구리는 식각 특성이 매우 열악하므로 기존의 식각 공정 대신 다마신(damascene) 공정을 주로 이용하고 있다.

다마신 공정에서는 층간 절연막 내에 비아홀과 배선 형성을 위한 트렌치를 형성한 다음 비아홀 및 트렌치의 내부에 충분히 매립되도록 구리 금속을 두껍게 증착한다. 그리고 어닐링(annealing) 공정을 진행하여 구리막에 유입된 불순물을 제거한 다음 층간 절연막의 상부 표면이 드러나는 시점까지 화학 기계적 연마하여 듀얼 다마신 패턴 내에 구리 도전 물질을 매립하여 배선을 형성한다.

그러나, 종래 기술에 의한 듀얼 다마신 패턴 형성 방법은 비아홀을 형성하기 위한 포토 및 식각 공정을 진행하여 서로 다른 폭을 가지는 접촉구를 형성하여야 한다.

본 발명이 이루고자 하는 기술적 과제는 듀얼 다마신 공정을 단순화 할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공하는 것이다.

이러한 과제를 이루기 위하여 본 발명에서는 반도체 기판 위에 식각 정지막을 형성하는 단계, 식각 정지막 위에 제1 층간 절연막을 형성하는 단계, 제1 층간 절연막 위에 제2 층간 절연막을 형성하는 단계, 제2 층간 절연막 위에 비아홀을 정의하는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 식각 정지막을 노출하는 비아홀을 형성하는 단계, 제1 감광막 패턴을 노광 및 현상하여 트렌치를 정의하는 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 제2 층간 절연막을 식각하여 트렌치를 형성하는 단계, 비아홀에 의해 노출되는 식각 정지막을 제거하는 단계, 비아홀 및 트렌치 내부를 채우는 금속 배선을 형성하는 단계를 포함한다.

여기서 금속 배선은 비아홀 및 트렌치 내벽에 형성되어 있는 제1 금속층, 제1 금속막에 의해 정의 되는 비아홀 및 트렌치를 채우는 제2 금속층으로 형성되어 있는 것이 바람직하다.

그리고 제1 층간 절연막은 무기 물질로 형성하며, 제2 층간 절연막은 저유전율 유기 물질로 형성하는 것이 바람직하다.

또한, 제1 금속층은 티타늄으로 형성하고, 제2 금속층은 구리로 형성하는 것이 바람직하다.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

먼저, 본 발명의 실시예에 따른 반도체 소자의 금속 배선 구조를 첨부된 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 실시예에 따른 반도체 소자이 금속 배선의 구조를 도시한 개략적인 단면도이다.

도 1에 도시한 바와 같이, 금속 배선(도시하지 않음) 또는 반도체 소자 따위의 하부 구조가 형성되어 있는 반도체 기판(10) 위에 식각 정지막(12)이 형성되어 있고, 식각 정지막(12) 위에는 제1 및 제2 층간 절연막(14, 16)이 형성되어 있다.

제1 층간 절연막(14) 및 제2 층간 절연막(16)은 식각 선택비가 큰 물질로 형성한다. 본 발명의 실시예에서는 제1 층간 절연막은 무기 물질로 P-SiH4 등의 물질로 형성하며, 제2 층간 절연막(16)은 저유전율을 가지는 유기 고분자 물질로 형성한다.

제1 및 제2 층간 절연막(14, 16)과 식각 정지막(12)에는 기판에 형성되어 있는 배선 또는 반도체 소자용 회로를 외부와 전기적으로 연결하기 위한 비아홀(V) 및 트렌치(T) 가 형성되어 있으며, 비아홀 및 트렌치에는 금속 배선(18, 20)이 매립된 형태로 형성되어 있다. 비아홀(V)은 제1 층간 절연막(14) 및 식각 정지막(12)에 걸쳐 형성되며 하부 기판(10)을 노출한다. 그리고 트렌치(T)는 제2 층간 절연막(16)에 형성되어 있으며 비아홀(V)을 노출하며 비아홀(V) 보다 넓은 폭을 가진다.

금속 배선(18, 20)은 비아홀(V)과 트렌치(T)의 내벽을 따라 형성되어 있는 확산 방지막(18)과 확산 방지막(18)에 의해 정의되는 비아홀(V)과 트렌치(T) 내부를 채우는 금속층(20)을 포함한다. 여기서 확산 방지막(18)은 티타늄 또는 티타늄 합금 등의 금속으로 이루어져 있으며, 금속층(20)은 저저항 금속인 구리(Cu) 등의 도전막으로 이루어져 있다.

다음은 이러한 본 발명의 실시예에 따른 반도체 소자의 금속 배선의 제조 방법에 대하여 도 2 내지 도 4를 참고로 상세히 설명한다.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 금속 배선을 형성하는 방법을 공정 순서대로 도시한 단면도이다.

먼저 도 2에 도시한 바와 같이, 금속 배선(도시하지 않음) 또는 반도체 소자 따위의 하부 구조가 형성되어 있는 반도체 기판(10) 위에 질화 규소등의 물질을 화학 기상 증착 공정으로 증착하여 식각 정지막(12)을 형성한다. 그런 다음 식각 정지막 위에 무기 물질, 예를 들어 P-SiH₄ 등의 물질을 증착하여 제1 층간 절연막(14)을 형성한다. 그리고 제1 층간 절연막(14) 위에 저유전율의 유기 고분자 물질을 증착하여 제2 층간 절연막(16)을 형성한다.

다음 제2 층간 절연막(16) 위에 감광막을 형성한 후 비아홀(V)을 형성하기 위한 광마스크를 통해 노광 및 현상하여 감광막 패턴(PR1)을 형성한다. 그리고 감광막 패턴(PR)을 마스크로 제1 및 제2 층간 절연막(14, 16)의 소정 영역을 식각하여 식각 정지막(12)을 노출하는 비아홀(V)을 형성한다. 이때, 광마스크는 광이 투과되는 부분과 반사되는 부분을 가지며 본 발명에서는 비아홀(V)을 형성하고자 하는 부분의 감광막이 광에 의해 노광되며 이후의 현상 공정시에 노광된 부분이 제거된다.

그리고 감광막 패턴(PR)을 형성하는 노광 공정시에 제2 층간 절연막(16)의 반사율을 감소시키기 위해서 제2 층간 절연막(16) 위에 반사 방지막(도시하지 않음)을 더 형성할 수 있다. 반사 방지막은 감광막 노광 시, 노광된 빛을 모두 흡수하여 노광된 빛이 층간 절연막(16)의 상부 표면에서 난반사되어 비노광 영역의 감광막을 손상시키는 것을 방지한다.

이후 도 3에 도시한 바와 같이, 트렌치를 형성하기 위한 광마스크를 통해 도 2에 도시한 감광막 패턴(PR1)을 재노광한 후 현상하여 제2 감광막 패턴(PR2)을 형성한다. 그런 다음 제2 감광막 패턴(PR2)을 마스크로 제2 층간 절연막(16)을 습식 식각하여 트렌치(T)를 형성한다.

이때 제1 층간 절연막은 무기 물질로 형성되어 있으며, 제2 층간 절연막은 저유전율 유기 물질로 형성되어 있어 식각 선택비차가 크다.

여기서 트렌치(T)를 형성하기 위한 광마스크는 트렌치(T)가 형성되는 부분이 투과 영역이 되고, 트렌치(T)를 제외한 부분이 반사 영역이 된다. 따라서 트렌치(T) 부분의 감광막 패턴(PR1)이 제거된다. 이때, 제2 층간 절연막(16)은 제2 감광막 패턴(PR2)의 하부까지 언더컷이 되도록 식각 공정을 진행한다.

다음 도 4에 도시한 바와 같이, 감광막 패턴(PR)을 제거한 후 비아홀(V)에 의해 노출된 식각 정지막(12)을 제거하여 하부 기판(10)을 드러낸다.

그런 다음 도 1에 도시한 바와 같이, 비아홀(V)과 트렌치(T)의 내벽에 티타늄 또는 티타늄 합금 등의 금속을 증착하여 얇은 제1 금속막을 증착한다. 이후 제1 금속막에 의해 정의되는 비아홀(V) 및 트렌치 내부를 채우도록 제2 금속막을 형성한다.

그런 다음 제2 층간 절연막(16)의 상부 표면이 드러나는 시점까지 화학 기계적 연마하여 비아홀 및 트렌치 내부에만 채워진 이중 다마신 패턴의 금속 배선을 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 비아홀과 트렌치를 한번의 감광막 패턴을 이용하여 형성할 수 있으므로, 다마신 공정을 이용한 금속 배선 공정을 단순화할 수 있다. 따라서 공정 시간을 단축하여 반도체 소자의 제조 수율을 향상시킬 수 있으며, 제조 비용 또한 최소화할 수 있다.

Claims

반도체 기판 위에 식각 정지막을 형성하는 단계,

상기 식각 정지막 위에 제1 층간 절연막을 형성하는 단계,

상기 제1 층간 절연막 위에 상기 제1 층간 절연막과 식각 선택성이 서로 다른 제2 층간 절연막을 형성하는 단계,

상기 제2 층간 절연막 위에 비아홀을 정의하는 제1 감광막 패턴을 형성하는 단계,

상기 제1 감광막 패턴을 마스크로 상기 식각 정지막을 노출하는 비아홀을 형성하는 단계,

상기 제1 감광막 패턴을 노광 및 현상하여 트렌치를 정의하는 제2 감광막 패턴을 형성하는 단계,

상기 제2 감광막 패턴을 마스크로 상기 제2 층간 절연막을 식각하여 트렌치를 형성하는 단계,

상기 비아홀에 의해 노출되는 식각 정지막을 제거하는 단계,

상기 비아홀 및 트렌치 내부를 채우는 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 배선 형성 방법.
제1항에서,

상기 금속 배선은 상기 비아홀 및 트렌치 내벽에 형성되어 있는 제1 금속층,

상기 제1 금속층에 의해 정의 되는 비아홀 및 트렌치를 채우는 제2 금속층으로 형성되어 있는 반도체 소자의 배선 형성 방법.
제1항에서,

상기 제1 층간 절연막은 무기 물질로 형성하며,

상기 제2 층간 절연막은 저유전율 유기 물질로 형성하는 반도체 소자의 배선 형성 방법.
제2항에서,

상기 제1 금속층은 티타늄으로 형성하고,

상기 제2 금속층은 구리로 형성하는 반도체 소자의 배선 형성 방법.