KR20060078849A - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR20060078849A
KR20060078849A KR1020040117421A KR20040117421A KR20060078849A KR 20060078849 A KR20060078849 A KR 20060078849A KR 1020040117421 A KR1020040117421 A KR 1020040117421A KR 20040117421 A KR20040117421 A KR 20040117421A KR 20060078849 A KR20060078849 A KR 20060078849A
Authority
KR
South Korea
Prior art keywords
sidewall
substrate
trench
interlayer insulating
copper
Prior art date
Application number
KR1020040117421A
Other languages
English (en)
Inventor
김성무
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117421A priority Critical patent/KR20060078849A/ko
Priority to US11/318,917 priority patent/US7638426B2/en
Publication of KR20060078849A publication Critical patent/KR20060078849A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 트렌치를 가지는 층간 절연막, 트렌치를 채우도록 형성되어 있는 구리 배선을 포함하고, 트렌치의 측벽은 기판에 대해서 소정 각도로 기울어져 형성되어 있는 제1 측벽과 제1 측벽보다 기판쪽으로 더 기울어져 있는 제2 측벽을 가진다.
다마신, 금속배선, 반도체

Description

반도체 장치 및 그의 제조 방법{semiconductor device and method of fabricating thereof}
도 1 및 도 2는 종래의 반도체 장치를 형성하는 방법을 순서대로 도시한 단면도이다.
도 3은 본 발명의 한 실시예에 따른 반도체 장치의 단면도이다.
도 4 및 도 5는 도 3의 반도체 장치의 제조 방법을 순서대로 도시한 단면도이다.
본 발명은 반도체 장치 및 그의 제조 방법에 관한 것이다.
반도체 장치가 점점 고속화. 고집적화 되면서 반도체 장치내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이러한 금속 배선의 폭이 좁아져서 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
구리는 종래 금속에 비해 식각이 잘 되지 않는 금속으로 트렌치를 형성한 후, 기판에 금속층을 형성한 후 화학적 기계적 연마를 하는 다마신 공정으로 배선을 형성한다.
이러한 다마신 공정을 이용한 반도체 장치를 제조하는 방법은 다음과 같다.
즉, 도 1에 도시한 바와 같이, 기판(10) 위에 층간 절연막(12)을 형성한 다음 선택적 식각 공정으로 층간 절연막(12)에 트렌치(T)를 형성한다. 그리고 트렌치(T)를 채우도록 구리층(14A)을 형성한다.
다음 도 2에 도시한 바와 같이, 구리층(14A)을 화학적 기계적 연마로 제거하여 트렌치(T) 내부에만 구리를 남겨 구리 배선(14)을 완성한다.
그러나 연마를 할 때 구리 배선의 상부에는 톱니 모양(serration)으로 구리 배선이 형성될 수 있으며 이는 이웃하는 배선과의 단락(short)을 유발한다. 따라서 소자의 신뢰성이 감소하고 수율이 감소하는 문제점이 발생한다.
따라서 상기한 문제점을 해결하기 위해서 본 발명은 연마시에 이웃하는 배선과의 단락을 방지할 수 있는 반도체 장치 및 그의 제조 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 트렌치를 가지는 층간 절연막, 트렌치를 채우도록 형성되어 있는 구리 배선을 포함하고, 트렌치의 측벽은 기판에 대해서 소정 각도로 기울어져 형성되어 있는 제1 측벽과 제1 측벽보다 기판쪽으로 더 기울어져 있는 제2 측벽을 가진다.
여기서 구리 배선의 측벽은 기판에 대해서 소정 각도로 기울어진 제1 측벽, 제1 측벽과 연결되어 있으며 제1 측벽보다 기판족으로 더 기울어져 있는 제2 측벽을 가지는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은 기판 위에 층간 절연층을 형성하는 단계, 층간 절연막의 소정 영역을 노출하는 제1 감광막 패턴을 형성하는 단계, 제1 감광막 패턴을 마스크로 층간 절연막을 식각하여 제1 트렌치를 형성하는 단계, 제1 감광막 패턴을 재노광 및 현상하여 제2 감광막 패턴을 형성하는 단계, 제2 감광막 패턴을 마스크로 층간 절연막을 식각하여 제2 트렌치를 형성하는 단계, 기판 위에 제1 및 제2 트렌치를 채우는 구리층을 형성하는 단계, 구리층을 화학적 기계적 연마하여 제1 및 제2 트렌치에 매립된 구리 배선을 형성하는 단계를 포함한다.
그리고 제2 감광막 패턴은 제1 감광막 패턴보다 폭을 좁게 형성하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이제 첨부한 도면을 참조하여 본 발명에 따른 반도체 장치 및 반도체 장치의 제조 방법을 설명한다.
도 3은 본 발명에 따른 반도체 장치의 단면도이다. 도시한 바와 같이, 기판(100) 위에는 층간 절연막(102)이 형성되어 있다. 그리고 층간 절연막(102)에는 트렌치(T)가 형성되어 있으며 트렌치(T)는 구리로 채워져 구리 배선(104)을 형성하고 있다.
기판(100)은 활성 영역에 형성되어 있는 캐패시터 또는 트랜지스터와 같은 반도체 구조물(도시하지 않음)을 포함하고 있으며, 하부의 금속 배선(도시하지 않음) 또는 플러그(도시하지 않음)를 포함할 수 있다.
여기서 트렌치(T1, T2)는 트렌치(T1, T2)의 측벽이 기판(100)에 대해서 제1 각도(θ1)로 기울어진 제1 트렌치(T1)와 제1 트렌치(T1)와 연결되며 제1 트렌치(T1)의 측벽보다 더욱 기판 쪽으로 기울어져 제2 각도(θ 2)를 가지는 측벽을 가지는 제2 트렌치(T2)를 포함한다.
이와 같은 반도체 장치를 형성하는 방법을 도 4 및 도 5를 참조하여 설명한다. 도 4 및 도 5는 본 발명의 반도체 장치를 형성하는 제조 방법을 순서대로 도시한 단면도이다.
도 4에 도시한 바와 같이, 기판(100) 위에 절연물질을 도포하여 층간 절연막(102)를 형성한다. 그리고 층간 절연막(102) 위에 제1 감광막 패턴(PR1)을 형성한 후 층간 절연막(102)을 식각하여 복수의 제1 트렌치(T1)를 형성한다.
다음 도 5에 도시한 바와 같이, 제1 트렌치(T1)를 형성한 제1 감광막 패턴(PR1)을 재 노광 및 현상하여 제1 감광막 패턴(PR1)보다 폭이 좁은 제2 감광막 패턴(PR2)을 형성한다. 그리고 제2 감광막 패턴(PR2)을 마스크로 층간 절연막(102)을 재식각하여 제1 트렌치(T1)보다 트렌치의 폭이 넓은 제2 트렌치(T2)를 형성한다.
이때 제2 트렌치(T2)의 측벽은 제1 트렌치(T1)의 측벽보다 기판(100)에 대해서 더 기판(100) 쪽으로 기울어져 형성하여 제1 트렌치(T1)에서 제2 트렌치(T2)로 갈수록 트렌치의 폭이 넓어지는 구조로 형성한다.
다음 도 3에 도시한 바와 같이, 트렌치(T1, T2)를 충분히 매우도록 구리층을 형성한다. 그리고 구리층을 화학적 기계적 연마로 제거하여 트렌치(T1, T2)를 채우는 구리 배선(104)을 형성한다.
이상 기술한 바와 같이, 트렌치(T)의 폭이 상부로 갈수록 넓어지도록 형성하면 연마되는 구리 배선의 표면적이 증가하여 구리 배선의 상부가 톱니 형태로 형성되는 것을 방지할 수 있다. 따라서 이웃하는 배선과의 단락을 방지할 수 있어 소자의 신뢰성이 향상된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (4)

  1. 기판,
    상기 기판 위에 형성되어 있으며 트렌치를 가지는 층간 절연막,
    상기 트렌치를 채우도록 형성되어 있는 구리 배선을 포함하고,
    상기 트렌치의 측벽은 상기 기판에 대해서 소정 각도로 기울어져 형성되어 있는 제1 측벽과 상기 제1 측벽보다 상기 기판 쪽으로 더 기울어져 있는 제2 측벽을 가지는 반도체 장치.
  2. 제1항에서.
    상기 구리 배선의 측벽은 상기 기판에 대해서 소정 각도로 기울어진 제1 측벽, 상기 제1 측벽과 연결되어 있으며 상기 제1 측벽보다 상기 기판 쪽으로 더 기울어져 있는 제2 측벽을 가지는 반도체 장치.
  3. 기판 위에 층간 절연층을 형성하는 단계,
    상기 층간 절연막의 소정 영역을 노출하는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 제1 트렌치를 형성하는 단계,
    상기 제1 감광막 패턴을 재노광 및 현상하여 제2 감광막 패턴을 형성하는 단 계,
    상기 제2 감광막 패턴을 마스크로 상기 층간 절연막을 식각하여 제2 트렌치를 형성하는 단계,
    상기 기판 위에 상기 제1 및 제2 트렌치를 채우는 구리층을 형성하는 단계,
    상기 구리층을 화학적 기계적 연마하여 상기 제1 및 제2 트렌치에 매립된 구리 배선을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  4. 제3항에서,
    상기 제2 감광막 패턴은 상기 제1 감광막 패턴보다 폭을 좁게 형성하는 반도체 장치의 제조 방법.
KR1020040117421A 2004-12-30 2004-12-30 반도체 장치 및 그의 제조 방법 KR20060078849A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040117421A KR20060078849A (ko) 2004-12-30 2004-12-30 반도체 장치 및 그의 제조 방법
US11/318,917 US7638426B2 (en) 2004-12-30 2005-12-27 Semiconductor devices and methods of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117421A KR20060078849A (ko) 2004-12-30 2004-12-30 반도체 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060078849A true KR20060078849A (ko) 2006-07-05

Family

ID=36641111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117421A KR20060078849A (ko) 2004-12-30 2004-12-30 반도체 장치 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US7638426B2 (ko)
KR (1) KR20060078849A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728604B2 (en) 2015-04-09 2017-08-08 Samsung Electronics Co., Ltd. Semiconductor devices

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709436B1 (ko) * 2006-02-17 2007-04-18 주식회사 하이닉스반도체 멀티 칩 패키지 장치 및 그 형성 방법
JP2007266030A (ja) * 2006-03-27 2007-10-11 Seiko Epson Corp 半導体装置の製造方法および半導体装置
US8592279B2 (en) 2011-12-15 2013-11-26 Semicondcutor Components Industries, LLC Electronic device including a tapered trench and a conductive structure therein and a process of forming the same
US8541302B2 (en) * 2011-12-15 2013-09-24 Semiconductor Components Industries, Llc Electronic device including a trench with a facet and a conductive structure therein and a process of forming the same
US9406589B2 (en) 2014-03-14 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Via corner engineering in trench-first dual damascene process
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
US10276378B1 (en) * 2017-10-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming funnel-like opening for semiconductor device structure
CN111725272B (zh) * 2020-06-09 2022-08-05 武汉华星光电半导体显示技术有限公司 显示装置及显示装置的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294799B1 (en) * 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
KR19980026825A (ko) 1996-10-11 1998-07-15 김광호 반도체 소자의 콘택홀 형성방법
US6261947B1 (en) * 1999-02-18 2001-07-17 Micron Technology, Inc. Formation of electrical contacts to conductive elements in the fabrication of semiconductor integrated circuits
KR100571409B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 배선 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728604B2 (en) 2015-04-09 2017-08-08 Samsung Electronics Co., Ltd. Semiconductor devices
US10217820B2 (en) 2015-04-09 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor devices
US10700164B2 (en) 2015-04-09 2020-06-30 Samsung Electronics Co., Ltd. Semiconductor devices

Also Published As

Publication number Publication date
US20060148245A1 (en) 2006-07-06
US7638426B2 (en) 2009-12-29

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
TWI685938B (zh) 跳孔結構
US7638426B2 (en) Semiconductor devices and methods of manufacturing the same
KR100853098B1 (ko) 반도체 소자의 금속 배선 및 이의 제조 방법
KR100739975B1 (ko) 반도체 소자의 제조 방법
JP3981353B2 (ja) 集積回路を製造する方法
KR20230098237A (ko) 자기-정렬된 상단 비아
KR100571409B1 (ko) 반도체 소자의 배선 형성 방법
KR100751663B1 (ko) 반도체 소자의 제조 방법
KR100230730B1 (ko) 반도체 소자의 다층금속배선 제조방법
KR101044379B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100914450B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP4023236B2 (ja) 金属配線の形成方法
KR100591155B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100598308B1 (ko) 반도체 소자의 다마신 패턴 형성방법
KR101113768B1 (ko) 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100307561B1 (ko) 반도체소자의 금속배선 형성방법_
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100613375B1 (ko) 반도체 소자의 구리 배선 및 그 형성 방법
KR100723790B1 (ko) 반도체 장치의 금속 배선 및 그 형성 방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
KR100356482B1 (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application