JP2007266030A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2007266030A JP2007266030A JP2006084936A JP2006084936A JP2007266030A JP 2007266030 A JP2007266030 A JP 2007266030A JP 2006084936 A JP2006084936 A JP 2006084936A JP 2006084936 A JP2006084936 A JP 2006084936A JP 2007266030 A JP2007266030 A JP 2007266030A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- semiconductor device
- manufacturing
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/946—Step and repeat
Abstract
ができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体装置91の製造方法は、まず、基板51上に低透過率のレジスト膜2
2を形成する。次に、ホログラフィック露光装置11を用いてレジスト膜22を露光及び
現像する。これにより、ホログラフィック露光装置11側が広いテーパ状の開口孔62a
を有する第1レジストパターン61aを形成することができる。この第1レジストパター
ン61aをマスクとしてシリコン酸化膜53を異方性にエッチングするとともに、第1レ
ジストパターン61aも異方性にエッチングする。これにより、第1レジストパターン6
1aの形状から第2レジストパターン61bの形状にすることができ、口元が広いテーパ
状のコンタクトホールを形成することが可能となる。
【選択図】図7
Description
溝を加工する技術に関する。
を電気的に接続するためのコンタクトホールを形成する。近年、比較的大きな基板上に、
微細なコンタクトホールを形成することが要求されている。例えば、非特許文献1に記載
のように、高解像度でパターン形成が可能なホログラム露光技術を用いることにより、大
型の基板に微細なコンタクトホールを形成することが可能となっている。
)、コンタクトホールの中に金属材料を埋め込んだ際に、コンタクトホールの奥まで金属
材料が入りにくい。よって、金属材料のカバレッジ性が悪く、配線間が導通しにくかった
り導通しなかったりするなど、電気的特性が劣化することがあった。
を埋め込み易くしている。口元を広げる方法としては、コンタクトホールが形成された基
板をエッチング液の中に入れ、コンタクトホール口元の絶縁膜を除去する。このようにし
て口元を広げることにより、コンタクトホールの中に金属材料を埋め込み易くすることが
可能となり、カバレッジ性を向上させている。
基板の一端側と他端側とではエッチング時間に差が生じる。これにより、コンタクトホー
ルの口元のエッチング量に差が生じることから、口元が広くなるものや、殆どエッチング
されていないものなど、ばらつきが生じる。よって、コンタクトホールに金属材料を埋め
込んだ際に、金属材料がコンタクトホールの奥まで埋まりきらず、カバレッジ性に差が生
じて電気的特性にばらつきが生じたり、電気的に導通しないものがあったりするという問
題があった。
ことができる半導体装置の製造方法および半導体装置を提供することを目的とする。
形成された被加工対象層上に、開口孔を有する第1レジストパターンを形成する第1レジ
ストパターン形成工程と、前記第1レジストパターンをマスクとして前記被加工対象層に
エッチング処理を施すとともに前記開口孔を広げるようにエッチング処理を施すことによ
り、前記開口孔を広げながら前記被加工対象層に口元が広いテーパ状の凹部又は溝部を形
成する第1エッチング工程と、前記凹部又は前記溝部の中に金属膜を埋め込む埋込工程と
、を有する。
た凹部又は溝部の口元が広げられるので、埋込工程によって、この凹部又は溝部の中に金
属膜を埋め込み易くすることが可能となる。よって、凹部又は溝部の中全体に亘って金属
膜を埋め込ませることが可能となり、金属膜のカバレッジ性を向上させることができる。
その結果、安定した電気的特性を得ることができる。
露光側が広いテーパ状に形成されており、前記第1エッチング工程は、前記第1レジスト
パターン及び前記被加工対象層に異方性のエッチングを施す。
ことから、レジストパターンを異方性にエッチングすることにより、開口孔を大きくさせ
ながら被加工対象層にエッチング処理を施すことが可能となる。これにより、口元が広い
テーパ状の凹部又は溝部を被加工対象層に形成することができる。よって、凹部又は溝部
の口元が広いことから、凹部又は溝部の中に金属膜を埋め込み易くすることが可能となる
。これにより、凹部又は溝部の中全体に亘って金属膜を埋め込ませることが可能となり、
金属膜のカバレッジ性を向上させることができる。その結果、安定した電気的特性を得る
ことができる。
レジストパターンに異方性のエッチング処理を施して、前記テーパ状の前記開口孔が広げ
られた第2レジストパターンを形成する第2レジストパターン形成工程を更に有し、前記
第2レジストパターン形成工程のあとに、前記第2レジストパターンをマスクとして前記
被加工対象層に異方性のエッチング処理を施すとともに前記第2レジストパターンに異方
性のエッチング処理を施すことにより、前記被加工対象層に口元が広い二段の凹部又は溝
部を形成する第2エッチング工程を更に有する。
広げられるので、第2エッチング工程によって、先に形成した凹部又は溝部がエッチング
によって進行するとともに、第2レジストパターンをマスクとしてエッチングされた大き
な凹部又は溝部を更に加えて形成することができる。これにより、二段の凹部又は溝部を
形成することが可能となり、凹部又は溝部の口元を広くすることができる。よって、凹部
又は溝部のアスペクト比を小さくすることが可能となり、口元が広いことから二段の凹部
又は溝部の中の全体に亘って金属材料を埋め込ませることができる。その結果、金属膜の
カバレッジ性を向上させることができる。
第1レジストパターンの基となるレジスト膜を、ホログラフィック露光装置で露光するこ
とにより前記開口孔を有する前記第1レジストパターンを形成する。
り、レジスト膜の表面とのフォーカスを調整しながら露光するので、凹凸を有する基板で
あっても、レジスト膜に微細な開口孔を形成することができる。よって、比較的大きな基
板であっても、被加工対象層に微細な凹部又は溝部を形成することができる。
構成されており、前記レジスト膜を露光することにより、露光側が広いテーパ状の前記開
口孔を形成する。
際に、レジスト膜の下側にいくに従って光の感度の度合いを低下させることが可能となり
、露光側に近いほど広く露光された露光領域を形成することができる。よって、引き続く
工程で現像することにより、露光側に広いテーパ状の開口孔をレジスト膜に形成すること
が可能となる。その結果、テーパ状の開口孔を有する第1レジストパターンを形成するこ
とができる。
で構成されており、前記レジスト膜を露光することにより、露光側が広いテーパ状の前記
開口孔を形成する。
。よって、引き続く工程で現像することにより、露光側に広いテーパ状の開口孔をレジス
ト膜に形成することが可能となる。その結果、テーパ状の開口孔を有する第1レジストパ
ターンを形成することができる。
、ビアホール、配線溝のいずれかである。
込むことにより、半導体素子と配線とを安定させて電気的に接続させることができる。ビ
アホールであれば、配線間を安定させて電気的に接続させることができる。配線溝であれ
ば、例えば、配線と接続するべく対象物とを安定させて電気的に接続させることができる
。
層に、露光側が広いテーパ状の開口孔を有する第1レジストパターンを用いて、前記被加
工対象層とともに前記第1レジストパターンに異方性のエッチングを施すことにより形成
された、口元が広いテーパ状の凹部又は溝部と、前記テーパ状の前記凹部又は前記溝部に
埋め込まれた金属膜と、を有する。
のエッチングを施して、テーパ状の開口孔の端部を後退させながら(開口孔を大きくしな
がら)被加工対象層をエッチングするので、口元が広いテーパ状に形成される。これによ
り、金属膜をこの凹部又は溝部の中全体に亘って埋め込ませることが可能となり、金属膜
のカバレッジ性を向上させることができる。その結果、安定した電気的特性を得ることが
可能な半導体装置を提供することができる。
参照しながら説明する。
の構成を示す模式図である。以下、ホログラフィック露光装置の構成を、図1を参照しな
がら説明する。
装置13と、光源14と、距離測定光学系15と、膜厚測定光学系16と、第1情報処理
装置17と、第2情報処理装置18と、露光光源19と、露光光源駆動装置20と、プリ
ズム21とを有する。
でステージ12上に保持することが可能に構成されている。ステージ12は、被加工物2
3の位置調整をするために、水平方向(XY方向)や上下方向(Z方向)に移動すること
が可能に設けられている。
ることが可能に構成されている。なお、距離測定光学系15および第1情報処理装置17
については、後に詳しく説明する。
器、A/D変換器などを備え、被加工物23に形成されたレジスト膜22の膜厚を測定す
るための構成を備えている。
適正な露光領域内を走査するように露光光源19を移動させるための処理を行うとともに
、膜厚測定光学系16により出力されたレジスト膜22の膜厚の相対値に基づいて露光の
光量を制御する処理が行われる。
射することが可能に構成されている。
走査して露光するように構成されている。また、ホログラフィック露光装置11は、被加
工物23に対向する面に、所定のレチクルパターンに対応した干渉パターンが記録されて
いるホログラムマスク24を装着したプリズム21を備えている。
図2を参照しながら説明する。
、光センサとしてのリニアCCDアレイ(Linear Charge-Coupled Devices Array)33
と、誤差信号検出器34とを有する。距離測定光学系15を用いた露光方法を、以下に説
明する。
フォーカスビームの波長は、例えば、800nm〜900nmである。フォーカスビーム
は、プリズム21を介して、ホログラムマスク24及び被加工物23上で反射する。この
ホログラムマスク24及び被加工物23で各々反射した異なる波長を有する反射光が、ビ
ームスプリッタ31により回折格子32に導かれる。そのあと、反射光は、回折格子32
によって分散され、リニアCCDアレイ33上に集中する。
る際の強度分布が変化する。このリニアCCDアレイ33から得られる強度分布の変化を
、誤差信号検出器34により検出し、ホログラムマスク24と被加工物23との距離を算
出する。その後、算出された誤差情報が、第1情報処理装置17に伝えられる。
5と被加工物23に形成されたレジスト膜22の表面22a(図1参照)との距離に基づ
いて、フォーカスが適正となるように、ステージ12の位置を設定するための位置情報を
ステージ装置13に送る。
ステージ12の上下方向(Z方向)の位置調整を行う。このような機構により、ホログラ
ム記録面25と被加工物23上に成膜されたレジスト膜22表面との距離を調整すること
が可能となり、精度良く露光することができる。
製造方法を、図3〜図10を参照しながら説明する。なお、本実施形態では、特に、半導
体装置の配線層の製造方法を説明する。
動面上)に、ポリシリコン(p−Si)層52、被加工対象層としてのシリコン酸化膜(
SiO2)53、反射膜としての窒化チタン膜(TiN)54、レジスト膜22が順に積
層された半導体基板55を準備する。ポリシリコン層52の厚みは、例えば、50nmで
ある。シリコン酸化膜53の厚みは、例えば、800nmである。窒化チタン膜54は、
例えば、50nmである。また、レジスト膜22の厚みは、例えば、1μmである。
例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法、LPCVD(L
ow Pressure Chemical Vapor Deposition)法、スパッタリング法などの、各種成膜法に
より形成される。シリコン酸化膜53は、例えば、電子サイクロトロン共鳴PECVD法
(ECR−CVD法)又は、PECVDなどの成膜法によって形成することができる。窒
化チタン膜54は、例えば、スパッタリング法、CVD法などの成膜法により形成するこ
とができる。なお、基板51とポリシリコン層52との間に、例えば、図示しないシリコ
ン酸化膜などの下地絶縁層が形成されていてもよい。
の露光光源19からレジスト膜22に、露光ビーム56を照射する。これにより、露光ビ
ーム56で照射された、例えば、凹部の一つとしてのコンタクトホール71(図7参照)
を形成する領域が感光される。この際、露光ビーム56のフォーカス制御を行うために、
上記したような、フォーカス調整用のフォーカスビームを同時にレジスト膜22に照射す
る。ここで、シリコン酸化膜53の上にシリコン酸化膜53よりも反射率が高い窒化チタ
ン膜54を形成することにより、例えば、光透過性の高いシリコン酸化膜53を形成した
場合であっても、フォーカス調整に必要な反射光量を得ることができる。
ノボラック樹脂系を用いる。このような材料を用いることにより、レジスト膜22を露光
した際、レジスト膜22に照射された露光ビーム56の強度を反映させることが可能とな
る。例えば、露光された領域の周囲(マスクにおける開口孔の周囲)は露光ビーム56の
強度が比較的弱く、露光された領域の中心部(マスクにおける開口孔の中心部)は露光ビ
ーム56の強度が比較的強い。これにより、図3に示すような、露光側が広く露光された
テーパ状の領域を形成することができる。その結果、引き続く工程で現像を行った際に、
光の強度が形状に反映されたテーパ状の開口孔62a(図4参照)を形成することが可能
となる。また、レジスト膜22として、コントラストの低い(感光特性が急峻でない)材
料を用いてもよい。この場合にも、レジスト膜22に照射された露光ビーム56の強度を
反映させることが可能となる。
を完成させる。まず、露光されたレジスト膜22を現像する。現像によって、レジスト膜
22における露光されたテーパ状の領域が溶ける。これにより、露光側が広いテーパ状の
開口孔62aを有するレジストパターン61aが完成する。第1レジストパターン61a
の厚みは、例えば、1μmである。
ール71aを形成する。まず、テーパ状の開口孔62aを有するレジストパターン61a
をマスクとして、窒化チタン膜54およびシリコン酸化膜53の中間付近までエッチング
処理を施す。エッチング処理は、例えばドライエッチングであり、異方性のエッチングに
よって第1コンタクトホール71aを形成する。エッチングガスは、例えば、フッ素系(
CF4等)のガスである。
53をエッチングするとともに、第1レジストパターン61aも一緒にエッチングする。
詳しくは、第1レジストパターン61aの開口孔62aの端部をエッチングによって後退
させることにより、開口孔62aの大きさを僅かずつ広げながらシリコン酸化膜53をエ
ッチングすることを目的とする。つまり、開口孔62aが露光側に広いテーパ状であるこ
とから、レジストパターン61aを異方性にエッチングすることにより、テーパ形状を維
持しながら開口孔62aを広げることができる。これは、フッ素系(CF)のエッチング
ガスに酸素(O2)の比率を増やすことにより、シリコン酸化膜53とともに第1レジス
トパターン61aをエッチングさせることが可能となる。以上のように、第1レジストパ
ターン61aの開口孔62aを広げながらシリコン酸化膜53をエッチングすることによ
り、口元が広いテーパ状の第1コンタクトホール71aが形成される。
1(図7参照)を形成するために、第1レジストパターン61aのみをエッチングして、
第2レジストパターン61bを形成する。エッチングガスは、例えば、酸素(O2)であ
る。これにより、シリコン酸化膜53をエッチングすることなく、第1レジストパターン
61aのみ異方性にエッチングさせることが可能となる。第1レジストパターン61aを
異方性にエッチングすることにより、開口孔62a(図5参照)の孔径から開口孔62b
の孔径に広げることができる。このようにして形成された第2レジストパターン61bの
厚みは、例えば、0.6μmになる。
ール71bを形成して二段状のコンタクトホール71を完成させる。詳しくは、第2レジ
ストパターン61bをマスクとしてシリコン酸化膜53をエッチングする。エッチングガ
スは、例えば、第1コンタクトホール71aを形成したときと同様に、フッ素系(CF)
のガスを用いる。これにより、シリコン酸化膜53に第2コンタクトホール71bが形成
されるとともに、第1コンタクトホール71aがポリシリコン層52の上面まで引き続き
エッチングされる。
53をエッチングするとともに、第2レジストパターン61bも一緒にエッチングする。
詳しくは、上記した第1コンタクトホール71aを形成したときと同様、第2レジストパ
ターン61bの開口孔62bの端部をエッチングによって後退させることにより、開口孔
62bの大きさを僅かずつ広げながらシリコン酸化膜53をエッチングする。エッチング
ガスは、フッ素系(CF)のガスに酸素(O2)の比率を増やしたガスを用いる。以上の
ように、第2レジストパターン61bの開口孔62bを広げながらシリコン酸化膜53を
エッチングすることにより、口元が広いテーパ状の第2コンタクトホール71bが形成さ
れる。
形成されるとともに、第2コンタクトホール71bもテーパ状に形成された、二段状のコ
ンタクトホール71が完成する。コンタクトホール71を二段孔にすることにより、コン
タクトホール71のアスペクト比を小さくすることができる。更に、ホログラフィック露
光装置11を用いてレジスト膜22を露光することにより、微細な開口孔62aを形成す
ることが可能となり、シリコン酸化膜53に微細なコンタクトホール71を形成すること
ができる。加えて、エッチング処理をドライエッチングのみで行うことにより、コンタク
トホール71の口元を、ばらつきの少ない安定した形状に広げることができる。
を形成する。まず、窒化チタン膜54上の第2レジストパターン61b(図7参照)を除
去する。次に、コンタクトホール71を含むシリコン酸化膜53上に、金属層72を形成
する。金属層72は、例えば、タンタルやアルミニウムなどの金属である。本実施形態で
は、金属層72は、チタン(Ti)層73、アルミニウム(Al)層74、窒化チタン(
TiN)層75を有する。チタン層73の厚みは、例えば、50nmである。アルミニウ
ム層74の厚みは、例えば、800nmである。窒化チタン層75の厚みは、例えば、5
0nmである。金属層72は、金属層72を構成する金属材料を、例えば、スパッタリン
グなどの方法で堆積させることにより形成される。
、コンタクトホール71のアスペクト比を小さくすることができ、更に、口元が広いテー
パ状のコンタクトホール71を形成したことから、コンタクトホール71の中に金属材料
を埋め込み易くすることが可能となる。その結果、カバレッジ性を向上させることができ
る。
7を形成する。まず、金属層72上に、レジスト膜を成膜する。次に、フォトリソグラフ
ィ技術を用いて、レジスト膜に露光および現像を行う。これにより、配線層81を形成す
るためのレジストパターン77が完成する。
工程で形成したレジストパターン77をマスクとして、金属層72をエッチングする。ま
た、不要な領域に形成された窒化チタン膜54も、配線層81のエッチングと一緒に除去
する。エッチング処理は、例えば、ドライエッチングである。そのあと、配線層81上の
レジストパターン77を除去する。以上により、チタン層82、アルミニウム層83、窒
化チタン層84を有する、所望のパターンの配線層81が形成された半導体装置91を得
ることができる。
装置などの電気光学装置における各画素を構成する画素回路や、画素回路を制御するドラ
イバ(集積回路)の形成等に適用することができる。また、このような電気光学装置の製
造以外にも、種々のデバイス製造に適用することが可能である。例えば、FeRAM(Fe
rro electric RAM)、SRAM、DRAM、NOR型RAM、NAND型RAM、浮遊ゲ
ート型不揮発メモリ、マグネティックRAM(MRAM)など各種のメモリ製造が可能で
ある。また、この他、薄膜トランジスタを使用して集積化したセンサ、CPUを搭載した
バンクカード等にも利用可能である。更に、マイクロ波を用いた非接触型の通信システム
において、微小な回路チップ(ICチップ)を搭載した安価なタグを製造する場合にも適
用が可能である。
下に示す効果が得られる。
ク樹脂系のレジスト膜22に露光及び現像することにより、露光側が広いテーパ状の開口
孔62aを有する第1レジストパターン61aを形成することが可能となる。この第1レ
ジストパターン61aをマスクとして、シリコン酸化膜53を異方性にエッチングすると
ともに、第1レジストパターン61aも異方性にエッチングすることにより、開口孔62
aを大きくしながら第1コンタクトホール71aを形成することができる。これにより、
口元が広いテーパ状の第1コンタクトホール71aを形成することができる。更に、第1
レジストパターン61aのみを異方性にエッチングして開口孔62bを大きく形成したあ
と、同様の方法で、第2レジストパターン61bをマスクとして異方性にエッチングする
ことにより、口元が広い二段状のコンタクトホール71を形成することができる。よって
、コンタクトホール71のアスペクト比を小さくすることが可能となり、口元が広いテー
パ状になっていることから、コンタクトホール71の全体に亘って金属層72を埋め込む
ことが可能となる。加えて、エッチング処理をドライエッチングのみで行うことにより、
コンタクトホール71の口元を、ばらつきの少ない安定した形状に広げることができる。
その結果、コンタクトホール71のカバレッジ性を向上させることができ、安定した電気
的特性を得ることができる。
露光することにより、大型の基板51に対しても、レジスト膜22に微細な開口孔62a
を形成することが可能となる。よって、大型の基板51であっても、この第1レジストパ
ターン61aをマスクとして微細なコンタクトホール71を形成することができる。
が、本発明の方法は、凹部の一つとしてのビアホールの形成、又は溝部としての配線溝の
形成等にも適用することが可能である。
及び第2コンタクトホール71bの両方をテーパ状に形成することに限定されず、例えば
、第2コンタクトホール71bのみテーパ状に形成するようにしてもよい。また、コンタ
クトホール71を二段状に形成することに限定されず、例えば、一段のテーパ状のコンタ
クトホールを形成するようにしてもよい。
、15…距離測定光学系、16…膜厚測定光学系、17…第1情報処理装置、18…第2
情報処理装置、19…露光光源、20…露光光源駆動装置、21…プリズム、22…レジ
スト膜、22a…表面、23…被加工物、24…ホログラムマスク、25…ホログラム記
録面、31…ビームスプリッタ、32…回折格子、33…リニアCCDアレイ、34…誤
差信号検出器、51…基板、52…ポリシリコン層、53…被加工対象層としてのシリコ
ン酸化膜、54…窒化チタン膜、55…半導体基板、56…露光ビーム、61a…第1レ
ジストパターン、61b…第2レジストパターン、62a…開口孔、62b…開口孔、7
1…コンタクトホール、71a…第1コンタクトホール、71b…第2コンタクトホール
、72…金属膜としての金属層、73…チタン層、74…アルミニウム層、75…窒化チ
タン層、77…レジストパターン、81…配線層、82…チタン層、83…アルミニウム
層、84…窒化チタン層、91…半導体装置。
Claims (8)
- 基板の能動面上に形成された被加工対象層上に、開口孔を有する第1レジストパターン
を形成する第1レジストパターン形成工程と、
前記第1レジストパターンをマスクとして前記被加工対象層にエッチング処理を施すと
ともに前記開口孔を広げるようにエッチング処理を施すことにより、前記開口孔を広げな
がら前記被加工対象層に口元が広いテーパ状の凹部又は溝部を形成する第1エッチング工
程と、
前記凹部又は前記溝部の中に金属膜を埋め込む埋込工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記第1レジストパターンの前記開口孔は、露光側が広いテーパ状に形成されており、
前記第1エッチング工程は、前記第1レジストパターン及び前記被加工対象層に異方性
のエッチングを施すことを特徴とする半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記第1エッチング工程のあとに、前記第1レジストパターンに異方性のエッチング処
理を施して、前記テーパ状の前記開口孔が広げられた第2レジストパターンを形成する第
2レジストパターン形成工程を更に有し、
前記第2レジストパターン形成工程のあとに、前記第2レジストパターンをマスクとし
て前記被加工対象層に異方性のエッチング処理を施すとともに前記第2レジストパターン
に異方性のエッチング処理を施すことにより、前記被加工対象層に口元が広い二段の凹部
又は溝部を形成する第2エッチング工程を更に有することを特徴とする半導体装置の製造
方法。 - 請求項1〜3のいずれか一項に記載の半導体装置の製造方法であって、
前記第1レジストパターン形成工程は、前記第1レジストパターンの基となるレジスト
膜を、ホログラフィック露光装置で露光することにより前記開口孔を有する前記第1レジ
ストパターンを形成することを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記レジスト膜は、低透過率を有する材料で構成されており、
前記レジスト膜を露光することにより、露光側が広いテーパ状の前記開口孔を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記レジスト膜は、コントラストが低い材料で構成されており、
前記レジスト膜を露光することにより、露光側が広いテーパ状の前記開口孔を形成する
ことを特徴とする半導体装置の製造方法。 - 請求項1〜6のいずれか一項に記載の半導体装置の製造方法であって、
前記凹部又は前記溝部は、コンタクトホール、ビアホール、配線溝のいずれかであるこ
とを特徴とする半導体装置の製造方法。 - 基板の能動面上の被加工対象層に、露光側が広いテーパ状の開口孔を有する第1レジス
トパターンを用いて、前記被加工対象層とともに前記第1レジストパターンに異方性のエ
ッチングを施すことにより形成された、口元が広いテーパ状の凹部又は溝部と、
前記テーパ状の前記凹部又は前記溝部に埋め込まれた金属膜と、
を有することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084936A JP2007266030A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置の製造方法および半導体装置 |
KR1020070028169A KR20070096866A (ko) | 2006-03-27 | 2007-03-22 | 반도체 장치의 제조 방법 및 반도체 장치 |
US11/690,527 US7670949B2 (en) | 2006-03-27 | 2007-03-23 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006084936A JP2007266030A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置の製造方法および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007266030A true JP2007266030A (ja) | 2007-10-11 |
Family
ID=38534050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006084936A Pending JP2007266030A (ja) | 2006-03-27 | 2006-03-27 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7670949B2 (ja) |
JP (1) | JP2007266030A (ja) |
KR (1) | KR20070096866A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511032A (ja) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | 半導体デバイスの電極構造 |
JP2017120866A (ja) * | 2015-12-29 | 2017-07-06 | 株式会社タムラ製作所 | はんだバンプの形成方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100962370B1 (ko) * | 2008-04-02 | 2010-06-10 | 삼성전기주식회사 | 솔더 볼 부착 지그 및 이를 이용한 반도체 장치 제조방법 |
US7998869B2 (en) * | 2008-10-31 | 2011-08-16 | Samsung Electronics Co., Ltd. | Contact patterning method with transition etch feedback |
JP5543873B2 (ja) * | 2010-07-30 | 2014-07-09 | Hoya株式会社 | 反射型マスクブランク及びその製造方法、並びに反射型マスク |
CN104205350B (zh) * | 2012-03-12 | 2016-07-06 | 三菱电机株式会社 | 太阳能电池单元的制造方法 |
KR20160120891A (ko) | 2015-04-09 | 2016-10-19 | 삼성전자주식회사 | 반도체 장치 |
US9917027B2 (en) * | 2015-12-30 | 2018-03-13 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with aluminum via structures and methods for fabricating the same |
US10811309B2 (en) | 2018-12-04 | 2020-10-20 | Nanya Technology Corporation | Semiconductor structure and fabrication thereof |
US11189523B2 (en) * | 2019-06-12 | 2021-11-30 | Nanya Technology Corporation | Semiconductor structure and fabrication method thereof |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3686721D1 (de) * | 1986-10-08 | 1992-10-15 | Ibm | Verfahren zur herstellung einer kontaktoeffnung mit gewuenschter schraege in einer zusammengesetzten schicht, die mit photoresist maskiert ist. |
US4902377A (en) * | 1989-05-23 | 1990-02-20 | Motorola, Inc. | Sloped contact etch process |
JPH03166720A (ja) | 1989-11-27 | 1991-07-18 | Mitsubishi Electric Corp | 半導体装置の微細パターン形成方法 |
JPH04293230A (ja) | 1991-03-22 | 1992-10-16 | Sanyo Electric Co Ltd | コンタクトホールの形成方法 |
JPH0831714A (ja) | 1994-07-11 | 1996-02-02 | Fujitsu Ltd | 半導体デバイスの製造方法 |
JP2003297718A (ja) | 2002-03-29 | 2003-10-17 | Seiko Epson Corp | 微細孔形成方法、半導体装置の製造方法、半導体装置、表示装置、および電子機器 |
US7238609B2 (en) * | 2003-02-26 | 2007-07-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
JP2005077955A (ja) | 2003-09-02 | 2005-03-24 | Sanyo Electric Co Ltd | エッチング方法およびそれを用いた回路装置の製造方法 |
JP2005277284A (ja) | 2004-03-26 | 2005-10-06 | Seiko Epson Corp | 露光方法及び半導体装置の製造方法 |
US7081408B2 (en) * | 2004-10-28 | 2006-07-25 | Intel Corporation | Method of creating a tapered via using a receding mask and resulting structure |
KR20060078849A (ko) * | 2004-12-30 | 2006-07-05 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 그의 제조 방법 |
-
2006
- 2006-03-27 JP JP2006084936A patent/JP2007266030A/ja active Pending
-
2007
- 2007-03-22 KR KR1020070028169A patent/KR20070096866A/ko not_active Application Discontinuation
- 2007-03-23 US US11/690,527 patent/US7670949B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014511032A (ja) * | 2011-03-04 | 2014-05-01 | トランスフォーム インコーポレーテッド | 半導体デバイスの電極構造 |
JP2017120866A (ja) * | 2015-12-29 | 2017-07-06 | 株式会社タムラ製作所 | はんだバンプの形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070224835A1 (en) | 2007-09-27 |
US7670949B2 (en) | 2010-03-02 |
KR20070096866A (ko) | 2007-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007266030A (ja) | 半導体装置の製造方法および半導体装置 | |
US6569778B2 (en) | Method for forming fine pattern in semiconductor device | |
JP3393862B2 (ja) | 位置合わせマークを形成するための方法 | |
JP4861605B2 (ja) | 露光装置 | |
JP2003224057A (ja) | 半導体装置の製造方法 | |
US7776747B2 (en) | Semiconductor device and method for forming pattern in the same | |
CN107037699A (zh) | 标记结构的形成方法 | |
TW200426344A (en) | Methods for determining the depth of a buried structure | |
JP2005521261A (ja) | 半導体デバイス上の構造の寸法を測定するために使用される、非破壊光波測定(光波散乱計測)(scatterometry)に基づいた測定ツールを較正する方法と構造 | |
JP2001274063A (ja) | 半導体装置の製造方法 | |
US7989303B2 (en) | Method of creating an alignment mark on a substrate and substrate | |
JP4208686B2 (ja) | 半導体装置の製造方法 | |
WO1999008314A1 (fr) | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant | |
JP2998673B2 (ja) | ウェハ、該ウェハの位置合わせ方法および装置 | |
US7371483B2 (en) | Method for manufacturing mask for focus monitoring, and method for manufacturing semiconductor device | |
US9274411B2 (en) | Reflection type blank masks, methods of fabricating the same, and methods of fabricating reflection type photo masks using the same | |
US20080182415A1 (en) | Semiconductor device and method for fabricating the same | |
US7906432B2 (en) | Method for manufacturing semiconductor device | |
KR20080086693A (ko) | 반도체 소자의 오버레이 측정 방법 | |
JP3159168B2 (ja) | 半導体装置とその製造方法 | |
WO2023065431A1 (zh) | 一种半导体器件的制造方法 | |
JP2005277284A (ja) | 露光方法及び半導体装置の製造方法 | |
JP2007241020A (ja) | ホログラム露光用マスク、ホログラム露光用マスクの製造方法、ホログラム露光方法、半導体装置の製造方法および電気光学装置の製造方法 | |
US7968258B2 (en) | System and method for photolithography in semiconductor manufacturing | |
US20110068081A1 (en) | Pattern Forming Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090513 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |