JP2003224057A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003224057A
JP2003224057A JP2002021685A JP2002021685A JP2003224057A JP 2003224057 A JP2003224057 A JP 2003224057A JP 2002021685 A JP2002021685 A JP 2002021685A JP 2002021685 A JP2002021685 A JP 2002021685A JP 2003224057 A JP2003224057 A JP 2003224057A
Authority
JP
Japan
Prior art keywords
alignment
asymmetry
alignment mark
pattern
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002021685A
Other languages
English (en)
Other versions
JP2003224057A5 (ja
Inventor
Hiroshi Fukuda
宏 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002021685A priority Critical patent/JP2003224057A/ja
Priority to US10/301,702 priority patent/US6762111B2/en
Publication of JP2003224057A publication Critical patent/JP2003224057A/ja
Priority to US10/832,392 priority patent/US6833309B2/en
Publication of JP2003224057A5 publication Critical patent/JP2003224057A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446Located in scribe lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/975Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【課題】半導体微細パターン形成において、位置合わせ
用マークの非対称性により層間合わせ誤差が生じる。 【解決手段】マスクとウエハーの位置合わせに先立ち、
位置合わせ用マークの非対称性をスキャトロメトリーの
原理で計測し、その結果を考慮して位置合わせを行い露
光する。 【効果】スループットを犠牲としないで高精度な合わせ
が可能となり、半導体装置の性能が向上するとともに、
製造歩留りが上がり低コスト化が可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体集積回路の製
造、特に上記回路パターンを精度よく形成するためのリ
ソグラフィ工程、及びそれに用いられるリソグラフィ装
置に関する。
【0002】
【従来の技術】半導体集積回路の高性能化/高機能化
は、回路パターンの微細化/高集積化により達成されて
きた。半導体集積回路は平面的な回路パターン層を何層
にも縦方向に積み重ねることで形成されるが、上下回路
パターン層間の接続のため、上記上下回路パターン層間
には高精度の層間位置合わせが必要である。この位置合
わせ精度は、上記パターンの微細化に伴い、益々厳しい
値が要求されるようになっている。この要求を達成する
ために、露光装置のステージ精度、マスク上のパターン
位置精度、ウエハー上及びマスク上の合わせマークの検
出感度等を向上する努力がなされている。これら合わせ
精度の推移やその方法に関しては、例えば、インターナ
ショナル テクノロジー ロードマップ フォー セミ
コンダクター1999年版(セミコンダクター インダスト
リー アソシエーション刊、1999)、第143頁から第148
頁(International Technology Roadmap for Semicondu
ctors 1999 Edition (Semiconductor Industry Associa
tion, 1999), pp.143-148)に論じられている。
【0003】一方、上記微細化に伴い、回路パターン寸
法に要求される精度も厳しさを増している。上記寸法を
制御するにはこれを高精度で測定する必要があり、この
ための各種寸法計測技術が開発されている。現在、寸法
計測は電子線走査顕微鏡(SEM)が主に用いられている
が、光の回折を用いたスキャトロメトリーや原子間力顕
微鏡(AFM)等の使用も検討されている。特にスキャト
ロメトリーはパターンの寸法だけでなくパターン側壁角
や高さ、下地膜厚まで測定可能とされている。スキャト
ロメトリーについては、例えば、プロシーディングス
オブ エスピーアイイー、第4344巻、第716頁から第725
頁(2001年)(Proceedings of SPIE, Vol. 4344, pp.716
-725 (2001))に論じられている。
【0004】
【発明が解決しようとする課題】ところで、前記ウエハ
ーとマスクの合わせ精度を劣化させる原因として、ウエ
ハー上の合わせマーク自体の非対称性により検出信号が
非対称となり、マークの中心位置が正しく検出されない
ため、結果的に合わせ誤差が生じるという問題があっ
た。例えば、図2(a)に示す様な、下地基板301上の被
合わせ層膜302に形成された合わせマーク303を観察して
同図下段に示すような検出信号が得られたとする。ここ
で、本来図2(a)に示す様にその断面が左右対象である
べきマークにおいて、左右の側壁角が異なっていたり
(図2(b))、マークの底面が傾いていたり(図2
(c))、マークを被覆する膜(レジスト膜等)304の膜
厚に分布がある(図2(d))等すると、合わせ検出信号
が同図中に各々示すように非対称となり、マークの正確
な中心を確定することが困難となる。この問題は、層合
わせが行われるウエハー自体に起因する問題であるた
め、前記のステージ精度、マスク精度、合わせマークの
検出感度向上等、露光工程の各構成要素の性能向上のみ
では解決できない。ヘテロダイン検出法を用いたアライ
メント(位置合わせ)方法において上記非対称性の影響
を低減する方法が提案されているが、通常の明視野、又
は暗視野によるマーク観察像によるアライメント方法に
は適用できない。
【0005】本発明の目的は、上記に述べたようなウエ
ハー上の合わせマークの非対称性が存在する場合にも、
精度よくマスク(転写像)とウエハー(下地層)の合わ
せを行いマスクパターンを転写することにより、回路パ
ターンが微細な場合にも合わせずれの小さな、高性能の
半導体装置を、スループットを犠牲とすることなく高い
歩留りで製造する方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的は、基板上に形
成された第1のパターン層上部に形成されたレジスト膜
に、上記第1のパターンに位置合わせして第2のパター
ンを露光または描画して形成する半導体装置の製造方法
において、(1)第1のパターン層内に形成された合わ
せマーク(及びその周辺)の非対称性を計測した後、
(2)上記計測結果に基づき上記位置合わせのオフセッ
ト量を用いて、上記位置合わせを行う、ことにより達成
される。即ち、基板上に形成された第1のパターンと、
第2のパターンを有するマスク又は第2のパターンを描
画するためのビームを位置合わせした後、上記第1のパ
ターン上部に形成されたレジスト膜を上記マスクの投影
像又は上記ビームで露光することにより、第1のパター
ンに対して第2のパターンを位置合わせして形成する半
導体装置の製造方法において、上記合わせ信号検出工程
に先立ち、合わせマーク(及びその周辺)の非対称性を
計測し、上記計測結果から、上記位置合わせを行う工程
上記合わせマークの非対称性に起因する前記マーク検出
信号と真のマーク中心のずれ量を決定し、しかる後に、
上記ずれ量に応じた補正量(オフセット)を用いて上記
合わせ信号を補正して合わせを行うことにより、上記非
対称性による誤差を補正して合わせを行う。
【0007】ここで、前記合わせマーク(及びその周
辺)の非対称性の計測は、上記合わせマーク、もしくは
上記合わせマークと同一構造を有する近傍の周期パター
ンに光を照射し、その反射回折光強度の入射角、照射光
の波長、回折次数、照射光の偏光角依存性のいずれか1
つ以上を測定することにより達成される。
【0008】上記非対称性を計測する工程は、上記合わ
せマーク形成後、又はレジスト塗布後、露光装置内での
合わせマーク測定前までの間におこなうことが好まし
い。又、上記非対称性を計測する工程は、上記レジスト
塗布を行うレジスト塗布装置内、又は上記露光を行う露
光装置内で行うことが好ましい。
【0009】又、上記レジスト膜を形成する工程と、上
記非対称性を計測する工程と、上記位置合わせを行う工
程又は、上記位置合わせ及び露光又は描画を行う工程
は、複数ウエハーに対してパイプライン的に処理するこ
とが好ましい。
【0010】
【発明の実施の形態】本発明による半導体製造方法の基
本フローを図1を用いて説明する。本発明の基本的な考
え方は、まずマスクとウエハーの位置合わせ(アライメ
ント)に先立ち、上記位置合わせに用いる位置合わせマ
ークの非対称性を計測し、その結果を考慮して合わせを
行い、しかる後に実際の露光を行うというものである。
【0011】非対称性の計測には、上記非対称性計測パ
ターンに光を照射し、その反射回折光の強度を測定する
いわゆる広義のスキャトロメトリーを用いることができ
る。ここで、広義のスキャトロメトリーとは、上記回折
光強度の入射角、又は波長、又は偏光方向、又は回折次
数依存性の情報から、上記パターンの寸法、空間周期、
断面形状、下地膜構造等の情報を求める方法を総称す
る。本発明では、上記依存性から合せマークの非対称性
を推測する。スキャトロメトリーを用いたパターン非対
称性の計測は既に公知の技術であり、例えばプロシーデ
ィングス オブエスピーアイイー、第4344巻、第436頁
から第446頁(2001年)(Proceedings of SPIE, Vol. 434
4, pp.436-446 (2001))に論じられているが、後で述べ
る様に、他にも類似の様々な方法を適用することができ
る。
【0012】一般にマスクとウエハーの位置合わせで
は、露光装置内で被露光基板の特定のパターン層に形成
された合わせマークを観察することにより、上記パター
ンのマスクの投影像に対する相対位置を求める。位置合
わせはX、Y両方向に対して行う必要があるので、上記合
せマークもX、Y両方向に対するものが必要である。図1
5にウエハー上の合わせマーク配置例を示す。ウエハー
401に規則的に配置されたチップ402の各々に対して、X
方向合せマーク403、Y方向合せマーク404が配置され
る。合せマークとしては様々な寸法の周期パターン又は
孤立パターンが用いられる。
【0013】一方、非対称性計測パターンには周期パタ
ーン(回折格子)を用いるが、上記合わせマーク自体が
周期パターン(回折格子)である場合には、合わせマー
ク自体を非対称性計測パターンとして用いてもよい。周
期的な合わせマークの例を図16に示す。又、図17に
示す様に、合わせマークそのものを計測する代わりに、
その近傍に専用の非対称性計測パターン405、406を設置
し、これを計測してもよいが、その構造及び配置はなる
べく合わせマークと同様のものとする。又、この際、非
対称性計測パターン405、406はできるだけ合わせマーク
の近傍、望ましくは距離500ミクロン以内(図17の円
で示した領域内)に配置することが好ましい。マーク検
出は必ずしも図15の全てのマークに対して行う必要は
なく、このうちのいくつかを選択して行ういわゆるグロ
ーバルアライメントを行ってもよい。この場合、本発明
によるマーク非対称性計測とその結果を用いた位置合わ
せ補正は、主に、上記マーク検出に用いたマークに対し
て行うことが好ましい。
【0014】さて、上記回折光強度の入射角、又は波
長、又は回折次数依存性は、あわせマークの対称性に依
存する。そこで、これら入射角、波長、回折次数等に対
する依存性とあわせマークの対称性の関係、又は、さら
に上記各種依存性とあわせマークの非対称性に起因して
生じると予想されるマスクとウエハーの位置合わせずれ
の関係を、あらかじめ理論に基づく計算又は実験により
求めておく。そして、実際の反射回折光強度の計測結果
と上記関係を比較することにより、露光装置内で行うマ
スクとウエハーの位置合わせにおいて予想されるマーク
検出信号と真のマーク中心の関係、又はマーク検出結果
に基づき決定される位置合わせ信号に対する補正量(オ
フセット)を決定する。上記マーク検出信号と真のマー
ク中心の関係、又は補正された位置合わせ信号に基づい
てマスクとウエハーの位置合わせを行い、しかる後に露
光を行う。これにより合わせマークの非対称性によら
ず、マスクとウエハーの合わせを正しく行うことができ
る。
【0015】上記合わせマークの非対称性計測として
は、様々な方法を用いることができる。本発明で用いら
れる非対称性計測の装置構成について、以下に説明す
る。
【0016】例えば、図3に模式的に示す様に、ウエハ
ー1の表面に形成された回折格子又は回折格子状の合わ
せマーク2に、光源LS1、LS2を発した波長帯域の比較的
広い光WB1、WB2を異なる2方向から照射し、その反射光
又は回折光を分光器SM1、SM2で各々分光して回折光強度
の波長依存性(分光スペクトル)SP1、SP2を計測する。
上記分光スペクトルSP1、SP2から合わせマーク形状と非
対称性またはその影響を予測する。回折格子が対称な場
合には分光スペクトルSP1とSP2は等しいが、回折格子が
非対称だと等しくない。上記2方向は、ウエハー面法線
と回折格子に垂直な方向を含む平面内で、ウエハー面法
線を挟んでほぼ対称な位置に設定することが好ましい。
本構成によれば測定光学系に可動部が存在しないため安
定な計測が可能であるという利点がある。
【0017】又、ウエハー面上に形成された回折格子又
は回折格子状の合わせマークに、実質的に単一波長の光
を異なる複数の入射角で照射して反射光又は回折光強度
を計測することにより、上記強度の入射角依存性から合
わせマーク形状と非対称性またはその影響を予測しても
よい。この際、入射角度をウエハー面法線と回折格子に
垂直な方向を含む平面内で、ウエハー面法線を挟んでほ
ぼ対称な範囲で変化させることが好ましい。
【0018】図4は、装置の一例で、光源LS3、LS4を発
した単色光NB3、NB4はウエハー1の表面に形成された回
折格子2で反射(回折)され、各々フォトディテクター
PD3、PD4で反射光強度が測定される。光源LS3 とフォト
ディテクターPD4からなる光学ユニットOU3と光源LS4 と
フォトディテクターPD3からなる光学ユニットOU4を移動
させることにより、単色光NB3、NB4のウエハー面への入
射角を(ウエハー面法線に対して対称という関係を保ち
つつ)変化させて、反射率の入射角依存性を計測する。
回折格子が対称な場合には図中点線で示す様に入射角依
存性は正負入射角に対して対称だが、回折格子が非対称
だと、図中実線で示す様に非対称となる。求めた入射角
依存性より回折格子の形状非対称性又はその影響を予測
する。本構成によれば単一波長を用いるので、被測定パ
ターンを構成する物質の光学特性の波長分散等を考慮す
る必要がないという利点がある。
【0019】さらに又、図5左に示す様に、ウエハー面
上の回折格子又は回折格子状の合わせマークに、上方か
ら光を照射し、その回折光強度の回折次数依存性を計測
し、図5右に示す様に計測された回折次数依存性から、
合わせマーク形状を予測してもよい。特にウエハー面法
線と回折格子に垂直な方向を含む平面内で、ウエハー面
法線を挟んでほぼ対称な回折角を有する1組の(一対
の)回折光(例えばプラス1次回折光とマイナス1次回
折光)の強度の差分を求め、上記差分から合わせマーク
非対称性またはその影響を予測することができる。さら
に上記差分を異なる次数の回折光に対して求めたり、光
の波長を変化させて差分の波長依存性を調べたり、入射
角を変化させて差分の入射角依存性を調べたりした結果
を用いることにより、さらに精度向上が期待できる。
【0020】図6はプラス1次回折光とマイナス1次回
折光の分光スペクトルを同時測定することにより非対称
性を推定する装置の例である。光源LS5を発した波長帯
域の比較的広い光WB5を、対物レンズLN5を介してウエハ
ー上面より照射し、そのプラスマイナス1次回折光を対
物レンズLN5を介して分光器SM5、SM6で各々分光して回
折光強度の波長依存性(分光スペクトル)SP5、SP6を計
測する。上記分光スペクトルSP5、SP6から合わせマーク
形状と非対称性またはその影響を予測する。回折格子が
対称な場合には分光スペクトルSP5とSP6は等しいが、回
折格子が非対称だと等しくない。
【0021】非対称性を計測する方法としては、異なる
偏光角度を有する波長帯域の広い光を測定パターン面に
垂直に入射して、その反射光強度の波長スペクトルの偏
光角依存性から推測する等、他にも様々な方法を用いる
ことができる。
【0022】なお、前述のヘテロダイン方式アライメン
トにおいても、回折格子で回折したプラス1次回折光と
マイナス1次回折光を用いるが、両者を直接干渉させて
その強度から直接合わせ信号を得るため、アライメント
マークの非対称性を計測することはできない。
【0023】本発明はまた、半導体製造フロー及び製造
装置システムのなかで他の工程、装置と連動して用いる
ことにより一層その効果を発揮することができる。原則
的に、本発明における非対称性測定は、合わせマーク形
成後、望ましくはレジスト塗布後、露光装置内での合わ
せマーク測定までの間に行うことが望ましい。測定を行
う場所としては、塗布現像装置内、露光装置内、あるい
はこれらの装置とは独立したスタンドアロンの装置で行
ってもよい。近年、レジスト塗布と露光工程、さらに現
像工程は、塗布現像装置と露光装置を直接接続して連続
的に行われるので、上記測定装置も塗布現像装置内又は
露光装置内のいずれかに設置して、測定を行うことが望
ましい。さらに、非対称性測定装置を塗布現像装置内に
設置した場合、露光・現像により所望のレジストパター
ンを形成した後、上記非対称性測定装置を用いて上記レ
ジストパターンの寸法形状を測定することができる。即
ち、上記非対称性測定装置は、所定の周期レジストパタ
ーンに光を照射してその回折光の波長または入射角依存
性等を調べることにより上記レジストパターンの寸法形
状を測定するいわゆるスキャトロメトリーによるパター
ン計測用装置として兼用することができる。これは、測
定装置の効率的利用、即ち装置コストの低減という観点
からも好ましい。
【0024】本発明による非対称性測定装置の典型的な
配置例を図7に示す。図中の太い実線で示す矢印は装置
間のウエハー処理の流れを示している。ウエハーは、ま
ず塗布現像システム101内にて、ローダー102を介してレ
ジスト塗布ユニット103、プリベークユニット104にてレ
ジスト膜形成された後、光学測定ユニット105にて非対
称性測定される。その後、露光装置インターフェース10
6を介して露光装置107へ移動して、位置合わせ及び露光
が行われ、その後再び塗布現像システム101へ移動し
て、露光後熱処理ユニット108、現像ユニット109にてレ
ジストパターンが形成される。しかる後に、光学測定ユ
ニット105にて現像後のレジストパターン寸法測定が行
われる。
【0025】又、測定装置はいわゆるAPC(Automati
c Process Control)システムの中に組み込まれること
が好ましい。例えば、図7中に点線で示すように、塗布
現像装置内に組み込んだ非対称性測定装置で計測を行っ
た場合には、測定結果はネットワーク110を介して処理
計算機111に送られ、ここでウエハー上合わせマーク毎
の合わせオフセット量を計算し、この情報が露光装置に
送られて、マスクとウエハー位置合わせ工程で使用され
る。
【0026】又、本発明の非対称性測定工程ASは、これ
をリソグラフィを構成する他の様々な工程、すなわち、
レジスト膜形成工程RC、合わせ・露光工程EXPO、露光後
熱処理・現像工程DEV、レジスト寸法測定工程CDの各工
程とタイミングと合わせることにより、これを追加して
もスループットの低下を避けることができる。即ち、通
常の半導体ウエハーの処理では、図8(a)に示す様に複
数のウエハーが上記各工程を通してパイプライン的に連
続処理される。従って、この場合あるウエハーの非対称
性測定をその前のウエハーの合わせ及び露光と並行して
行うことことにより、非対称性測定を追加しても全体の
スループットに与える影響は極めて小さく抑えることが
できる。さらに、図7に示す様に現像後の寸法測定を、
非対称性測定装置をスキャトロメトリーによるパターン
計測用装置と兼用した場合、非対称性測定と現像後の寸
法測定を互いに重ならないようなタイミングでパイプラ
イン的に行うことにより、本非対称性測定は、時間的に
も装置コスト的にも負担の増加を最小限に抑えながら達
成することができる。
【0027】典型的なタイミングを図8(b)に示す。図
8(b)は非対称性測定と寸法測定を全ウエハーに対して
行った例であるが、必ずしもこれに限らず複数枚毎に行
ってもよい。
【0028】本発明の適用製品としては、MPUやASIC等
のロジックLSI、メモリLSI、これらの混載されたシステ
ムLSIを始めとする半導体装置一般に適用可能である。
適用世代としては、合せ精度の要求が過酷となる130nm
ノード以降(100nmノード、70nmノード等)に適用する
ことが望ましいが、特に限定しない。適用層としては、
過酷な合わせ精度の要求される層間、例えば、CMOS LSI
の素子分離層とゲート層の間、ゲート層とコンタクトホ
ール層の間、コンタクトホール層と第1配線層の間、各
配線層とビア層の間、素子分離層と各種インプラ層の間
等で適用することが望ましいが、これについても特に限
定しない。一般的には、深い掘りこみ又は高い突起を有
するマーク、CMPにより表面平坦化されたマーク等、下
地層が非対称性が生じやすいマークを有する層に対する
合せにおいて特に有効である。一方、位置合わせ精度に
対する要求が比較的緩やかなイオン打ち込み層等に関し
ては、本発明を適用する必要は必ずしもない。
【0029】<実施例1>上記作用に述べた方法を130n
mノードシステムLSI半導体集積回路の製造工程に適用し
た例について以下説明する。まず、複数の製品ウエハー
上の複数チップに対し、合わせマーク非対称性を計測し
た後、グローバルアライメント法により露光装置で位置
合わせ及び露光を行い、さらに所定の熱処理及び現像を
行いレジストパターンを形成した。その後、レジストパ
ターンと下地パターンとの合わせ精度を測定した。各ウ
エハー上の各チップについて、上記合わせマーク非対称
性の計測結果として、左右各入射光に対する反射光強度
の波長wl依存性Rleft(wl)、Rright(wl)を得た。
【0030】さらに上記依存性測定結果より、各ウエハ
ー上の各チップの左右非対称性指標S1を、次式により求
めた。 S1 = sign(Rleft(wl0)-Rright(wl0))・{∫(Rleft(wl)-Rright(wl))2 d(wl)}0.5 ・・・式1 ここで、sign(x)は、sign(x)=1 (if x>0)、sign(x)=-1
(if x<0) である。また、R(wl)は、波長wlにおける反
射光強度を表す関数である。上式は、{∫(Rleft(wl)- R
right(wl))2 d(wl)}0.5が非対称性の大きさを、sign(Rl
eft(wl0)- Rright(wl0))が非対称性の向きを表してい
る。なお、Rleft(wl0)- Rright(wl0)=0となる場合は、w
l0を大きい波長または小さい波長で再計算するものとす
る。非対称性指標は非対称性を表す関数であれば、必ず
しも上式に限らない。
【0031】上記複数ウエハー、複数チップについて上
記S1と合せ精度測定結果より求めたチップ配列倍率誤
差Eの関係を調べたところ図9のようになった。図9は
ウエハー面内やロット間で、又経時的変動によりマーク
の非対称性が変化することにより左右非対称性指標S1
が変動するとともに、これに起因して合わせ誤差が生じ
たことを示している。なお、ここでは、上記データ収集
を一定期間継続的に行うことによりサンプル数を増やし
たが、プロセス条件やマーク配置を変える等により意図
的に非対称性を導入して図9の関係を求めてもよい。即
ち、製品ウエハー着工に先立ち、製品ウエハーとほぼ同
様の構造を有し、かつマーク非対称性を有するウエハー
を計測して式よりS1を求めてもよい。又、この関係は
マークの構造や適用層に依存するので、これら条件に応
じて適宜変更することが好ましい。
【0032】次に、図9の関係に基づいて、非対称性測
定結果S1とチップ配列倍率に関する最適アライメントオ
フセットOSの関係を図10のように設定した。即ち、例
えば測定結果より求めた非対称性指標が図中S'だったと
きには、アライメントオフセットOSとして−E'を入力し
て露光を行うことにより、マークの非対称性に起因する
合わせ精度誤差が相殺される。
【0033】図11に、上記オフセット入力開始前後の
製品ウエハーの合わせ精度測定結果を示す。上記オフセ
ット設定によりチップ配列倍率誤差Eはおよそ10 nmか
ら2nmへ減少し、合わせ精度が向上した。又、図10の
関係は、製品ウエハーの露光結果の合わせ精度を継続的
にフィードバックすることにより、漸次精度向上する。
即ち、上記オフセット適用後も、露光現像して形成した
パターンと下地の合わせ精度を測定し、誤差のチップ配
列倍率成分を用いて図10の関係を補正することが好ま
しい。
【0034】グローバルアライメントでは、ウエハー中
心及び周辺の数チップ分のマーク検出結果に基づいて全
チップの配列を決定する。チップ配列倍率誤差の発生
は、ウエハー周辺でウエハー動径方向に非対称性が存在
したため、ウエハー周辺のマーク位置に対してその観察
像が動径方向にずれ、この結果全体のチップ配列が下地
チップ配列に対して動径方向に拡大又は縮小されたため
と考えられる。なお、チップ配列倍率誤差等、位置合わ
せ誤差の様々な形態については、例えば、ハンドブック
オブ マイクロリソグラフィ、マイクロマシニング
アンド マイクロファブリケーション、第1巻(エスピ
ーアイイープレス刊、1997)、第97頁〜第101頁
(Handbook of Microlithography, Micromachining, an
d Microfabrication, Volume 1, pp.97-101, SPIE Pres
s, Bellingham, 1997)に論じられている。
【0035】なお、ここでは誤差のチップ配列倍率成分
のみについて示したが、他の誤差成分についても同様の
関係を求め、非対称性計測に基づき各誤差成分に対する
オフセットを設定してもよい。又、ここでは図3の構成
の装置を用いて非対称性を計測したが、非対称性を計測
可能な構成であれば、例えば図4や図6の他にも様々な
方法を用いることができる。但し、例えば図4の構成を
用いる場合、式1は反射(回折)光強度Rの入射角ia依
存性R(ia)を用いる等の変更が必要である。
【0036】なお、上記非対称性測定結果、非対称性が
大きくて(S1の絶対値がある設定値を超えた場合等)オ
フセットを設定しても正常の合わせが困難と考えられる
場合には、合わせ・露光工程に進む前に、装置オペレー
ター又は適当な管理者に対して警告を発し、その判断を
仰ぐことが好ましい。これは、露光現像して形成したパ
ターンと下地の合わせ精度が要求仕様を満たさなかった
場合にも同様である。
【0037】<実施例2>次に、図12を用いて別の実
施例について説明する。図4に示す構成の装置を用いて
非対称性を計測し、非対称性計測結果201に基づいてま
ずマーク形状202を予測し、次に予測されたマーク形状
からマーク検出信号203をシミュレーションにより予測
した。両者を比較することにより、検出信号と非対称な
マーク形状の位置関係が明らかとなり、マーク検出信号
と真のマーク中心の関係より最適オフセットOSを求めて
正確な位置合わせを行った後、露光してパターンを形成
した。
【0038】マーク形状予測は、様々なマーク形状に対
してあらかじめ理論計算から求めておいた反射(回折)
光強度の入射角依存性と実際の反射(回折)光強度入射
角依存性測定結果のマッチング(回折パターンマッチン
グ)により行った。即ち、マーク断面形状に図13に示
すような形状パラメータh、t、w、q1、q2、q3(q1、q
2、q3が非対称形状因子)を仮定して、上記パラメータ
の様々な組み合わせに対し、理論計算による反射(回
折)光強度Rの入射角ia依存性R(ia)を求めておく。次
に、実際の測定を行い、測定結果R'(ia)との偏差 ∫(R
(ia)-R'(ia))2 d(ia)が最小となる上記パラメータの組
を求めた。但し、上記積分は負から正の入射角範囲で行
う。以上の形状予測方法は、非対称性を測定するため、
図12に示す様に、反射(回折)回折光の入射角をウエ
ハー面法線を挟む2方向に設定して計測を行い、かつ、
積分は負から正の入射角範囲で行う点を除き、従来のス
キャトロメトリーによるパターン形状予測とほぼ同様で
ある。なお、本測定は実施例1と異なりレジスト塗布前
に行った。
【0039】次に、予測されたマーク形状に対して露光
装置内の合わせマーク観察装置でマークを観察したとき
の観察像を電界シミュレーションにより計算した。非対
称性のため、シミュレーションにより求まる観察像も図
12に示す様に非対称となる。電界シミュレーションは
時間を要するので、前記各パラメータの組み合わせに対
してあらかじめ電界シミュレーションを行って観察像を
求めておいてもよい。
【0040】次に、観察像よりマーク検出アルゴリズム
により検出されるマーク中心と、非対称マークの真の中
心とその観察像の対応より、真の中心と検出されるマー
ク中心の関係を求めた。ここでは、予測されたマーク断
面形状において上部開口の中心を真のマーク中心とみな
すこととした。これは、該下地パターンとこれに接続さ
れるべき転写層パターンの接触面積が最大となる条件で
ある。各パラメータの組み合わせに対してあらかじめ電
界シミュレーションを行って観察像を求めた場合には、
併せて最適オフセット量まで計算しておくことが好まし
い。この場合、上記回折パターンマッチングにより上記
パラメータの組を決定すると、即最適オフセット量が決
定させるので極めて高速処理が可能である。
【0041】次に、下地マーク観察像において上で決定
したマーク中心を下地マークの中心とみなして、これと
マスク上の合わせマーク検出像を位置合わせして、露光
した。
【0042】本実施例によれば、実施例1のように非対
称性の異なる複数の試料を用いて計測結果と最適オフセ
ットの間の経験則を求めなくとも、非対称性の影響の見
積もりとこれに基づく位置合わせ補正が可能である。こ
こでは、図4の構成の装置を用いて非対称性を計測した
が、非対称性を計測可能な構成であればこれに限らな
い。例えば図3や図6の構成を用いてもよい。この場合
は、反射(回折)光強度Rの波長wl依存性R(wl)を用いて
回折パターンマッチングを行う。
【0043】<実施例3>実施例1同様、様々なウエハ
ー、チップに対して合わせマークを検出し、検出された
合わせマークに対して次式を用いて非対称性パラメータ
S2を計算した。 S2 = sign(I(x0)- I(x0))・{∫(I(x)- I(-x))2 dx}0.5 ・・・式2 (ここで、x=0はマーク信号の重心。) 又、その後通常の方法で合わせを行ない、露光、現像し
て形成したレジストパターンと下地パターンの合わせ誤
差Eを計測した。合わせマークの非対称性が異なる複数
の試料に対して上記を行い、非対称性パラメータS2と合
わせ誤差Eの関係を求めた。非対称性パラメータは非対
称性を表す関数であれば、上式に限らない。
【0044】次に、実施例1同様、上記関係より非対称
性パラメータS2と最適合わせオフセットOSの関係を図1
4に示す様に決定した。その後、合わせ工程において、
まず検出した合わせマーク信号に対して上式を用いて非
対称性パラメータ計算し、計算結果より図14を用いて
合わせオフセットを決定し、上記合わせオフセットを設
定して合わせを行うようにした。本実施例によれば、特
別な非対称性計測装置を用いずに、マーク非対称性によ
る合わせ誤差の補正が可能である。
【0045】<実施例4>次に、本発明を用いて半導体
装置を製造した例について述べる。図18は、上記半導
体装置の製造プロセスを、デバイスの典型的な部分の断
面図を用いて示した模式図である。まず、Si基板501
に素子分離溝502を形成した後(図18第1段)、MO
Sトランジスタゲート503を形成し(図18第2
段)、さらにコンタクトホール504を形成する(図1
8第3段)。その後、第1層配線505と配線間絶縁膜
を形成し(図18第3段)、その上に層間絶縁膜と第1
層接続孔506を形成し、さらに第2層配線507を形
成する(図18第4段)。第3層以上の配線(図示せ
ず)についても同様にして形成する。本実施例では、素
子分離溝とトランジスタゲート間の合せ、トランジスタ
ゲートとコンタクトホール間の合わせ、コンタクトホー
ルと第1層配線間の合わせ、第n層配線と第n層接続孔
間の合わせ(n<4)に、実施例1に示したものと同様
の方法による位置合わせ方法を適用した。本実施例によ
り、従来方法と比較して各層間の合わせ精度が向上し、
半導体集積回路を、高精度、高歩留り、高スループット
で作製することが可能となった。
【0046】
【発明の効果】以上、本発明によれば、マスクとウエハ
ーの位置合わせに先立ち、まず上記位置合わせに用いる
合わせマークの非対称性を計測し、その結果を考慮して
合わせを行い、しかる後に実際の露光を行うことによ
り、上記合わせマークが非対称な場合にも高精度な合わ
せが可能となる。これにより、半導体装置の性能が向上
するとともに、スループットを犠牲としないで、製造歩
留りが上がり低コスト化が可能となる。
【図面の簡単な説明】
【図1】本発明の基本フローを示す流れ図である。
【図2】本発明の解決すべき課題を示す模式図である。
【図3】本発明で用いられる非対称性測定装置の原理を
示す模式図である。
【図4】本発明で用いられる別の非対称性測定装置の原
理を示す模式図である。
【図5】本発明で用いられる別の非対称性測定装置の原
理を示す模式図である。
【図6】本発明で用いられる別の非対称性測定装置の原
理を示す模式図である。
【図7】本発明で用いられる非対称性測定装置の構成例
を示す模式図である。
【図8】本発明によるリソグラフィ工程のタイミングの
一例を示す模式図である。
【図9】本発明の一実施例における非対称性測定結果と
合わせ誤差の関係を示す模式図である。
【図10】本発明の一実施例における非対称性測定結果
と設定すべき合わせオフセットの関係を示す模式図であ
る。
【図11】本発明の一実施例における本発明の効果を示
す模式図である。
【図12】本発明の別の実施例における非対称性補正の
フローを示す模式図である。
【図13】本発明の別の実施例におけるパターン断面形
状のモデルを示す模式図である。
【図14】本発明の別の実施例における非対称性測定結
果と設定すべき合わせオフセットの関係を示す模式図で
ある。
【図15】本発明で用いられる合わせマークの配置例を
示す模式図である。
【図16】本発明で用いられる合わせマークの一例を示
す模式図である。
【図17】本発明で用いられる非対称性計測マークの配
置例を示す模式図である。
【図18】本発明の別の実施例による半導体装置の製造
方法を模式的に示す工程図である。
【符号の説明】
1、401:ウエハー、2:回折格子状の合わせマーク、L
S1、LS2 、LS3、LS4、LS5:光源、WB1、WB2、WB5:波長
帯域の比較的広い光、SM1、SM2、SM5、SM6:分光器、SP
1、SP2、SP5、SP6:分光スペクトル、NB3、NB4:単色
光、PD3、PD4:フォトディテクター、OU3、OU4:光学ユ
ニット、LN5:対物レンズ。101:塗布現像システム、10
2:ローダー、103:塗布ユニット、104:プリベークユ
ニット、105:光学測定ユニット、106:露光装置インタ
ーフェース、107:露光装置、108:露光後熱処理ユニッ
ト、109:現像ユニット、110:ネットワーク、111:処
理計算機。RC:レジスト膜形成工程、EXPO:合わせ・露
光工程、DEV:露光後熱処理・現像工程、CD:レジスト
寸法測定工程。201:非対称性計測結果、202:マーク形
状、203:マーク検出信号。301:下地基板、302:被合
わせ層膜、303:合わせマーク、304:マークを被覆する
膜(レジスト膜等)、402:チップ、403:X方向合せマ
ーク、404:Y方向合せマーク、405、406:非対称性計測
パターン、501:Si基板、502:素子分離溝、503:MOSト
ランジスタゲート、504:コンタクトホール、505:第1
層配線、506:第1層接続孔、507:第2層配線。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2F065 AA03 AA07 AA17 AA21 AA30 BB02 BB28 CC20 DD00 FF48 GG22 HH14 JJ01 JJ08 JJ18 LL04 QQ38 5F046 EA07 EA13 EB01 EB07 ED01 FA06 FC03 FC04

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】合わせマークを有する第1のパターンを半
    導体基板上に形成する工程と、前記第1のパターン表面
    上にレジスト膜を形成する工程と、マスク上に形成され
    た第2のパターンと前記合わせマークとの位置合わせを
    行い、前記第2のパターンを前記レジスト膜上に転写す
    る工程とを有し、前記位置合わせを行うにあたって、前
    記合わせマークの非対称性を計測する工程と、前記計測
    結果に基づいて、前記位置合わせを行う工程とを含むこ
    とを特徴とする半導体装置の製造方法。
  2. 【請求項2】前記合わせマークの非対称性の計測は、前
    記合わせマークに対して、互いに入射角又は偏光角を異
    にする第1および第2の方向から、複数の波長を含む光
    を照射し、それらの光の反射光強度を測定する工程から
    なることを特徴とする請求項1に記載の半導体装置の製
    造方法。
  3. 【請求項3】前記合わせマークの非対称性の計測は、前
    記合わせマークに対して、異なる入射角を有する単一波
    長光を照射し、該光の反射光強度を測定する工程からな
    ることを特徴とする請求項1に記載の半導体装置の製造
    方法。
  4. 【請求項4】前記合わせマークの非対称性の計測は、前
    記合わせマークに対して、垂直方向から光を照射し、前
    記合わせマークから回折される複数の次数の回折光強度
    を測定する工程からなることを特徴とする請求項1に記
    載の半導体装置の製造方法。
  5. 【請求項5】前記合わせマークの非対称性の計測は、周
    期性パターンを含む前記合わせマーク自身または前記合
    わせマークに近接して設けられた周期性パターンを用い
    ることを特徴とする請求項1に記載の半導体装置の製造
    方法。
  6. 【請求項6】合わせマークを有するウエハーとマスクと
    の位置合わせを行う工程において、前記合わせマークの
    非対称性を計測する手段を用いて、前記位置合わせを行
    うことを特徴とする半導体装置の製造方法。
  7. 【請求項7】合わせマークを有するウエハー上にレジス
    トを塗布・ベークする工程と、前記ウエハーを露光およ
    び現像する工程とを有する処理装置内において、前記合
    わせマークの非対称性を計測する工程と、前記レジスト
    膜の寸法を計測する工程とを備え、前記非対称性計測と
    前記寸法計測とは、前記処理装置内に配置された同一の
    計測装置で行うことを特徴とする半導体装置の製造方
    法。
  8. 【請求項8】合わせマークを有するウエハー上にレジス
    トを塗布・ベークし、レジスト膜を形成する工程と、前
    記レジスト膜上にマスク上のパターンを露光し、現像す
    る工程とからなる一連の工程を有し、前記ウエハーごと
    に、前記一連の工程の開始時点を1工程づつシフトさせ
    て処理を進行させる処理シーケンスを設け、前記レジス
    ト塗布・ベーク工程後に、前記合わせマークの非対称性
    計測をする工程を設けるとともに、前記露光・現像後の
    レジスト膜寸法を測定する工程を設けることを特徴とす
    る半導体装置の製造方法。
  9. 【請求項9】電界効果型トランジスタのゲート電極形成
    工程を含む複数のパターン形成工程と、前記各パターン
    形成工程において、合わせマークを有するウエハーとマ
    スクとの位置合わせを行う工程とを有し、前記位置合わ
    せに際して、前記合わせマークの非対称性計測工程を少
    なくとも前記ゲート電極形成工程に適用することを特徴
    とする半導体装置の製造方法。
  10. 【請求項10】合わせマークを有するウエハーとマスク
    との位置合わせにおいて、前記合わせマークの非対称性
    を計測する工程と、前記マスク上のパターン寸法と前記
    ウエハー上に転写された前記マスク上のパターンの寸法
    とを測定し、前記測定結果よりずれ量を導出する工程
    と、前記非対称性の計測結果および前記ずれ量より相関
    線を求める工程とを有し、前記相関線に基づき、前記位
    置合わせのオフセット量を決定し、前記オフセット量を
    用いて前記位置合わせの位置調整を行うことを特徴とす
    る半導体装置の製造方法。
JP2002021685A 2002-01-30 2002-01-30 半導体装置の製造方法 Pending JP2003224057A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002021685A JP2003224057A (ja) 2002-01-30 2002-01-30 半導体装置の製造方法
US10/301,702 US6762111B2 (en) 2002-01-30 2002-11-22 Method of manufacturing a semiconductor device
US10/832,392 US6833309B2 (en) 2002-01-30 2004-04-27 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002021685A JP2003224057A (ja) 2002-01-30 2002-01-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003224057A true JP2003224057A (ja) 2003-08-08
JP2003224057A5 JP2003224057A5 (ja) 2005-06-23

Family

ID=27606323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002021685A Pending JP2003224057A (ja) 2002-01-30 2002-01-30 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6762111B2 (ja)
JP (1) JP2003224057A (ja)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006317443A (ja) * 2005-05-10 2006-11-24 Asml Netherlands Bv 検査装置及び検査方法
JP2007505322A (ja) * 2003-09-12 2007-03-08 アクセント・オプティカル・テクノロジーズ・インコーポレイテッド 線プロファイル非対称性測定
JP2007243164A (ja) * 2006-02-09 2007-09-20 Asml Netherlands Bv リソグラフィシステム、センサ、および基板のプロパティを測定する方法
JP2008042202A (ja) * 2006-08-08 2008-02-21 Asml Netherlands Bv 角度分解分光リソグラフィの特徴付けのための方法および装置
JP2008098636A (ja) * 2006-10-13 2008-04-24 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
JP2008277754A (ja) * 2007-03-01 2008-11-13 Asml Netherlands Bv 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル
JP2009081436A (ja) * 2007-09-18 2009-04-16 Asml Netherlands Bv オーバレイエラーの測定方法、検査装置及びリソグラフィ装置
JP2009175126A (ja) * 2007-11-08 2009-08-06 Asml Netherlands Bv 検査方法及び装置、リソグラフィ装置、リソグラフィ処理セル、並びに、デバイス製造方法
JP2009204621A (ja) * 2004-08-16 2009-09-10 Asml Netherlands Bv 角度分解した分光リソグラフィの特徴付けの方法および装置
US7879516B2 (en) 2007-05-23 2011-02-01 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2011525713A (ja) * 2008-06-26 2011-09-22 エーエスエムエル ネザーランズ ビー.ブイ. オーバレイ測定装置、リソグラフィ装置、及びそのようなオーバレイ測定装置を用いたデバイス製造方法
JP2012500384A (ja) * 2008-04-09 2012-01-05 エーエスエムエル ネザーランズ ビー.ブイ. 基板のモデルを評価する方法、検査装置及びリソグラフィ装置
US8111398B2 (en) 2004-08-16 2012-02-07 Asml Netherlands B.V. Method of measurement, an inspection apparatus and a lithographic apparatus
JP2013501355A (ja) * 2009-07-31 2013-01-10 エーエスエムエル ネザーランズ ビー.ブイ. 計測方法および装置、リソグラフィシステム、およびリソグラフィ処理セル
JP2013065650A (ja) * 2011-09-16 2013-04-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013211488A (ja) * 2012-03-30 2013-10-10 Canon Inc 露光装置、露光装置の制御方法及びデバイス製造方法
JP2013540272A (ja) * 2010-10-08 2013-10-31 東京エレクトロン株式会社 構造の非対称特性の判定方法
JP2014502420A (ja) * 2010-11-12 2014-01-30 エーエスエムエル ネザーランズ ビー.ブイ. メトロロジ方法及び装置、リソグラフィシステム並びにデバイス製造方法
KR20140104481A (ko) * 2011-12-12 2014-08-28 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 방법과 관련 리소그래피 장치, 검사 장치 및 리소그래피 처리 셀
US8867020B2 (en) 2010-11-12 2014-10-21 Asml Netherlands B.V. Metrology method and apparatus, and device manufacturing method
JP2015518654A (ja) * 2012-04-12 2015-07-02 エーエスエムエル ネザーランズ ビー.ブイ. 位置測定方法、位置測定装置、リソグラフィ装置及びデバイス製造方法並びに光学要素
US9972547B2 (en) 2016-03-10 2018-05-15 Toshiba Memory Corporation Measurement method, manufacturing method of device, and measurement system
JP2018527630A (ja) * 2015-08-28 2018-09-20 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置、リソグラフィアライメント方法およびデータ処理システム
JP2019004143A (ja) * 2017-06-15 2019-01-10 キヤノン株式会社 検出装置、リソグラフィー装置および物品製造方法
JP2019509629A (ja) * 2016-02-26 2019-04-04 エーエスエムエル ネザーランズ ビー.ブイ. 構造を測定する方法、検査装置、リソグラフィシステム、およびデバイス製造方法
JP2021131348A (ja) * 2020-02-21 2021-09-09 キヤノン株式会社 位置計測装置、重ね合わせ検査装置、位置計測方法、インプリント装置および物品の製造方法
JP2021182145A (ja) * 2016-05-31 2021-11-25 株式会社ニコン 位置検出装置及び位置検出方法、露光装置及び露光方法、並びに、デバイス製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7515279B2 (en) 2001-03-02 2009-04-07 Nanometrics Incorporated Line profile asymmetry measurement
KR100536646B1 (ko) 2001-03-02 2005-12-14 액센트 옵티칼 테크놀로지스 인코포레이티드 산란 측정법을 이용한 라인 프로파일 비대칭 측정
JP2004282017A (ja) * 2002-09-20 2004-10-07 Asml Netherlands Bv リソグラフィ装置の位置決めシステムおよび方法
KR20060014063A (ko) * 2003-05-28 2006-02-14 가부시키가이샤 니콘 위치 정보 계측 방법 및 장치, 그리고 노광 방법 및 장치
US7271073B2 (en) * 2004-06-30 2007-09-18 Asml Nertherlands B.V. Marker for alignment of non-transparent gate layer, method for manufacturing such a marker, and use of such a marker in a lithographic apparatus
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
CN100440434C (zh) * 2005-03-31 2008-12-03 富士通株式会社 半导体器件制造方法
JP4777731B2 (ja) * 2005-03-31 2011-09-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US20070146708A1 (en) * 2005-11-24 2007-06-28 Nikon Corporation Mark structure, mark measurement apparatus, pattern forming apparatus and detection apparatus, and detection method and device manufacturing method
US20090191113A1 (en) * 2008-01-25 2009-07-30 Air Products And Chemicals, Inc. Method for removing ammonia from a methanol containing stream
NL2003497A (en) * 2008-09-23 2010-03-24 Asml Netherlands Bv Lithographic system, lithographic method and device manufacturing method.
SG172294A1 (en) 2008-12-30 2011-07-28 Asml Netherlands Bv Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP5411986B2 (ja) * 2009-05-12 2014-02-12 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィのための検査方法
NL2007127A (en) * 2010-08-06 2012-02-07 Asml Netherlands Bv Inspection apparatus and method, lithographic apparatus and lithographic processing cell.
US20120299204A1 (en) * 2011-05-26 2012-11-29 Nanya Technology Corporation Overlay mark and method for fabricating the same
US9466100B2 (en) 2012-06-06 2016-10-11 Kla-Tencor Corporation Focus monitoring method using asymmetry embedded imaging target
JP5992110B2 (ja) * 2012-11-05 2016-09-14 エーエスエムエル ネザーランズ ビー.ブイ. ミクロ構造の非対称性を測定する方法および装置、位置測定方法、位置測定装置、リソグラフィ装置およびデバイス製造方法
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
US9806031B2 (en) * 2015-04-22 2017-10-31 United Microelectronics Corp. Monitor method for process control in a semiconductor fabrication process
CN106783664B (zh) * 2017-01-03 2020-04-21 京东方科技集团股份有限公司 一种显示模组、绑定检测方法及绑定系统
US10656535B2 (en) * 2017-03-31 2020-05-19 Imec Vzw Metrology method for a semiconductor manufacturing process
CN110967948B (zh) * 2019-11-29 2021-08-13 中国科学院微电子研究所 对准误差测量方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250391A (ja) * 1995-03-10 1996-09-27 Nikon Corp 位置検出用マーク及び位置検出方法
JP2842362B2 (ja) * 1996-02-29 1999-01-06 日本電気株式会社 重ね合わせ測定方法
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
KR100357691B1 (ko) * 2000-02-11 2002-10-25 삼성전자 주식회사 다층의 얼라인 키와 그것을 이용한 얼라인 방법
KR100500469B1 (ko) * 2001-01-12 2005-07-12 삼성전자주식회사 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법
US6486956B2 (en) * 2001-03-23 2002-11-26 Micron Technology, Inc. Reducing asymmetrically deposited film induced registration error
US6650422B2 (en) * 2001-03-26 2003-11-18 Advanced Micro Devices, Inc. Scatterometry techniques to ascertain asymmetry profile of features and generate a feedback or feedforward process control data associated therewith
US6524163B1 (en) * 2001-04-18 2003-02-25 Advanced Micro Devices Inc. Method and apparatus for controlling a polishing process based on scatterometry derived film thickness variation
US6529282B1 (en) * 2001-06-11 2003-03-04 Advanced Micro Devices, Inc. Method of controlling photolithography processes based upon scatterometric measurements of photoresist thickness, and system for accomplishing same
DE10142316A1 (de) * 2001-08-30 2003-04-17 Advanced Micro Devices Inc Halbleiterstruktur und Verfahren zur Bestimmung kritischer Dimensionen und Überlagerungsfehler

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007505322A (ja) * 2003-09-12 2007-03-08 アクセント・オプティカル・テクノロジーズ・インコーポレイテッド 線プロファイル非対称性測定
US8111398B2 (en) 2004-08-16 2012-02-07 Asml Netherlands B.V. Method of measurement, an inspection apparatus and a lithographic apparatus
JP2009204621A (ja) * 2004-08-16 2009-09-10 Asml Netherlands Bv 角度分解した分光リソグラフィの特徴付けの方法および装置
US8760662B2 (en) 2004-08-16 2014-06-24 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US8054467B2 (en) 2004-08-16 2011-11-08 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US11525786B2 (en) 2004-08-16 2022-12-13 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US8553230B2 (en) 2004-08-16 2013-10-08 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US10241055B2 (en) 2004-08-16 2019-03-26 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US10955353B2 (en) 2004-08-16 2021-03-23 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7791732B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
US7791727B2 (en) 2004-08-16 2010-09-07 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
JP2006317443A (ja) * 2005-05-10 2006-11-24 Asml Netherlands Bv 検査装置及び検査方法
JP2007243164A (ja) * 2006-02-09 2007-09-20 Asml Netherlands Bv リソグラフィシステム、センサ、および基板のプロパティを測定する方法
JP2008042202A (ja) * 2006-08-08 2008-02-21 Asml Netherlands Bv 角度分解分光リソグラフィの特徴付けのための方法および装置
JP2008098636A (ja) * 2006-10-13 2008-04-24 Asml Netherlands Bv 検査方法および装置、リソグラフィ装置、リソグラフィ処理セルおよびデバイス製造方法
US8294907B2 (en) 2006-10-13 2012-10-23 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP2008277754A (ja) * 2007-03-01 2008-11-13 Asml Netherlands Bv 検査方法、デバイス製造方法、検査装置、基板、マスク、リソグラフィ装置、及びリソグラフィセル
US7879516B2 (en) 2007-05-23 2011-02-01 Renesas Electronics Corporation Manufacturing method of semiconductor integrated circuit device
JP2009081436A (ja) * 2007-09-18 2009-04-16 Asml Netherlands Bv オーバレイエラーの測定方法、検査装置及びリソグラフィ装置
JP2009175126A (ja) * 2007-11-08 2009-08-06 Asml Netherlands Bv 検査方法及び装置、リソグラフィ装置、リソグラフィ処理セル、並びに、デバイス製造方法
JP2012500384A (ja) * 2008-04-09 2012-01-05 エーエスエムエル ネザーランズ ビー.ブイ. 基板のモデルを評価する方法、検査装置及びリソグラフィ装置
US8830472B2 (en) 2008-04-09 2014-09-09 Asml Netherlands B.V. Method of assessing a model of a substrate, an inspection apparatus and a lithographic apparatus
US8823922B2 (en) 2008-06-26 2014-09-02 Asml Netherlands B.V. Overlay measurement apparatus, lithographic apparatus and device manufacturing method using such overlay measurement apparatus
JP2011525713A (ja) * 2008-06-26 2011-09-22 エーエスエムエル ネザーランズ ビー.ブイ. オーバレイ測定装置、リソグラフィ装置、及びそのようなオーバレイ測定装置を用いたデバイス製造方法
US8994944B2 (en) 2009-07-31 2015-03-31 Asml Netherlands B.V. Methods and scatterometers, lithographic systems, and lithographic processing cells
JP2013501355A (ja) * 2009-07-31 2013-01-10 エーエスエムエル ネザーランズ ビー.ブイ. 計測方法および装置、リソグラフィシステム、およびリソグラフィ処理セル
US9081303B2 (en) 2009-07-31 2015-07-14 Asml Netherlands B.V. Methods and scatterometers, lithographic systems, and lithographic processing cells
JP2013540272A (ja) * 2010-10-08 2013-10-31 東京エレクトロン株式会社 構造の非対称特性の判定方法
US9239522B2 (en) 2010-10-08 2016-01-19 Kla-Tencor Corporation Method of determining an asymmetric property of a structure
KR101492205B1 (ko) 2010-11-12 2015-02-10 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법 및 장치, 리소그래피 시스템, 및 디바이스 제조 방법
US9946167B2 (en) 2010-11-12 2018-04-17 Asml Netherlands B.V. Metrology method and inspection apparatus, lithographic system and device manufacturing method
JP2014502420A (ja) * 2010-11-12 2014-01-30 エーエスエムエル ネザーランズ ビー.ブイ. メトロロジ方法及び装置、リソグラフィシステム並びにデバイス製造方法
US9140998B2 (en) 2010-11-12 2015-09-22 Asml Netherlands B.V. Metrology method and inspection apparatus, lithographic system and device manufacturing method
US8867020B2 (en) 2010-11-12 2014-10-21 Asml Netherlands B.V. Metrology method and apparatus, and device manufacturing method
US9535342B2 (en) 2010-11-12 2017-01-03 Asml Netherlands B.V. Metrology method and apparatus, and device manufacturing method
JP2013065650A (ja) * 2011-09-16 2013-04-11 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
KR20140104481A (ko) * 2011-12-12 2014-08-28 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 방법과 관련 리소그래피 장치, 검사 장치 및 리소그래피 처리 셀
KR102109508B1 (ko) 2011-12-12 2020-05-13 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 방법과 관련 리소그래피 장치, 검사 장치 및 리소그래피 처리 셀
JP2013211488A (ja) * 2012-03-30 2013-10-10 Canon Inc 露光装置、露光装置の制御方法及びデバイス製造方法
US9605947B2 (en) 2012-04-12 2017-03-28 Asml Holding N.V. Position measurement with illumination profile having regions confined to peripheral portion of pupil
JP2015518654A (ja) * 2012-04-12 2015-07-02 エーエスエムエル ネザーランズ ビー.ブイ. 位置測定方法、位置測定装置、リソグラフィ装置及びデバイス製造方法並びに光学要素
US9970747B2 (en) 2012-04-12 2018-05-15 Asml Netherlands B.V. Position measurement with illumination profile having two diametrically opposed off-axis radiation
JP2018527630A (ja) * 2015-08-28 2018-09-20 エーエスエムエル ネザーランズ ビー.ブイ. リソグラフィ装置、リソグラフィアライメント方法およびデータ処理システム
US10386735B2 (en) 2015-08-28 2019-08-20 Asml Netherlands B.V. Lithographic apparatus alignment sensor and method
US10466594B2 (en) 2016-02-26 2019-11-05 Asml Netherlands B.V. Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method
JP2019509629A (ja) * 2016-02-26 2019-04-04 エーエスエムエル ネザーランズ ビー.ブイ. 構造を測定する方法、検査装置、リソグラフィシステム、およびデバイス製造方法
US11022892B2 (en) 2016-02-26 2021-06-01 Asml Netherlands B.V. Method of measuring a structure, inspection apparatus, lithographic system and device manufacturing method
US9972547B2 (en) 2016-03-10 2018-05-15 Toshiba Memory Corporation Measurement method, manufacturing method of device, and measurement system
JP2021182145A (ja) * 2016-05-31 2021-11-25 株式会社ニコン 位置検出装置及び位置検出方法、露光装置及び露光方法、並びに、デバイス製造方法
JP7176597B2 (ja) 2016-05-31 2022-11-22 株式会社ニコン 位置検出装置及び位置検出方法、露光装置及び露光方法、並びに、デバイス製造方法
JP2019004143A (ja) * 2017-06-15 2019-01-10 キヤノン株式会社 検出装置、リソグラフィー装置および物品製造方法
JP7152877B2 (ja) 2017-06-15 2022-10-13 キヤノン株式会社 検出装置、リソグラフィー装置および物品製造方法
JP2021131348A (ja) * 2020-02-21 2021-09-09 キヤノン株式会社 位置計測装置、重ね合わせ検査装置、位置計測方法、インプリント装置および物品の製造方法
JP7414576B2 (ja) 2020-02-21 2024-01-16 キヤノン株式会社 位置計測装置、重ね合わせ検査装置、位置計測方法、インプリント装置および物品の製造方法

Also Published As

Publication number Publication date
US20040198018A1 (en) 2004-10-07
US6762111B2 (en) 2004-07-13
US6833309B2 (en) 2004-12-21
US20030143761A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
JP2003224057A (ja) 半導体装置の製造方法
US11092900B2 (en) Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
KR102281795B1 (ko) 메트롤로지 방법, 장치 및 컴퓨터 프로그램
US20210026256A1 (en) Method of Measuring a Structure, Inspection Apparatus, Lithographic System and Device Manufacturing Method
TW201535066A (zh) 量測用於涉及微影之製造程序之製程參數
US20180112968A1 (en) Hybrid Metrology For Patterned Wafer Characterization
JP2022058401A (ja) 基板の特性を測定する方法、検査装置、リソグラフィシステム、及びデバイス製造方法
US20150140695A1 (en) Method and system for determining overlap process windows in semiconductors by inspection techniques
US7099010B2 (en) Two-dimensional structure for determining an overlay accuracy by means of scatterometry
TWI796535B (zh) 測量圖案化製程之參數的方法、度量衡裝置與目標
CN107533020B (zh) 计算上高效的基于x射线的叠盖测量系统与方法
US7642021B2 (en) Method of mapping lithography focus errors
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
TWI769625B (zh) 用於判定量測配方之方法及相關裝置
EP4030236A1 (en) A method of monitoring a lithographic process and associated apparatuses
US7427457B1 (en) Methods for designing grating structures for use in situ scatterometry to detect photoresist defects
KR20230075448A (ko) 타겟 구조체, 연관된 방법 및 장치
TWI841450B (zh) 度量衡方法及設備
US20240004309A1 (en) A method of monitoring a lithographic process
TW202107217A (zh) 度量衡中不可校正之誤差
KR20240056509A (ko) 리소그래피 공정을 모니터링하는 방법 및 관련된 장치
KR20230136136A (ko) 측정 레시피를 결정하는 방법 및 연계된 메트롤로지방법들 및 장치들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040326

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051202

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626