JPH04293230A - コンタクトホールの形成方法 - Google Patents

コンタクトホールの形成方法

Info

Publication number
JPH04293230A
JPH04293230A JP5892691A JP5892691A JPH04293230A JP H04293230 A JPH04293230 A JP H04293230A JP 5892691 A JP5892691 A JP 5892691A JP 5892691 A JP5892691 A JP 5892691A JP H04293230 A JPH04293230 A JP H04293230A
Authority
JP
Japan
Prior art keywords
insulating film
contact hole
photoresist
etching
anisotropic etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5892691A
Other languages
English (en)
Inventor
Koji Kanda
浩二 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP5892691A priority Critical patent/JPH04293230A/ja
Publication of JPH04293230A publication Critical patent/JPH04293230A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はコンタクトホールの形成
方法に関するものであり、特に半導体基板上に形成する
絶縁膜にテーパー部を有するコンタクトホールを形成す
る方法の改良に関するものである。
【0002】
【従来の技術】半導体基板上に形成された絶縁膜にコン
タクトホールを形成する場合、後の工程において該コン
タクトホールに被着される金属配線のステップカバレー
ジを良好なものにすることが、半導体装置の高信頼性化
の点できわめて重要である。そこで、コンタクトホール
にテーパー部分を設けてステップカバレージを向上させ
る技術が多く提案されている。
【0003】例えば、特開昭58−64033号公報に
開示されている技術を図9乃至図13を参照しながら以
下に説明する。まず図9に示す如く、半導体基板(1)
上に形成された絶縁膜(2)上に開口部を有するホトレ
ジスト(3)を形成する。次に図10に示す如く、ホト
レジスト(3)をマスクとして絶縁膜(2)に等方性の
エッチング処理を施すことにより、その膜厚の途中まで
エッチングする。
【0004】続いて図11に示す如く、ホトレジスト(
3)をマスクとして異方性のエッチング処理を施して絶
縁膜(2)を完全に除去する。この結果、絶縁膜(2)
に形成されたコンタクトホールはその側壁にテーパー部
を有する形状となる。そして図12に示す如く、ホトレ
ジスト(3)を除去し、続いて図13に示す如く、アル
ミニウム配線(4)をスパッター等によって形成する。
【0005】このように、コンタクトホールの側壁にテ
ーパー部を有しているので、アルミニウム配線(4)の
ステップカバレージを良好なものにすることができる。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た如く等方性エッチングと異方性エッチングを組合せる
ものであるため、2種類のエッチング装置を使用しなけ
ればならない。すなわち、半導体ウェハーをエッチング
装置1で等方性エッチングした後に、該半導体ウェハー
をエッチング装置2に搬送し、異方性エッチングをする
という作業手順となるので、エッチング工程に要する工
数が多いという欠点を有していた。
【0007】また上述した方法では、テーパー部を形成
するために等方性エッチングを施すものであるが、絶縁
膜(2)中にホウ素又は燐等を含有させた場合にそれら
の濃度に依存してエッチングレートが変動しやすいこと
及びいわゆるローディング効果の影響を受けやすいこと
等から、テーパー部の形状を再現性良く加工するのが難
しいという欠点も有していた。
【0008】そこで、一台の異方性エッチング装置を使
用するのみでテーパー部を有するコンタクトホールを再
現性良く形成する方法の開発が切望されていた。
【0009】
【課題を解決するための手段】本発明は斯上した従来の
課題に鑑みて創作されたものであり、シリコン基板(1
1上に形成された絶縁膜(12)上に開口部を有するホ
トレジスト(13)を形成する工程と、前記ホトレジス
ト(13)をマスクとして、前記絶縁膜(12)の途中
まで異方性エッチングを行う工程と、前記ホトレジスト
(13)を酸素プラズマ処理によって後退させ、その後
前記絶縁膜(12)を異方性エッチングすることを複数
回繰り返す工程とを有することを特徴としている。
【0010】
【作用】上述した手段によれば、一台の異方性エッチン
グ装置を用いた連続作業にてテーパー部を有するコンタ
クトホールを形成できるので、エッチング工程に要する
工数を大幅に削減することが可能となる。さらに、テー
パー部の加工は異方性エッチングによってなされるので
、再現性の良いテーパー部形状を得ることができるとい
う利点も有している。
【0011】
【実施例】次に、本発明に係る一実施例を図1乃至図8
を参照しながら説明する。まず図1に示す如く、シリコ
ン基板(11)上に膜厚X(Å)を有する例えばBPS
Gより成る絶縁膜(12)を形成し、該絶縁膜(12)
上のコンタクトホールとなる領域に開口部を有するホト
レジスト(13)をホトリソグラフィー技術によって形
成する。ここでシリコン基板(11)は例えばアルミニ
ウムからなる下層配線と置換されてもよい。ここで、X
は7000〜10000程度である。
【0012】そして、図2に示す如く、異方性エッチン
グ装置を用いて、ホトレジスト(13)をマスクとして
絶縁膜(12)を例えばCHF3プラズマを用いた異方
性エッチングの条件で、その膜厚の半分(X/2(Å)
)程度までエッチングする。続いて図3に示す如く、同
じ異方性エッチング装置を用いて、ホトレジスト(13
)を例えば酸素プラズマを用いてエッチングして、a(
Å)だけ後退させる。ここで、aは500〜1000程
度に設定する。
【0013】なお、ホトレジスト(13)は横方向だけ
でなく縦方向にもエッチングされるが、膜減りによるピ
ンホールの発生を防止するためには、縦方向の膜減り量
をできるだけ小さく押えることが望ましい。そして図4
に示す如く、再び異方性エッチングの条件下で絶縁膜(
12)をエッチングして、例えばその膜厚の3/4(3
X/4(Å))まで垂直にエッチングする。
【0014】次に図5に示す如く、再び酸素プラズマを
用いて、ホトレジスト(13)をエッチングしてさらに
a(Å)だけ後退させ、続いて図6に示す如く再び異方
性エッチングの条件下で絶縁膜(12)をエッチングし
て完全に除去する。このように、一台の異方性エッチン
グ装置を用いてホトレジスト(13)の後退及びその後
絶縁膜(12)を異方性エッチングする工程を繰り返し
行うことにより、コンタクトホールの側壁にテーパー部
が形成されるのであり、エッチング工程の工数を大幅に
削減できるとともに、そのテーパー部形状の再現性を向
上できるものである。
【0015】なお図は模式図であって、テーパー部は階
段形状で示されているが実線の形状はこれよりもなだら
かである。この後、図7に示す如く、ホトレジスト(1
3)を除去した後に、900℃程度のリフロー処理をし
てテーパー部をさらになだらかにしてもよい。そして図
8に示す如く、アルミニウム等の金属配線(14)をス
パッター法等によって形成する。
【0016】なお本実施例は、ホトレジスト(13)の
後退及びその後の絶縁膜(12)の異方性エッチングを
2回繰り返すものであるが、本発明はこれに限定される
ことはなく、3回以上繰り返すことも可能なことは明白
である。また1回のエッチングで後退させる量a(Å)
及び絶縁膜(12)のエッチング量も所望のテーパー部
形状に応じて選択できる。
【0017】
【発明の効果】以上説明したように、本発明によれば一
台の異方性エッチング装置を用いて、ホトレジスト(1
3)の後退及びその後の絶縁膜(12)の異方性エッチ
ングを複数回繰り返すことことによりテーパー部を有す
るコンタクトホールを形成しているので、エッチング工
程に要する工数を大幅に削減できるとともに、テーパー
部の形状の再現性を向上できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る第1の断面図である。
【図2】本発明の一実施例に係る第2の断面図である。
【図3】本発明の一実施例に係る第3の断面図である。
【図4】本発明の一実施例に係る第4の断面図である。
【図5】本発明の一実施例に係る第5の断面図である。
【図6】本発明の一実施例に係る第6の断面図である。
【図7】本発明の一実施例に係る第7の断面図である。
【図8】本発明の一実施例に係る第8の断面図である。
【図9】従来例に係る第1の断面図である。
【図10】従来例に係る第2の断面図である。
【図11】従来例に係る第3の断面図である。
【図12】従来例に係る第4の断面図である。
【図13】従来例に係る第5の断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板上に形成された絶縁膜上に
    開口部を有するホトレジストを形成する工程と、前記ホ
    トレジストをマスクとして、前記絶縁膜の途中まで異方
    性エッチングを行う工程と、前記ホトレジストの後退及
    びその後の前記絶縁膜の異方性エッチングを複数回繰り
    返す工程とを有することを特徴とするコンタクトホール
    の形成方法。
JP5892691A 1991-03-22 1991-03-22 コンタクトホールの形成方法 Pending JPH04293230A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5892691A JPH04293230A (ja) 1991-03-22 1991-03-22 コンタクトホールの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5892691A JPH04293230A (ja) 1991-03-22 1991-03-22 コンタクトホールの形成方法

Publications (1)

Publication Number Publication Date
JPH04293230A true JPH04293230A (ja) 1992-10-16

Family

ID=13098437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5892691A Pending JPH04293230A (ja) 1991-03-22 1991-03-22 コンタクトホールの形成方法

Country Status (1)

Country Link
JP (1) JPH04293230A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JP2003007777A (ja) * 2001-06-27 2003-01-10 Toppan Printing Co Ltd フィルムキャリア及びその製造方法
JP2007149773A (ja) * 2005-11-24 2007-06-14 Mitsumi Electric Co Ltd 半導体装置の製造方法
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JP2003007777A (ja) * 2001-06-27 2003-01-10 Toppan Printing Co Ltd フィルムキャリア及びその製造方法
JP2007149773A (ja) * 2005-11-24 2007-06-14 Mitsumi Electric Co Ltd 半導体装置の製造方法
US7670949B2 (en) 2006-03-27 2010-03-02 Seiko Epson Corporation Semiconductor device and method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US8158509B2 (en) Method of manufacturing semiconductor device
US5629237A (en) Taper etching without re-entrance profile
US6177331B1 (en) Method for manufacturing semiconductor device
JPH0573338B2 (ja)
US5369053A (en) Method for patterning aluminum metallizations
US7537998B2 (en) Method for forming salicide in semiconductor device
US6008121A (en) Etching high aspect contact holes in solid state devices
JPH08335634A (ja) 半導体装置の製造方法
US6458710B1 (en) Process for forming uniform multiple contact holes
JPH02183534A (ja) 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法
JPH04293230A (ja) コンタクトホールの形成方法
JP3063710B2 (ja) 半導体装置の製造方法
JP2872522B2 (ja) 半導体装置のドライエッチング方法
JP2944185B2 (ja) コンタクトエッチング方法
JPH1064916A (ja) 半導体素子の金属配線製造方法
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100266005B1 (ko) 반도체소자의 접촉홀 형성방법
JPS63260134A (ja) スル−・ホ−ルの形成方法
KR100338091B1 (ko) 반도체소자제조방법
JP2000260871A (ja) 半導体装置の製造方法
JPH0590420A (ja) 接続孔の形成方法
JPH0653160A (ja) セルフアラインコンタクト形成法
JPH0590220A (ja) 半導体装置の製造方法
JPH07135198A (ja) エッチング方法
JPH0689883A (ja) 接続孔の形成方法