JP2872522B2 - 半導体装置のドライエッチング方法 - Google Patents

半導体装置のドライエッチング方法

Info

Publication number
JP2872522B2
JP2872522B2 JP6795093A JP6795093A JP2872522B2 JP 2872522 B2 JP2872522 B2 JP 2872522B2 JP 6795093 A JP6795093 A JP 6795093A JP 6795093 A JP6795093 A JP 6795093A JP 2872522 B2 JP2872522 B2 JP 2872522B2
Authority
JP
Japan
Prior art keywords
film
contact hole
mixed gas
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP6795093A
Other languages
English (en)
Other versions
JPH06283460A (ja
Inventor
博之 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP6795093A priority Critical patent/JP2872522B2/ja
Publication of JPH06283460A publication Critical patent/JPH06283460A/ja
Application granted granted Critical
Publication of JP2872522B2 publication Critical patent/JP2872522B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、コンタクトホールの
形成後、コンタクトホールの底部のSi基板のダメージ
層とコンタクトホールの内壁の被着膜とを除去する半導
体装置のドライエッチング方法に関する。
【0002】
【従来の技術】従来、この種の半導体装置のドライエッ
チング方法としては、図2(a)〜(c)に示すものが
ある(特開昭63−53928号公報)。この半導体装
置のドライエッチング方法は、まず、図2(a)に示す
ように、Si基板1上にNSG(ノンドープ・シリケー
ト・ガラス)膜2を形成し、上記NSG膜2上にBPS
G(ホウ素・リン・シリケート・ガラス)膜3を形成す
る。このNSG膜2とBPSG膜3とで、積層構造の絶
縁膜を構成する。そして、上記BPSG膜3にレジスト
を塗布して、レジスト膜4を形成し、このレジスト膜4
にコンタクトホールのためにパターンニングする。次ぎ
に、図2(b)に示すように、パターンニングされたレ
ジスト膜4をマスクとして、RIE(リアクティブイオ
ンエッチング)により開口側に広がる円錐台形状のコン
タクトホール5を形成する。このとき、上記コンタクト
ホール5の底面であるSi基板1の部分にはダメージ層
6ができ、コンタクトホール5のテーパー形状の内壁に
はフッ化炭素成分が重合した重合物が付着して、被着膜
7が形成される。その後、図2(c)に示すように、C
4とO2との混合ガスによりライトエッチングを行い、
上記ダメージ層6をCF4により除去する一方、上記被
着膜7とレジスト膜4とをO2により除去する。
【0003】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置のドライエッチング方法は、上記混合ガスの
2濃度が高いと、上記コンタクトホール5の内壁の被
着膜7を除去するだけでなく、上記NSG膜2とBPS
G膜3もサイドエッチングされて、コンタクトホール5
の径が広がってしまうという欠点がある。しかも、上記
NSG膜2とBPSG膜3のエッチングレートは異なる
ので、上記コンタクトホール5のNSG膜2側の径とB
PSG膜3側の径との大きさが異なり、図2(c)に示
すように、上記コンタクトホール5の内壁のNSG膜2
とBPSG膜3との境界面に段部2aが形成され、コン
タクトホール5の内壁のテーパー形状が失われるという
問題がある。一方、上記混合ガスのO2濃度が低いと、
被着膜7が十分に除去できず、後工程において、コンタ
クトホール5内に埋め込まれたAl合金等からなる電極
(図示せず)は、一部が残った被着膜7により、NSG
膜2とBPSG膜3との密着性が悪くなる。このため、
この電極の保持力が低下して、電極とコンタクトホール
5の底面であるSi基板1とのコンタクト部が離れやす
くなり、配線オープン等の不具合が生じる。
【0004】そこで、この発明の目的は、コンタクトホ
ールの底部のダメージ層を除去でき、かつ、積層構造の
絶縁膜のサイドエッチングを防止しながら、被着膜を完
全に除去できる半導体装置のドライエッチング方法を提
供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、この発明の半導体装置のドライエッチング方法は、
Si基板上の不純物を含まない酸化膜と不純物を含む酸
化膜とからなる積層構造の絶縁膜を貫通するコンタクト
ホールを形成した後、上記コンタクトホールの底部のS
i基板のダメージ層と上記コンタクトホールの内壁の被
着膜とを除去する半導体装置のドライエッチング方法に
おいて、酸素とフッ化炭素との混合ガスまたは酸素とフ
ッ化炭化水素との混合ガスに第1の高周波電力を印加し
て、上記Si基板の上記ダメージ層を除去する第1の工
程と、酸素ガス、あるいは、第1の工程に用いられた混
合ガスと同種の混合ガスであって、第1の工程に用いた
混合ガスよりも酸素含有量の多い混合ガスに第1の高周
波電力よりも電力が小さい第2の高周波電力を印加し
て、上記コンタクトホールの内壁の被着膜を除去する第
2の工程とを有することを特徴としている。
【0006】
【作用】上記構成の半導体装置のドライエッチング方法
によれば、Si基板上の不純物を含まない酸化膜と不純
物を含む酸化膜とからなる積層構造の絶縁膜を貫通する
コンタクトホールを形成した後、酸素とフッ化炭素の混
合ガスまたは酸素とフッ化炭化水素との混合ガスに第1
の高周波電力を印加して、コンタクトホールの底部のS
i基板のダメージ層を除去する。このとき、上記コンタ
クトホールの内壁の被着膜は、酸素含有量が少ないの
で、取れにくい。このため、上記コンタクトホールの内
壁の被着膜は積層構造の絶縁膜を保護して、この絶縁膜
をサイドエッチングすることがない。さらに、酸素ガ
ス、あるいは、上記第1の工程に用いられた混合ガスと
同種の混合ガスであって、第1の工程に用いられた混合
ガスよりも酸素含有量の多い混合ガスに第2の高周波電
力を印加して、上記コンタクトホールの内壁の被着膜を
除去する。この第2の工程に用いられる混合ガスは、第
1の工程の混合ガスよりも酸素含有量が多い混合ガスあ
るいは酸素ガスであるから、上記被着膜を完全に除去で
き、しかも、上記第2の高周波電力は第1の高周波電力
よりも電力が小さいから、積層構造の絶縁膜やコンタク
トホールの底部のSi基板をエッチングすることが少な
い。したがって、ダメージ層と被着膜を完全に除去で
き、しかも内壁に段差が無く、なめらかなテーパー形状
のコンタクトホールを精度よく加工することができる。
【0007】
【実施例】以下、この発明の半導体装置のドライエッチ
ング方法を一実施例により詳細に説明する。
【0008】図1(a)〜(d)はこの発明の一実施例
の半導体装置のドライエッチング方法の工程図を示して
おり、図1(a)において、1はSi基板、2は上記S
i基板1上に形成した厚さ1000ÅのNSG膜、3は
上記NSG膜2上に形成した厚さ6000ÅのBPSG
膜、4は上記BPSG膜3上に塗布した厚さ1.1μm
のレジスト膜である。上記NSG膜2とBPSG膜3と
で、積層構造の絶縁膜を構成する。そして、上記レジス
ト膜4はフォトリソグラフィーにより直径0.6μmの
ホールをパターンニングする。
【0009】次ぎに、図1(b)に示すように、上記レ
ジスト膜4をマスクにして、上記NSG膜2とBPSG
膜3をCF4,CHF3およびArの混合ガスを用いたナ
ローギャップ型RIEによりコンタクトエッチングを行
い、開口側が広い円錐台形状のコンタクトホール5を形
成する。このとき、上記コンタクトホール5の底部のS
i基板1には、厚さ200Åのダメージ層6が形成され
る。また、上記コンタクトホール5の内壁には、フッ化
炭素成分が重合した重合物が付着して被着膜7ができ
る。
【0010】次ぎに、図1(c)に示すように、ダウン
フローアッシング装置を用いて、第1の工程として、以
下の条件でライトエッチングを行う。なお、RFpはこ
のダウンフローアッシング装置の高周波電力であり、G
fは混合ガスのO2とCF4の流量であり、Pは圧力であ
り、Tは温度である。
【0011】 RFp : 300W Gf : O2/CF4=100/500sccm P : 900mTorr T : 50℃ 上記ライトエッチングにより、上記コンタクトホール5
の底部のSi基板1を200Åエッチングして、ダメー
ジ層6を除去する。このとき、上記O2流量は100s
ccmと少なく、コンタクトホール5の内壁の被着膜7
は取れにくい。したがって、この被着膜7は、NSG膜
2とBPSG膜3をCF4から保護する。なお、調査の
結果、上記ダウンフローアッシング装置において、O2
流量が0〜200sccmで被着膜7はエッチングされ
ず、300sccm以上で被着膜7はエッチングされ
る。したがって、上記第1の工程では、被着膜7をエッ
チングしないように、O2流量を0〜200sccmの
範囲内のセンター条件である100sccmとした。さ
らに、RFpをパラメータとしたSiのエッチングレー
トは、70W〜200Wでは極めて小さく、200W〜
400Wでは30〜100Å/minとなり、400W
〜700Wでは150〜200Å/minと大きくなり
アンダーカットが生じる。したがって、上記Si基板1
の厚さ200Åのダメージ層6を制御性のよいエッチン
グレートで除去するために、RFpを200W〜400
Wの範囲内のセンター条件である300Wとした。
【0012】次ぎに、図1(d)に示すように、上記第
1の工程と同一のダウンフローアッシング装置を用い
て、第2の工程として、以下の条件でライトエッチング
を行う。
【0013】 RFp : 75W Gf : O2/CF4=1800/0sccm P : 900mTorr T : 50℃ このライトエッチングにより、上記コンタクトホール5
の内壁の被着膜7とレジスト膜4を除去する。このと
き、上記CF4流量が0sccmであるから、Si基板
1をエッチングすることはない。なお、上記O2流量は
エッチングレートを稼ぐため、1500sccm以上が
望ましいが、MFC(マスフローコントローラ)の性能
に合わせて、O2流量を1800sccmとした。
【0014】この図1(c),(d)に示す第1,第2
の工程のエッチング時間とエッチングレートの関係を表
1に示す。
【表1】 このように、上記第1の工程では、O2流量が100s
ccmと少ないから、コンタクトホール5の内壁の被着
膜7が取れにくく、所望のSi基板1のダメージ層6の
みを除去する。したがって、上記コンタクトホール5の
内壁の被着膜7により、NSG膜2とBPSG膜3をC
4から保護して、NSG膜2とBPSG膜3のサイド
エッチングを防止することができる。また、その後の第
2の工程では、O2流量が第1の工程よりも多いから、
被着膜7を完全に除去でき、しかも、CF4流量を0s
ccmとし、なおかつRFpも第1の工程より低いか
ら、Siのエッチングレートは極めて小さく、NSG膜
2,BPSG膜3およびコンタクトホール5の底部のS
i基板1をエッチングしない。したがって、上記第1の
工程と第2の工程により、ダメージ層6と被着膜7を完
全に除去でき、しかも、段差の無いなめらかなテーパー
形状の内壁のコンタクトホール5を精度よく加工するこ
とができる。
【0015】なお、上記コンタクトホール5(直径0.
6μm)の断面形状をSEM(走査型電子顕微鏡)によ
り観察した結果、上記NSG膜2とBPSG膜3との境
界面での段差は無く、コンタクトホール5の内壁はなめ
らかなテーパー形状であることを確認した。
【0016】上記実施例では、フッ化炭素としてCF4
を用いたが、フッ化炭素はこれに限らないのは勿論であ
る。また、このフッ化炭素の代りに、CHF3等のフッ
化炭化水素を用いてもよい。
【0017】また、上記実施例では、第1の工程のRF
pを300W、第2の工程のRFpを75Wとしたが、
RFpはこれに限らず、第1の工程では250〜350
W(Siのエッチングレート50〜80Å/min)、
第2の工程では50〜200Wの範囲内にしてよい。
【0018】また、上記実施例では、第1の工程のO2
流量を100sccm、第2の工程のO2流量を180
0sccmとしたが、O2流量をはこれに限らず、第1
の工程ではO2流量を100〜200sccm、第2の
工程ではO2流量を1500〜2200sccmの範囲
内にしてよい。
【0019】
【発明の効果】以上より明らかなように、この発明の半
導体装置のドライエッチング方法は、Si基板上の不純
物を含まない酸化膜と不純物を含む酸化膜とからなる積
層構造の絶縁膜を貫通するコンタクトホールを形成した
後、第1の工程において、酸素とフッ化炭素の混合ガス
または酸素とフッ化炭化水素との混合ガスに第1の高周
波電力を印加して、コンタクトホールの底部のSi基板
のダメージ層を除去し、さらに第2の工程において、酸
素ガス、あるいは、上記第1の工程に用いられた混合ガ
スと同種の混合ガスであって、第1の工程に用いた混合
ガスよりも酸素含有量の多い混合ガスに、第1の高周波
電力よりも低い第2の高周波電力を印加して、上記コン
タクトホールの内壁の被着膜を除去するものである。
【0020】したがって、この発明の半導体装置のドラ
イエッチング方法によれば、上記第1の工程において、
コンタクトホールの底部のSi基板のダメージ層を除去
するとき、酸素含有量が少ないから、上記コンタクトホ
ールの内壁の被着膜は取れにくい。このため、このコン
タクトホールの内壁の被着膜は、積層構造の絶縁膜を保
護して、この絶縁膜のサイドエッチングを防止すること
ができる。また、上記第2の工程に用いられる混合ガス
は、第1の工程の混合ガスよりも酸素含有量が多い混合
ガスあるいは酸素ガスであるから、上記被着膜を完全に
除去することができる。しかも、この第2の工程におけ
る第2の高周波電力は、第1の高周波電力よりも小さい
から、積層構造の絶縁膜やコンタクトホールの底部のS
i基板をエッチングすることが極めて少ない。したがっ
て、ダメージ層や被着膜を完全に除去でき、従来に比し
て内壁に段差の無いなめらかなテーパー形状のコンタク
トホールを精度よく加工することができる。
【図面の簡単な説明】
【図1】 図1はこの発明の一実施例の半導体装置のド
ライエッチング方法の工程図である。
【図2】 図2は従来の半導体装置のドライエッチング
方法の工程図である。
【符号の説明】
1…Si基板、2…NSG膜、3…BPSG膜、4…レ
ジスト膜、5…コンタクトホール、6…ダメージ層、7
…被着膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/28 H01L 21/3065 H01L 21/768

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 Si基板上の不純物を含まない酸化膜と
    不純物を含む酸化膜とからなる積層構造の絶縁膜を貫通
    するコンタクトホールを形成した後、上記コンタクトホ
    ールの底部のSi基板のダメージ層と上記コンタクトホ
    ールの内壁の被着膜とを除去する半導体装置のドライエ
    ッチング方法において、 酸素とフッ化炭素との混合ガスまたは酸素とフッ化炭化
    水素との混合ガスに第1の高周波電力を印加して、上記
    Si基板の上記ダメージ層を除去する第1の工程と、 酸素ガス、あるいは、第1の工程に用いられた混合ガス
    と同種の混合ガスであって、第1の工程に用いた混合ガ
    スよりも酸素含有量の多い混合ガスに第1の高周波電力
    よりも電力が小さい第2の高周波電力を印加して、上記
    コンタクトホールの内壁の被着膜を除去する第2の工程
    とを有することを特徴とする半導体装置のドライエッチ
    ング方法。
JP6795093A 1993-03-26 1993-03-26 半導体装置のドライエッチング方法 Expired - Lifetime JP2872522B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6795093A JP2872522B2 (ja) 1993-03-26 1993-03-26 半導体装置のドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6795093A JP2872522B2 (ja) 1993-03-26 1993-03-26 半導体装置のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH06283460A JPH06283460A (ja) 1994-10-07
JP2872522B2 true JP2872522B2 (ja) 1999-03-17

Family

ID=13359740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6795093A Expired - Lifetime JP2872522B2 (ja) 1993-03-26 1993-03-26 半導体装置のドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2872522B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6190955B1 (en) * 1998-01-27 2001-02-20 International Business Machines Corporation Fabrication of trench capacitors using disposable hard mask
US6227211B1 (en) * 1998-12-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Uniformity improvement of high aspect ratio contact by stop layer
JP2002134604A (ja) 2000-10-27 2002-05-10 Oki Electric Ind Co Ltd 半導体装置における素子分離領域の形成方法
JP4282616B2 (ja) 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
JP4397337B2 (ja) 2005-03-16 2010-01-13 Okiセミコンダクタ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06283460A (ja) 1994-10-07

Similar Documents

Publication Publication Date Title
JPS60208838A (ja) ポリイミドの傾斜エツチング法
JP2913936B2 (ja) 半導体装置の製造方法
US6268287B1 (en) Polymerless metal hard mask etching
JP2872522B2 (ja) 半導体装置のドライエッチング方法
US5767017A (en) Selective removal of vertical portions of a film
JPH08293487A (ja) エッチング方法
US20040142532A1 (en) Method for forming salicide in semiconductor device
JP2650313B2 (ja) ドライエッチング方法
US6452277B1 (en) Semiconductor device and manufacturing method thereof
JPH1041389A (ja) 半導体装置の製造方法
JP3239460B2 (ja) 接続孔の形成方法
JP2842405B2 (ja) 半導体装置の製造方法
JPS63260134A (ja) スル−・ホ−ルの形成方法
JP2629721B2 (ja) ドライエッチング方法
JPH07297281A (ja) 接続孔の製造方法
US7205243B2 (en) Process for producing a mask on a substrate
JPS63156340A (ja) 半導体装置の製造方法
JP3079656B2 (ja) ドライエッチング方法
JP3567635B2 (ja) コンタクト形成方法
JPH03248429A (ja) 半導体装置の製造方法
JP3291387B2 (ja) 半導体装置の製造方法
JPH05175159A (ja) 半導体素子の製造方法
JPH08124907A (ja) 半導体装置の製造方法
JPH07193071A (ja) 半導体装置の製造方法
JPH04100218A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20080108

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090108

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100108

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110108

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20120108

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 14

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 15