JP4397337B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4397337B2
JP4397337B2 JP2005074657A JP2005074657A JP4397337B2 JP 4397337 B2 JP4397337 B2 JP 4397337B2 JP 2005074657 A JP2005074657 A JP 2005074657A JP 2005074657 A JP2005074657 A JP 2005074657A JP 4397337 B2 JP4397337 B2 JP 4397337B2
Authority
JP
Japan
Prior art keywords
film
etching
contact
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005074657A
Other languages
English (en)
Other versions
JP2006261281A (ja
Inventor
健 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005074657A priority Critical patent/JP4397337B2/ja
Priority to US11/370,892 priority patent/US7351643B2/en
Publication of JP2006261281A publication Critical patent/JP2006261281A/ja
Application granted granted Critical
Publication of JP4397337B2 publication Critical patent/JP4397337B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置の製造方法に関し、特に、ＥＰＲＯＭ（Erasable Programmable Read-Only Memory）構造を備える半導体装置のシリコン膜上に接続をとるためのコンタクトの形成方法に関するものである。
従来、この種の装置は、コンタクトホールの微細化、ホトリソグラフィー工程の目合わせマージン確保のために、コンタクト形成工程においてゲート電極を窒化膜で覆い窒化膜をストッパー膜としたセルフアラインコンタクト（いわゆるＳＡＣ）エッチング技術が用いられていた（例えば、特許文献１参照。）。
また、Ｓｉ基板上のＮＳＧ（ノンドープ・シリケート・ガラス）膜とＢＰＳＧ（ホウ素・リン・シリケート・ガラス）膜とを貫通するコンタクトホールを形成した後、コンタクトホールの底部のＳｉ基板のダメージ層とコンタクトホール内壁の被覆膜とを除去し、かつ積層構造の絶縁膜のサイドエッチングを防止する、半導体装置のドライエッチング方法において、酸素／フッ化炭素混合ガスに高周波電力を印加することにより、ダメージ層および被覆膜を除去し内壁に段差のないなめらかなテーパー形状のコンタクトホールを精度良く加工することができる方法が知られている（例えば、特許文献２参照。）。
さらに、ＣＦ4／ＣＨＦ3／Ａｒ混合ガスを層間絶縁膜のドライエッチングガスとし、ナローギャップ方式のドライエッチング装置を用い、コンタクトホール側面に保護膜を生成させることにより、アスペクト比が１を越え、微細で深い、断面テーパー状のコンタクトホールを形成するドライエッチング方式が知られている（例えば、特許文献３参照。）。
特開２００１−１２７０３９号公報 特開平６−２８３４６０号公報 特開平５−１０２１０７号公報
しかしながら、特許文献１に記載されるゲート電極を窒化膜で覆い該窒化膜をストッパー膜としたセルフアラインコンタクト（いわゆるＳＡＣ）技術によるエッチングプロセスでは、ゲート電極を窒化膜で覆う工程を必要とするため、ゲート電極の物理的化学的性質が変化し、抵抗、容量などの電気的特性の調整が難しい問題があった。
窒化膜を覆えないときは、一般に順テーパー形状をつけるが、概ね０．２０μｍ未満のリソグラフィー寸法において、ＣＨＦ3／ＣＯの混合ガスを含むＲＩＥ（反応性イオン・エッチング）においてはいわゆるボウイング（ビア樽）形状になったり、あるいはある深さ以上は反応生成物が底部に堆積しエッチングができなくなり、またＣＯ、Ｏ2を含む混合ガスにおいては垂直形状になりやすくゲート電極と接触してしまい、さらに大面積パターンにおいてはシリコン基板が掘れ荒れた状態となり、ホトリソグラフィー合わせおよび合わせ測定の精度が低下するなど、問題があった。
また、特許文献２に記載されるドライエッチング方法は、Ｓｉ基板上のＮＳＧ膜とＢＰＳＧ膜との積層構造の絶縁膜を貫通するコンタクトホールを形成するものであるが、その際に生成するダメージ層および被覆膜を除去するためのガスとして酸素／フッ化炭素混合ガスおよび酸素ガスを用いるため、シリコン基板の表面が掘れ荒れた状態となることが避けられず、ホトリソグラフィー合わせおよび合わせ測定の精度が低下する、という問題があった。
さらに、特許文献３に記載されるドライエッチング方法は、コンタクトホール側面に保護膜を生成させるものであるから、エッチング後コンタクトホール側面の保護膜を除去する工程が必要であり、操作が煩雑であり、シリコン基板の表面を荒らすなど、精度面で問題があった。
この発明の目的は、このような状況に鑑み、０．２０μｍ以下のホトリソグラフィー径においても、合わせばらつきを含んだより狭いゲート電極間隔にも必要幅を確保したテーパー形状のコンタクトを形成することができる、半導体装置のコンタクトの製造方法を提供することにある。
この発明は、前記課題を解決するために、半導体装置の製造方法、特に、ＥＰＲＯＭ構造を備える半導体装置のコンタクトの形成方法において、以下の構成を有することを特徴とするものである。
（１）上部にシリコン酸化膜、その下にＢＰＳＧ膜を有し、ＢＰＳＧ膜中には複数のゲート電極を有し、複数のゲート電極間にコンタクトを形成する半導体装置の製造方法において、ゲート電極の上面および側面並びに前記ゲート電極の上部にはシリコン窒化膜を生成していない構造の半導体装置の製造方法であって、 コンタクト加工用にレジストマスク層を用いて、シリコン酸化膜をＣＦ4／Ｏ2／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングでＢＰＳＧ膜の断面形状を楔形（Ｗ形）に加工する工程と、それに引き続きＢＰＳＧ膜をＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ2を含有しない。）でゲート電極間に９０度未満の順テーパーエッチングする工程とをこの順に行うことによりコンタクトを形成する半導体装置の製造方法。
（２）前項（１）に記載される半導体装置の製造方法において、ＢＰＳＧ膜とレジストマスク層との間には有機膜からなる反射防止膜を配し、これにレジストマスク層を用いてレジストマスク径が０．２０μｍ以下のレジストマスクパターンを形成し、さらにＢＰＳＧ膜の下部にはシリコン窒化膜を有する構造の半導体装置の製造方法であって、有機膜およびシリコン酸化膜を前記ＣＦ4／Ｏ2／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングでＢＰＳＧ膜の断面形状を楔形（Ｗ形）に加工する工程と、それに引き続きＢＰＳＧ膜を前記Ｃ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ2を含有しない。）でゲート電極間に８５度の順テーパーエッチングする工程と、さらにそのオーバーエッチングでシリコン窒化膜をエッチングする工程とをこの順に行うことによりコンタクトを形成する半導体装置の製造方法。
（３）前項（２）に記載される半導体装置の製造方法において、シリコン窒化膜は、開口コンタクト径においてエッチングされ、コンタクト接続するレジストマスク径は０．２０μｍ以下であって、 前記コンタクトとその上部に配置する層とのホトリソグラフィ合わせおよび合わせ測定に用いるパターンは、コンタクト開口時点でシリコン窒化膜上でエッチングが止まり、基板にコンタクトしない構造であり、そのレジストマスク径は０．２５μｍ以上であり、そのときのエッチングガスである前記Ｃ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ 2 を含有しない。）における、Ｃ4Ｆ8/ＣＨ2Ｆ2のガス比を１より小さくすることによりコンタクトを形成する半導体装置の製造方法。
以下、この発明の各構成要件について詳細に説明する。
この発明において用いることができる、シリコン酸化膜のエッチングガスの混合ガスＣＦ4／Ｏ2／Ａｒのガス混合比は、ガス全量を１２とすると、３／１／８が好適な範囲である。シリコン酸化膜のエッチング反応に直接必要なガス種はＣＦであり、またエッチングを行う装置で安定したプラズマを維持させるには全量の半分以上程度のＡｒが必要である。したがって、ガス全量を１２とすると、ＣＦ4＋Ｏ2／Ａｒの組成は６／６〜２／１０の範囲が好ましく、ＣＦ4／Ｏ2の混合比は３．５／０．５〜１／３の範囲が好ましい。
また、この発明において用いることができる、上記エッチング時に加熱する基板温度の好適な温度範囲は、４０℃以上、８０℃以下である。基板温度の加熱が４０℃未満ではエッチングが行われず好ましくなく、また基板温度の加熱が８０℃を超えるとレジストが焦げてしまうので実用に寄与しないので好ましくない。
また、この発明において用いることができる、ＢＰＳＧ酸化膜のエッチングガスの混合ガスＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒのガス混合比は、ガス全量を５１２とすると、約４／８／５００が好適な範囲である。そして、ガス全量に対するＡｒガス流量比は９６．７％〜９８％の範囲が好適である。またＣ4Ｆ8／ＣＨ2Ｆ2のガス比は、０より大きく、１以下であり、かつ、（Ｃ4Ｆ8＋ＣＨ2Ｆ2）のガス混合比はガス全量５１２のうち１０≦（Ｃ4Ｆ8＋ＣＨ2Ｆ2）≦１７の範囲とすることが好ましい。
この発明において用いることができる、有機膜、すなわち、ＢＡＲＣ（Bottom AntiReflect Coating）膜は、レジストによるパタン形成時にのみ必要なものであり、膜の加工後にレジストとともに除去されるものである。その材料としては、炭素、窒素、水素、酸素を含む任意の物質を用いることができ、他には蒸着法、スパッタ法で直接カーボン（炭素）薄膜を生成したものも適用可能である。
請求項１に記載される発明の構成によれば、上部ＮＳＧ膜をエッチングし、オーバーエッチングで削れるＢＰＳＧ膜の断面形状をＷ形状にし、引き続きＢＰＳＧ膜をエッチングするマスクとしたため、このＷ形状にＢＰＳＧ膜エッチング時のテーパー形状を誘導する効果を得ることができる。
ここで、ＮＳＧ膜の膜厚を増しエッチングを進行することによりこのＷ形状はテーパー核を小さくすることが可能であり、より狭いゲート電極間隔に適用することを可能にすることができる。また、ホトリソグラフィー開口径を小さくすることによっても同様の効果を得ることができる。
また、ＢＰＳＧ膜のエッチングにおいてはＣＯ、Ｏ2ガスを使わないことでデポジションの効果が増しテーパー形状を得やすくすることができる。
さらに、ゲート電極上面およびその側面あるいはその上部にシリコン窒化膜を生成していないので、ゲート電極の電気特性に影響を及ぼさないという効果が得られる。
請求項２に記載される発明の構成によれば、有機膜である上部反射防止膜（ＢＡＲＣ膜）およびＮＳＧ膜をエッチングしオーバーエッチングで削れるＢＰＳＧ膜のＷ形状を請求項１に記載される発明よりもさらに深い溝にし、引き続きＢＰＳＧ膜をエッチングするマスクとしたため、０．２０μｍ程度のホトリソグラフィー径においても、合わせばらつきを含んだゲート電極間隔必要幅を確保したテーパー形状を得ることができる。
請求項３に記載される発明の構成によれば、コンタクト形成工程における合わせパターン、合わせ測定パターンをゲート電極より下のシリコン窒化膜上でエッチングストップするような径に設定したので、シリコン基板は荒れず、以降の工程とこのコンタクト形成工程とのホトリソグラフィー合わせおよび合わせ測定の判定精度を向上させることができるという効果が期待できる。
この発明の半導体の製造方法の最良の実施形態について説明する。
以下、図面を参照しながら、この発明の実施例を説明する。図１はこの発明の第１の実施例を示す断面図であり、図２はこの発明の実施例のオーバーエッチングによりＢＰＳＧ膜に形成されるコンタクトの形状を示す断面図であり、図３はこの発明の第１の実施例により得られたコンタクトの寸法を示す図であり、図４はこの発明の第２の実施例を示す断面図である、図５（Ａ）〜（Ｃ）はこの発明の第２の実施例により得られたコンタクトの寸法を示す図であり、図６（Ａ）〜（Ｃ）はこの発明の第３の実施例により得られたコンタクトの寸法を示す図である。
（第１の実施例）
図１はこの発明の第１の実施例を示す断面図であって、シリコン基板１上にＮＳＧ膜（シリコン酸化膜）２を１００ｎｍ以上生成する。そのシリコン基板１上に高さｈ１＝２５０ｎｍの位置にゲート電極８をゲート電極間隔（ｄ３）０．２８μｍで生成しリソグラフィーにてゲート電極配線を形成し、その後、ＢＰＳＧ膜３をＮＳＧ膜（シリコン酸化膜）２上に４５０ｎｍ生成する。その上にＮＳＧ膜（シリコン酸化膜）４を１００ｎｍ生成する。なお、ゲート電極８はＮＳＧ膜（シリコン酸化膜）２より上であれば直上でも、ＢＰＳＧ膜３中下部でも構わない。
この積層構造において、０．１５μｍのレジストマスク層６を形成し、ゲート電極間隔（ｄ３）０．２８μｍの隙間を通じてコンタクト接続を以下の工程により順テーパー形状に開口する。
以上の構成においては、ゲート電極形成後の工程にはシリコン窒化膜を生成していない。
ＲＩＥ（反応性イオン・エッチング）方式のドライエッチング装置を用いてレジストをマスクとしてＮＳＧ膜（シリコン酸化膜）４をＣＦ4／Ｏ2／Ａｒ混合ガスでエッチングする。この第１の実施例では、前記シリコン酸化膜のエッチングガスの混合ガスＣＦ4／Ｏ2／Ａｒのガス混合比は、ガス全量を１２として、３／１／８とした。
このときのエッチング条件は、圧力６０ｍＴ、バイアスパワー１４００Ｗ、ＣＦ4ガス流量６０ｓｃｃｍ、Ｏ2ガス流量２０ｓｃｃｍ、Ａｒガス流量１６０ｓｃｃｍ、基板温度４０℃とした。
その結果、ＮＳＧ膜（シリコン酸化膜）４のボトムの周囲のエッチングレートがボトム中央に比べ１０％程度大きく、ＮＳＧ膜（シリコン酸化膜）４をオーバーエッチングしたときのＢＰＳＧ膜３での断面は、図２に示されるように、トレンチ溝が掘れたＷ字様の形状、すなわち楔形（Ｗ形）を得る。
引き続きＢＰＳＧ膜３、ＮＳＧ膜（シリコン酸化膜）２をＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガスでエッチングする。ＢＰＳＧ膜３、ＮＳＧ膜（シリコン酸化膜）２のエッチングガスの混合ガスＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒのガス混合比は、ガス全量を５１２として、４／８／５００とした。このとき上記混合ガス中にはＣＯおよびＯ2を添加しない。
このときのエッチング条件は、圧力２５ｍＴ、バイアスパワー１７００Ｗ、Ｃ4Ｆ8ガス流量７ｓｃｃｍ、ＣＨ2Ｆ2ガス流量４ｓｃｃｍ、Ａｒガス流量５００ｓｃｃｍ、基板温度４０℃とした。
その結果、形成されたコンタクトホールは、図３に示されるように、ＴＯＰ寸法（ｐ１）が０．１７μｍ、ボトム寸法（ｅ１）が０．０９μｍとなり、約８６度の順テーパーを有する断面形状となった。
以上のように、第１の実施例によれば、上部ＮＳＧ膜４をエッチングし、オーバーエッチングで削れるＢＰＳＧ膜３の断面形状をＷ形状にし、引き続きＢＰＳＧ膜３をエッチングするマスクとしたため、このＷ形状にＢＰＳＧ膜３エッチング時のテーパー形状を誘導する効果が得られる。
ここで、ＮＳＧ膜２の膜厚を増しエッチングを進行することによりこのＷ形状はテーパー角を小さくすることが可能で、より狭いゲート電極間隔に適用することが可能となる。ホトリソグラフィー開口径を小さくすることによっても同様の効果を得ることができる。
また、ＢＰＳＧ膜３のエッチングにおいてはＣＯ、Ｏ2ガスを使わないことでデポジションの効果が増しテーパー形状を得やすい。
さらに、ゲート電極８上面およびその側面あるいはその上部にシリコン窒化膜を生成していないので、ゲート電極８の電気特性に影響を及ぼさないという効果が得られる。
（第２の実施例）
図４はこの発明の第２の実施例を示す断面図であって、シリコン基板１上にＮＳＧ膜（シリコン酸化膜）２を１００ｎｍ生成する。その上にシリコン窒化膜７を１５ｎｍ生成する。その上にＢＰＳＧ膜３１を（ｈ１）２５０ｎｍ程度作成する。その上に間隔（ｄ３）０．１４μｍのリソグラフィーにてゲート電極８を形成する。さらに、その上にＢＰＳＧ膜３２を２００ｎｍ程度、前記ＢＰＳＧ膜３１との合計膜厚４５０ｎｍ程度生成し、その上にＮＳＧ膜（シリコン酸化膜）４を１００ｎｍ生成する。
この構造では、シリコン窒化膜７はゲート電極８より下に配しているのでその後に形成されるゲート電極の電気特性に影響を及ぼさない。
この積層構造において、０．１５μｍ程度のレジストマスク層６を形成し、ゲート電極間隔（ｄ３）０．１４μｍの隙間を通じてボトム径０．１μｍ程度のコンタクト接続を以下の工程により順テーパー形状に開口する。０．１５μｍのレジストマスク層６を形成するためには、該レジストマスク層６とＮＳＧ膜４との間に有機膜としてＢＡＲＣ膜（反射防止膜）５を８０ｎｍ生成している。
ＲＩＥ（反応性イオン・エッチング）方式のドライエッチング装置を用いてレジストマスク層６をマスクとしてＢＡＲＣ膜（反射防止膜）５とＮＳＧ膜（シリコン酸化膜）４をＣＦ4／Ｏ2／Ａｒ混合ガスで連続してエッチングする。前記シリコン酸化膜のエッチングガスの混合ガスＣＦ4／Ｏ2／Ａｒのガス混合比は、第１の実施例と同じく、ガス全量を１２として、３／１／８とした。このときのエッチング条件は第１の実施例と同じである。
その結果、ＮＳＧ膜（シリコン酸化膜）４のボトムの周囲のエッチングレートがボトム中央に比べ１０％程度大きく、ＮＳＧ膜（シリコン酸化膜）４をオーバーエッチングしたときのＢＰＳＧ膜３２での断面は、図２に示されるように、トレンチ溝が掘れたＷ字様の形状、すなわち楔形（Ｗ形）を得る。
引き続きＢＰＳＧ膜３１、ＮＳＧ膜（シリコン酸化膜）２をＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガスでエッチングする。ＢＰＳＧ酸化膜３１、ＮＳＧ膜（シリコン酸化膜）２のエッチングガスＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒのガス混合比は、ガス全量を５１２として、４／８／５００とした。このとき上記混合ガス中にはＣＯおよびＯ2を添加しない。
この時のエッチング条件は、第１の実施例に比べ、ＣＨ2Ｆ2のガス流量をＣ4Ｆ8よりも多い８ｓｃｃｍに増した。
その結果、形成されたコンタクトホールは、図５（Ａ）〜（Ｃ）に示されるように、ＴＯＰ寸法（ｐ１）が、（Ａ）０．１７μｍ、（Ｂ）０．２０μｍ、（Ｃ）０．２５μｍに対し、ボトム寸法（ｅ１）が、（Ａ）０．０６μｍ、（Ｂ）０．０９μｍ、（Ｃ）０．１２μｍとなり、形状が、（Ａ）約８５度、（Ｂ）８５度、（Ｃ）８４度の順テーパーを有する断面形状となった。また、ゲート電極８が存在するシリコン基板１上の高さ（ｈ１）２５０ｎｍにおけるコンタクト径（ｅ２）は、（Ａ）０．１０μｍ、（Ｂ）０．１３μｍ、（Ｃ）０．１８μｍとなり、合わせばらつきを含んだゲート電極間隔必要幅の０．１８μｍを満足した値となっている。
以上のように、第２の実施例によれば、有機膜である上部反射防止膜（ＢＡＲＣ膜）５およびＮＳＧ膜４をエッチングすることによりオーバーエッチングで削れるＢＰＳＧ膜３２のＷ形状を請求項１に記載される発明よりもさらに深い溝にし、引き続きＢＰＳＧ膜３２をエッチングするマスクとしたため、０．２０μｍ程度のホトリソグラフィー径においても、合わせばらつきを含んだゲート電極間隔必要幅を確保したテーパー形状が得られる。
また、対シリコン窒化膜エッチング選択比を低下させるＣＨ2Ｆ2ガス流量を増したので、ゲート電極８より下のシリコン窒化膜７上でエッチングストップさせることなく連続的なテーパー形状のコンタクトを形成することができるという効果が得られる。
（第３の実施例）
以下、第３の実施例で説明する。
第２の実施例で、ＣＨ2Ｆ2ガス流量を変えることで、あるホトリゾグラフィー開口径に対してシリコン窒化膜７が短時間でエッチングできる条件と、できない条件すなわちエッチングストップする条件とが存在する。
第２の実施例にあるＢＰＳＧ膜３１のエッチング条件においてシリコン窒化膜のエッチング選択比が低下するのは、ＣＨ2Ｆ2ガス流量増、Ｃ4Ｆ8ガス流量減、高真空側、高バイアスパワー側である。一方、ホトリソグラフィー開口径に関してはシリコン窒化膜のエッチング選択比が低下するのは、開口径小側である。
これを用いて、シリコン基板上に接続不要な、例えばホトリソグラフィー合わせパターン、合わせ測定パターンなどは接続径より大きい径にして、ゲート電極８下部にあるシリコン窒化膜７はエッチングしない、必要な微細径コンタクト接続を自己選択的に得ることが可能である。
第２の実施例において、ＣＨ2Ｆ2ガス流量を４ｓｃｃｍ／６ｓｃｃｍ／８ｓｃｃｍと増加させたときのシリコン窒化膜７のエッチング状態を図６（Ａ）〜（Ｃ）に示す。図６（Ａ）に示すように、ＣＨ2Ｆ2ガス流量が小の４ｓｃｃｍでは、ＴＯＰ開口径（ｐ１）０．２５μｍおよび０．１８μｍにおいてはエッチング選択比が高く、エッチング時間２分では開口しない。図６（Ｂ）に示すように、ＣＨ2Ｆ2ガス流量が中の６ｓｃｃｍでは、ＴＯＰ開口径（ｐ１）０．１８μｍ以下の０．１６μｍにおいては２分で開口しているが、ＴＯＰ開口径（ｐ１）０．２５μｍでは開口しない。図６（Ｃ）に示すように、ＣＨ2Ｆ2ガス流量が大の８ｓｃｃｍでは、ＴＯＰ開口径（ｐ１）０．１６μｍ以上０．２５μｍ以下においては２分で開口している。
すなわち、シリコン窒化膜７のエッチング選択比を低下させることにより、コンタクト形成が可能なコンタクト径は大きくなっている。
０．１８μｍ以下のコンタクト接続部は基板までエッチングし、合わせマークは０．２５μｍ幅以上のスリットと規定し、ゲート電極下のシリコン窒化膜で止める加工を設計した場合、第２の実施例のＣＨ2Ｆ2ガス流量を６ｓｃｃｍとすればこの設計が実現可能となる。
なお、図６において、「未開口」とはシリコン窒化膜のエッチングレートが極端に遅いか、あるいはエッチングが進行していない結果である。
また、［シリコン窒化膜選択比］＝［シリコン酸化膜削れ量（ＢＰＳＧ又はＮＳＧ）］／［シリコン窒化膜削れ量］であるから、［シリコン窒化膜削れ量］が小さいほど［シリコン窒化膜選択比］は大きな数字となる。
以上のように第３の実施例によれば、コンタクト形成工程における合わせパターン、合わせ測定パターンをゲート電極より下のシリコン窒化膜上でエッチングストップするような径に設定したので、シリコン基板は荒れず、以降の工程とこのコンタクト形成工程とのホトリソグラフィー合わせおよび合わせ測定の判定精度を向上する効果が期待できる。
以上、いくつかの実施例を挙げてこの発明を説明したが、この発明はこれらの実施例に限定されるものではなく、この発明の均等の範囲において種々の変形が可能である。
この発明の第１の実施例を示す断面図である。 この発明の実施例のオーバーエッチングによりＢＰＳＧ膜に形成されるコンタクトの形状を示す図である。 この発明の第１の実施例により得られたコンタクトの寸法を示す図である。 この発明の第２の実施例を示す断面図である。 （Ａ）〜（Ｃ）はこの発明の第２の実施例により得られたコンタクトの寸法を示す図である。 （Ａ）〜（Ｃ）はこの発明の第３の実施例により得られたコンタクトの寸法を示す図である。
符号の説明
１……シリコン基板
２、４……ＮＳＧ膜（シリコン酸化膜）
３、３１、３２……ＢＰＳＧ膜
５……有機膜（ＢＡＲＣ膜）
６……レジストマスク層
７……ＳｉＮ膜
８……ゲート電極

Claims (3)

  1. 上部にシリコン酸化膜、その下にＢＰＳＧ膜を有し、前記ＢＰＳＧ膜中には複数のゲート電極を有し、前記複数のゲート電極間にコンタクトを形成する半導体装置の製造方法において、
    前記ゲート電極の上面および側面並びに前記ゲート電極の上部にはシリコン窒化膜を生成していない構造の半導体装置の製造方法であって、
    コンタクト加工用にレジストマスク層を用いて、前記シリコン酸化膜をＣＦ4／Ｏ2／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングで前記ＢＰＳＧ膜の断面形状を楔形（Ｗ形）に加工する工程と、
    それに引き続き前記ＢＰＳＧ膜をＣ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ2を含有しない。）で前記ゲート電極間に９０度未満の順テーパーエッチングする工程とをこの順に行うことによりコンタクトを形成する、
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載される半導体装置の製造方法において、
    前記ＢＰＳＧ膜と前記レジストマスク層との間には有機膜からなる反射防止膜を配し、これにレジストマスク層を用いてレジストマスク径が０．２０μｍ以下のレジストマスクパターンを形成し、さらに前記ＢＰＳＧ膜の下部にはシリコン窒化膜を有する構造の半導体装置の製造方法であって、
    前記有機膜および前記シリコン酸化膜を前記ＣＦ4／Ｏ2／Ａｒ混合ガスで基板温度４０℃以上にてエッチングし、さらにそのオーバーエッチングで前記ＢＰＳＧ膜の断面形状を楔形（Ｗ形）に加工する工程と、
    それに引き続き前記ＢＰＳＧ膜を前記Ｃ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ2を含有しない。）で前記ゲート電極間に８５度の順テーパーエッチングする工程と、
    さらにそのオーバーエッチングで前記シリコン窒化膜をエッチングする工程とをこの順に行うことによりコンタクトを形成する、
    ことを特徴とする半導体装置の製造方法。
  3. 請求項２に記載される半導体装置の製造方法において、
    前記シリコン窒化膜は、開口コンタクト径においてエッチングされ、コンタクト接続する構造のレジストマスク径は０．２０μｍ以下であって、
    前記コンタクトとその上部に配置する層とのホトリソグラフィ合わせおよび合わせ測定に用いるパターンは、コンタクト開口時点で前記シリコン窒化膜上でエッチングが止まり、基板にコンタクトしない構造であり、そのレジストマスク径は０．２５μｍ以上であり、
    そのときのエッチングガスである前記Ｃ4Ｆ8／ＣＨ2Ｆ2／Ａｒ混合ガス（但しＣＯおよびＯ 2 を含有しない。）における、Ｃ4Ｆ8/ＣＨ2Ｆ2のガス比を１より小さくすることによりコンタクトを形成する、
    ことを特徴とする半導体装置の製造方法。
JP2005074657A 2005-03-16 2005-03-16 半導体装置の製造方法 Expired - Fee Related JP4397337B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005074657A JP4397337B2 (ja) 2005-03-16 2005-03-16 半導体装置の製造方法
US11/370,892 US7351643B2 (en) 2005-03-16 2006-03-09 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005074657A JP4397337B2 (ja) 2005-03-16 2005-03-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006261281A JP2006261281A (ja) 2006-09-28
JP4397337B2 true JP4397337B2 (ja) 2010-01-13

Family

ID=37010924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074657A Expired - Fee Related JP4397337B2 (ja) 2005-03-16 2005-03-16 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7351643B2 (ja)
JP (1) JP4397337B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912907B2 (ja) * 2007-02-06 2012-04-11 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US8138093B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation Method for forming trenches having different widths and the same depth
CN109218945A (zh) * 2018-08-07 2019-01-15 瑞声科技(新加坡)有限公司 Mems结构的制造方法、mems结构及硅麦克风

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2913936B2 (ja) 1991-10-08 1999-06-28 日本電気株式会社 半導体装置の製造方法
JP2872522B2 (ja) 1993-03-26 1999-03-17 シャープ株式会社 半導体装置のドライエッチング方法
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
JP2001127039A (ja) 1999-10-25 2001-05-11 Nec Corp 半導体装置の製造方法
US6878612B2 (en) * 2002-09-16 2005-04-12 Oki Electric Industry Co., Ltd. Self-aligned contact process for semiconductor device
JP3946724B2 (ja) * 2004-01-29 2007-07-18 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US7351643B2 (en) 2008-04-01
JP2006261281A (ja) 2006-09-28
US20060211214A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
KR100843236B1 (ko) 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US6551940B1 (en) Undoped silicon dioxide as etch mask for patterning of doped silicon dioxide
US6878612B2 (en) Self-aligned contact process for semiconductor device
KR20090032013A (ko) 반도체 집적 회로 장치의 제조 방법
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
JP4397337B2 (ja) 半導体装置の製造方法
KR20060094707A (ko) 반도체 소자의 패턴 형성방법
KR20080092614A (ko) 반도체 소자의 제조 방법
KR100733421B1 (ko) 반도체 장치의 제조방법
JP2007027180A (ja) 半導体装置及びその製造方法
JP2007027291A (ja) 半導体装置およびその製造方法
US6821885B2 (en) Semiconductor device and method for manufacturing the same
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPH05283407A (ja) 半導体装置の製造方法
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
JP4257357B2 (ja) 半導体装置の製造方法
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR100886641B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100521506B1 (ko) 고밀도 플라즈마 에처를 사용하여 비도포된 이산화규소에선택적으로 도포된 이산화규소를 에칭하는 방법
KR20030093715A (ko) 반도체소자 제조 방법
KR100670681B1 (ko) 반도체 소자 제조 방법
WO2020171953A1 (en) Method for gate stack formation and etching
TW202201760A (zh) 在微電子工件上於三維結構中用於接觸窗的凸墊形成
KR100744673B1 (ko) 반도체 소자의 스토리지노드홀 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070809

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees