JP2629721B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2629721B2 JP2629721B2 JP62191636A JP19163687A JP2629721B2 JP 2629721 B2 JP2629721 B2 JP 2629721B2 JP 62191636 A JP62191636 A JP 62191636A JP 19163687 A JP19163687 A JP 19163687A JP 2629721 B2 JP2629721 B2 JP 2629721B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- refractory metal
- aluminum
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置を製造するためのドライエツチ
ング方法に関する。
ング方法に関する。
本発明は、シリサイド層とこの上に形成されたアルミ
ニウム層より成る積層導電膜のドライエツチング方法に
おいて、塩素系ガスによるエツチングとフツ素系ガスに
よるエツチングを組み合わせることにより、残渣がな
く、且つ下地層に対して選択比の高い条件でエツチング
することができるようにしたものである。
ニウム層より成る積層導電膜のドライエツチング方法に
おいて、塩素系ガスによるエツチングとフツ素系ガスに
よるエツチングを組み合わせることにより、残渣がな
く、且つ下地層に対して選択比の高い条件でエツチング
することができるようにしたものである。
近年、半導体装置、例えばバイポーラトランジスタに
おいては、Alに対するバリア効果を持たせたり、シヨツ
トキー接合を得るために、基体の拡散層上に高融点金属
シリコン化合物（シリサイド）層及びこの上に形成した
アルミニウム層より成る積層導電膜の構造が用いられる
ことが多くなつてきている。
おいては、Alに対するバリア効果を持たせたり、シヨツ
トキー接合を得るために、基体の拡散層上に高融点金属
シリコン化合物（シリサイド）層及びこの上に形成した
アルミニウム層より成る積層導電膜の構造が用いられる
ことが多くなつてきている。
〔発明が解決しようとする問題点〕 上述したシリサイド層とこの上のアルミニウム層より
成る積層導電膜に対するRIE（反応性イオンエツチン
グ）などのドライエツチング工程において、シリサイド
層をエツチングするガスとして、塩素系のガスを用いた
場合、シリサイドを形成する高融点金属の塩化物の蒸気
圧が低いため、蒸気圧の高いフツ化物を形成するフツ素
系ガスが好適なガスとして用いられることが多い。しか
し、この積層導電膜におけるシリサイド層とアルミニウ
ム層との間には混合層が生じており、この混合層は、フ
ツ素系のガスでは良好にエツチングされないため、エツ
チング後に残渣が残るという問題点があつた。
成る積層導電膜に対するRIE（反応性イオンエツチン
グ）などのドライエツチング工程において、シリサイド
層をエツチングするガスとして、塩素系のガスを用いた
場合、シリサイドを形成する高融点金属の塩化物の蒸気
圧が低いため、蒸気圧の高いフツ化物を形成するフツ素
系ガスが好適なガスとして用いられることが多い。しか
し、この積層導電膜におけるシリサイド層とアルミニウ
ム層との間には混合層が生じており、この混合層は、フ
ツ素系のガスでは良好にエツチングされないため、エツ
チング後に残渣が残るという問題点があつた。
本発明は、上記問題点を解決することができるドライ
エツチング方法を提供するものである。
エツチング方法を提供するものである。
本発明は、基体（１）上に形成した高融点金属シリコ
ン化合物（シリサイド）層（３）の、この高融点金属シ
リコン化合物層（３）上に形成したアルミニウムAl層
（４）より成る積層導電膜（５）に対するドライエツチ
ング方法において、アルミニウム層（４）の全部とアル
ミニウム層と高融点金属シリコン化合物層との間に生じ
た混合層を含む高融点金属シリコン化合物層（３）の一
部を塩素系ガスを使用して選択的にエツチングする工程
と、残りの高融点金属シリコン化合物層（３）をフツ素
系ガスでエツチングする工程を有することを特徴とす
る。
ン化合物（シリサイド）層（３）の、この高融点金属シ
リコン化合物層（３）上に形成したアルミニウムAl層
（４）より成る積層導電膜（５）に対するドライエツチ
ング方法において、アルミニウム層（４）の全部とアル
ミニウム層と高融点金属シリコン化合物層との間に生じ
た混合層を含む高融点金属シリコン化合物層（３）の一
部を塩素系ガスを使用して選択的にエツチングする工程
と、残りの高融点金属シリコン化合物層（３）をフツ素
系ガスでエツチングする工程を有することを特徴とす
る。
高融点金属シリコン化合物とは、具体的には例えばMo
Si2、WSi2、TaSi2、TiSi2等である。
Si2、WSi2、TaSi2、TiSi2等である。
塩素系のガスとしては、例えばBCl3を主成分とするガ
スを使用することができ、またフツ素系ガスとしては例
えばSF6より成るガスを使用することができる。
スを使用することができ、またフツ素系ガスとしては例
えばSF6より成るガスを使用することができる。
塩素系ガスを使用してアルミニウム層（４）をエツチ
ングし、同じ強い条件で混合層が除去できるまでエツチ
ングするので、残渣が残ることはない。しかし、このま
まエツチングすると、下地のィソ２との選択比が得られ
ないので、ガスをフツ素系のガスに変えて穏やかな条件
で残りのシリサイド層（３）のエツチングを行なう。
ングし、同じ強い条件で混合層が除去できるまでエツチ
ングするので、残渣が残ることはない。しかし、このま
まエツチングすると、下地のィソ２との選択比が得られ
ないので、ガスをフツ素系のガスに変えて穏やかな条件
で残りのシリサイド層（３）のエツチングを行なう。
図面を参照して本発明の実施例を説明する。
先ず、第１図Ａに示すように、例えばSi基体（１）上
にSiO2層（２）を介して全面に厚さ約1000Åの高融点金
属シリコン化合物、即ちシリサイドの層（３）及び厚さ
約6000ÅのアルミニウムAl層（４）より成る積層導電膜
（５）を形成し、パターニングすべき部分の上にホトレ
ジスト層（６）を形成する。
にSiO2層（２）を介して全面に厚さ約1000Åの高融点金
属シリコン化合物、即ちシリサイドの層（３）及び厚さ
約6000ÅのアルミニウムAl層（４）より成る積層導電膜
（５）を形成し、パターニングすべき部分の上にホトレ
ジスト層（６）を形成する。
次に第１図Ｂに示すように、ホトレジスト層（６）を
マスクにしてBCl3を主成分とするガスを使用し、例えば
RIEにより0.24W/cm2、16Paの件でエツチングを施してア
ルミニウム層（４）の全部を除去する。そして、引続き
シリサイド層（３）を同じ条件でエツチングし、アルミ
ニウムとシリサイドの混合層が除去されるまで、例えば
70％以上（700Å位）エツチングする。このように、ア
ルミニウムをエツチングする比較的高いパワー密度を用
いて混合層に対してもエツチングを施すので、そのスパ
ツタ効果により混合層を残渣が残ることなく完全に除去
することができる。なお、シリサイド層（３）を部分的
にエツチングするための所要のエツチング時間は、予め
シリサイド単層をエツチングする速度を測定しておくこ
とにより求めることができる。
マスクにしてBCl3を主成分とするガスを使用し、例えば
RIEにより0.24W/cm2、16Paの件でエツチングを施してア
ルミニウム層（４）の全部を除去する。そして、引続き
シリサイド層（３）を同じ条件でエツチングし、アルミ
ニウムとシリサイドの混合層が除去されるまで、例えば
70％以上（700Å位）エツチングする。このように、ア
ルミニウムをエツチングする比較的高いパワー密度を用
いて混合層に対してもエツチングを施すので、そのスパ
ツタ効果により混合層を残渣が残ることなく完全に除去
することができる。なお、シリサイド層（３）を部分的
にエツチングするための所要のエツチング時間は、予め
シリサイド単層をエツチングする速度を測定しておくこ
とにより求めることができる。
次に第１図Ｃに示すように、使用するガスをSF6（15
SCCM）に変え、RFパワー密度約0.08W/cm2、11Paの条件
でシリサイド層（３）を最後までエツチングする。も
し、塩素系のガスで最後までシリサイド層（３）のエツ
チングを行なうと、下地のSiO2層（２）との良好な選択
比が取れなくなるので、シリサイド層（３）の途中か
ら、フツ素系のガスに変え、低パワー密度の条件で混合
層のない残り約1/3のシリサイド層（３）をエツチング
除去する。
SCCM）に変え、RFパワー密度約0.08W/cm2、11Paの条件
でシリサイド層（３）を最後までエツチングする。も
し、塩素系のガスで最後までシリサイド層（３）のエツ
チングを行なうと、下地のSiO2層（２）との良好な選択
比が取れなくなるので、シリサイド層（３）の途中か
ら、フツ素系のガスに変え、低パワー密度の条件で混合
層のない残り約1/3のシリサイド層（３）をエツチング
除去する。
最後に第１図Ｄに示すように、ホトレジスト層（６）
を除去して所望のパターンの積層導電膜（５）を形成す
る。
を除去して所望のパターンの積層導電膜（５）を形成す
る。
本発明によれば、アルミニウムとシリサイドの混合層
により生ずる残渣が残ることなく、積層導電膜を所望の
形状にドライエツチングすることができる。しかも、積
層導電膜の下に形成されたSiO2に対して、充分高い選択
比が得られる。
により生ずる残渣が残ることなく、積層導電膜を所望の
形状にドライエツチングすることができる。しかも、積
層導電膜の下に形成されたSiO2に対して、充分高い選択
比が得られる。
第１図は実施例の工程図である。 （１）はSi基体、（２）はSiO2層、（３）はシリサイド
層、（４）はアルミニウム層、（５）は積層導電膜であ
る。
層、（４）はアルミニウム層、（５）は積層導電膜であ
る。
Claims (1)
- 【請求項１】基体上に形成した高融点金属シリコン化合
物層と、該高融点金属シリコン化合物層上に形成したア
ルミニウム層より成る積層導電膜に対するドライエッチ
ング方法において、 上記アルミニウム層の全部、並びに上記アルミニウム層
及び上記高融点金属シリコン層との間に生じた混合層を
含む上記高融点金属シリコン化合物層の一部を、塩素系
ガスで選択的にエッチングする工程と、 残りの上記高融点金属シリコン化合物層をフッ素系ガス
でエッチングする工程を有するドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191636A JP2629721B2 (ja) | 1987-07-31 | 1987-07-31 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62191636A JP2629721B2 (ja) | 1987-07-31 | 1987-07-31 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6436023A JPS6436023A (en) | 1989-02-07 |
| JP2629721B2 true JP2629721B2 (ja) | 1997-07-16 |
Family
ID=16277952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62191636A Expired - Fee Related JP2629721B2 (ja) | 1987-07-31 | 1987-07-31 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2629721B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3104840B2 (ja) * | 1995-01-30 | 2000-10-30 | 株式会社日立製作所 | 試料の後処理方法 |
| JPH088236A (ja) * | 1995-01-30 | 1996-01-12 | Hitachi Ltd | 試料処理方法 |
| JP4170165B2 (ja) * | 2003-06-30 | 2008-10-22 | Ｔｄｋ株式会社 | 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS583251A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPS5917526A (ja) * | 1982-07-22 | 1984-01-28 | Sumitomo Electric Ind Ltd | 光スキヤナ |
| JPS59175726A (ja) * | 1983-03-25 | 1984-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS62154759A (ja) * | 1985-12-27 | 1987-07-09 | Nippon Denso Co Ltd | 半導体装置及びその製造方法 |
-
1987
- 1987-07-31 JP JP62191636A patent/JP2629721B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6436023A (en) | 1989-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6551913B1 (en) | Method for fabricating a gate electrode of a semiconductor device | |
| JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| JP2629721B2 (ja) | ドライエッチング方法 | |
| US20040142532A1 (en) | Method for forming salicide in semiconductor device | |
| JP2872522B2 (ja) | 半導体装置のドライエッチング方法 | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JPH0693442B2 (ja) | 半導体装置の製造方法 | |
| JP3369957B2 (ja) | 半導体装置の製造方法 | |
| JP2778127B2 (ja) | 半導体装置の製造方法 | |
| JP2848746B2 (ja) | 半導体装置の製造方法 | |
| JP2998164B2 (ja) | 半導体装置の製造方法 | |
| JP2815860B2 (ja) | 電極の形成方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH08274078A (ja) | エッチング方法 | |
| JP3143949B2 (ja) | ドライエッチング方法 | |
| JP3132847B2 (ja) | 半導体装置の製造方法 | |
| JPH09260349A (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH0682641B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| JPS59149030A (ja) | 半導体装置の製造法 | |
| KR910006091B1 (ko) | 반도체 장치의 제조방법 | |
| JPH1065000A (ja) | 半導体装置のコンタクトホール形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |