JP3177572B2 - 集積回路のゲートスタックの形成方法 - Google Patents
集積回路のゲートスタックの形成方法Info
- Publication number
- JP3177572B2 JP3177572B2 JP01327095A JP1327095A JP3177572B2 JP 3177572 B2 JP3177572 B2 JP 3177572B2 JP 01327095 A JP01327095 A JP 01327095A JP 1327095 A JP1327095 A JP 1327095A JP 3177572 B2 JP3177572 B2 JP 3177572B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate stack
- patterned
- oxide
- refractory metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000003870 refractory metal Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- 239000000377 silicon dioxide Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000059 patterning Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/105—Masks, metal
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路の形成方法に関
し、特に、集積回路の多層ゲートスタックの形成方法に
関する。
し、特に、集積回路の多層ゲートスタックの形成方法に
関する。
【０００２】
【従来の技術】ゲートスタック、すなわち、多層の構造
体は、ＭＯＳ集積回路およびＣＭＯＳ集積回路のゲート
電極、すなわち、相互接続素子として用いられている。
従来のゲートスタックは、ドープしたポリシリコン層、
あるいは、アモルファスシリコン層、珪化タングステン
層（ＷＳｉ2）と二酸化シリコン層（ＳｉＯ2）から構成
されている。この二酸化シリコン層をパターン化して、
ハードマスクとして用いて、その下のポリシリコン層と
珪化物層とをエッチングしている。このゲートスタック
がこのようにパターン化された後でも、この酸化物製の
ハードマスクを最終構造体の中に残していた。従って、
ゲートスタックの全体の高さは、酸化物マスク層の高さ
を含んでいた。この酸化物マスク層の高さは、ゲートス
タックの全高さの３０％にも及ぶものである。
体は、ＭＯＳ集積回路およびＣＭＯＳ集積回路のゲート
電極、すなわち、相互接続素子として用いられている。
従来のゲートスタックは、ドープしたポリシリコン層、
あるいは、アモルファスシリコン層、珪化タングステン
層（ＷＳｉ2）と二酸化シリコン層（ＳｉＯ2）から構成
されている。この二酸化シリコン層をパターン化して、
ハードマスクとして用いて、その下のポリシリコン層と
珪化物層とをエッチングしている。このゲートスタック
がこのようにパターン化された後でも、この酸化物製の
ハードマスクを最終構造体の中に残していた。従って、
ゲートスタックの全体の高さは、酸化物マスク層の高さ
を含んでいた。この酸化物マスク層の高さは、ゲートス
タックの全高さの３０％にも及ぶものである。
【０００３】この酸化物マスク層は、ゲートスタックが
パターン化された後でも、取り除くことはできない。そ
の理由は、取り除くことにより、フィールド酸化物層が
薄くなり、そのため、隣接するトランジスタ間の絶縁に
悪影響を及ぼすからである。この酸化物マスク層とこの
フィールド酸化物層とは、両方とも酸化物であるため、
それらの間のエッチング選択性はあまりない。このフィ
ールド酸化物を薄くすることは、集積回路にとって大き
なダメージとなる。
パターン化された後でも、取り除くことはできない。そ
の理由は、取り除くことにより、フィールド酸化物層が
薄くなり、そのため、隣接するトランジスタ間の絶縁に
悪影響を及ぼすからである。この酸化物マスク層とこの
フィールド酸化物層とは、両方とも酸化物であるため、
それらの間のエッチング選択性はあまりない。このフィ
ールド酸化物を薄くすることは、集積回路にとって大き
なダメージとなる。
【０００４】ゲートスタックの高さを減少する別の方法
が試みられているが、歩留まりとコストの観点から必ず
しも成功しているとは言えない。その内の１つのアプロ
ーチは、特別なウェットエッチングを用いて、ＢＰＴＥ
ＯＳのハードマスクを使用することである。このＢＰＴ
ＥＯＳをハードマスクとして使用する際の問題点は、特
にウェットエッチング速度が速い場所のフィールド酸化
物の端部のハードマスクを取り除く際に、ウェットエッ
チングの速度が上昇することによって、フィールド酸化
物層が侵食されることである。さらに、このアプローチ
の別の問題点は、酸化物内のボロンとリンの不純物が急
速に拡散する傾向があることである。
が試みられているが、歩留まりとコストの観点から必ず
しも成功しているとは言えない。その内の１つのアプロ
ーチは、特別なウェットエッチングを用いて、ＢＰＴＥ
ＯＳのハードマスクを使用することである。このＢＰＴ
ＥＯＳをハードマスクとして使用する際の問題点は、特
にウェットエッチング速度が速い場所のフィールド酸化
物の端部のハードマスクを取り除く際に、ウェットエッ
チングの速度が上昇することによって、フィールド酸化
物層が侵食されることである。さらに、このアプローチ
の別の問題点は、酸化物内のボロンとリンの不純物が急
速に拡散する傾向があることである。
【０００５】酸化物製のハードマスクを用いることを回
避した従来の提案は、正確さが必要とされるトランジス
タの寸法を制御することができず、パターン化された垂
直側壁上に形成された堆積物により、ライン幅の制御が
できないという問題点がある。大きなパターンの半導体
素子においては、例えば、１００−２００オングストロ
ームの堆積があるような半導体素子は、前述のような深
刻な問題は存在しないが、より微細なパターンを必要と
する半導体素子においては、このようなライン幅の制御
が難しくなると、トランジスタの歩留まりが低下するこ
とになる。
避した従来の提案は、正確さが必要とされるトランジス
タの寸法を制御することができず、パターン化された垂
直側壁上に形成された堆積物により、ライン幅の制御が
できないという問題点がある。大きなパターンの半導体
素子においては、例えば、１００−２００オングストロ
ームの堆積があるような半導体素子は、前述のような深
刻な問題は存在しないが、より微細なパターンを必要と
する半導体素子においては、このようなライン幅の制御
が難しくなると、トランジスタの歩留まりが低下するこ
とになる。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、ライン幅の狭いゲートスタック構造体を有する集積
回路の製造方法を提供することである。さらに、本発明
の目的は、ゲートスタック構造体の酸化物ハードマスク
を一回だけ使用し、そして信頼できるプロセスにより、
除去することにより、集積回路を形成する方法を提供す
ることである。
は、ライン幅の狭いゲートスタック構造体を有する集積
回路の製造方法を提供することである。さらに、本発明
の目的は、ゲートスタック構造体の酸化物ハードマスク
を一回だけ使用し、そして信頼できるプロセスにより、
除去することにより、集積回路を形成する方法を提供す
ることである。
【０００７】
【課題を解決するための手段】本発明により、ゲートス
タックの高さを減少するには、二酸化シリコン製のマス
ク層を除去し、最終ゲートスタックに金属層とポリシリ
コン層のみを残すことである。この金属層をパターン化
するのに用いられた酸化物製のハードマスクを除去でき
る理由は、このポリシリコン層を、酸化物製のハードマ
スクを選択的に除去するエッチャントから、フィールド
酸化物層を保護するために用いているからである。この
エッチングは、パターン化された金属層をマスクとして
用いて、ポリシリコン層をゲート酸化物までエッチング
することにより完了するが、このフィールド酸化物層を
薄くすることはない。本発明の方法の利点は、従来のゲ
ートの製造方法に比較して、そのライン幅を減少でき、
プロセスを均一、且つ単純化できる点である。
タックの高さを減少するには、二酸化シリコン製のマス
ク層を除去し、最終ゲートスタックに金属層とポリシリ
コン層のみを残すことである。この金属層をパターン化
するのに用いられた酸化物製のハードマスクを除去でき
る理由は、このポリシリコン層を、酸化物製のハードマ
スクを選択的に除去するエッチャントから、フィールド
酸化物層を保護するために用いているからである。この
エッチングは、パターン化された金属層をマスクとして
用いて、ポリシリコン層をゲート酸化物までエッチング
することにより完了するが、このフィールド酸化物層を
薄くすることはない。本発明の方法の利点は、従来のゲ
ートの製造方法に比較して、そのライン幅を減少でき、
プロセスを均一、且つ単純化できる点である。
【０００８】
【実施例】図１において、シリコン基板１０が形成さ
れ、このシリコン基板１０の上に従来の方法により、ゲ
ート酸化物層１２とそれを包囲するフィールド酸化物層
１４とが形成される。このフィールド酸化物層１４は隣
接するトランジスタ間を絶縁する。ドープしたポリシリ
コン層１６あるいはアモルファスシリコン層が、ゲート
酸化物層１２、フィールド酸化物層１４の上に形成さ
れ、このポリシリコン層１６の上に形成され、珪化タン
グステン（ＷＳｉ 2 ）あるいは窒化チタン（ＴｉＮ）製
の耐火(refractory)金属層１８が、ポリシリコン層１６
の上に形成される。二酸化シリコン層２０がこの耐火金
属層１８の上に形成され、この二酸化シリコン層２０の
上にフォトレジスト層２２が形成される。ポリシリコン
層１６、耐火金属層１８、二酸化シリコン層２０は約１
０００オングストロームの厚さを有する。
れ、このシリコン基板１０の上に従来の方法により、ゲ
ート酸化物層１２とそれを包囲するフィールド酸化物層
１４とが形成される。このフィールド酸化物層１４は隣
接するトランジスタ間を絶縁する。ドープしたポリシリ
コン層１６あるいはアモルファスシリコン層が、ゲート
酸化物層１２、フィールド酸化物層１４の上に形成さ
れ、このポリシリコン層１６の上に形成され、珪化タン
グステン（ＷＳｉ 2 ）あるいは窒化チタン（ＴｉＮ）製
の耐火(refractory)金属層１８が、ポリシリコン層１６
の上に形成される。二酸化シリコン層２０がこの耐火金
属層１８の上に形成され、この二酸化シリコン層２０の
上にフォトレジスト層２２が形成される。ポリシリコン
層１６、耐火金属層１８、二酸化シリコン層２０は約１
０００オングストロームの厚さを有する。
【０００９】次に、図２において、従来と同様に、フォ
トレジスト層２２が光リソグラフプロセスによりパター
ン化されて、フォトレジストマスク２４を形成し、その
下の二酸化シリコン層２０がエッチングで除去されて、
フォトレジストマスク２４の下に二酸化シリコン製パタ
ーン化層２６が残される。
トレジスト層２２が光リソグラフプロセスによりパター
ン化されて、フォトレジストマスク２４を形成し、その
下の二酸化シリコン層２０がエッチングで除去されて、
フォトレジストマスク２４の下に二酸化シリコン製パタ
ーン化層２６が残される。
【００１０】その後、図３に示すように、フォトレジス
トマスク２４を従来の方法により除去する。本発明によ
れば、この新たに露出し、パターン化された二酸化シリ
コン製パターン化層２６がハードマスクとして用いられ
て、露出した耐火金属層１８を除去し、パターン化され
た金属製パターン化層２８を残して、且つ部分的に露出
したポリシリコン層１６をエッチングで除去する。
トマスク２４を従来の方法により除去する。本発明によ
れば、この新たに露出し、パターン化された二酸化シリ
コン製パターン化層２６がハードマスクとして用いられ
て、露出した耐火金属層１８を除去し、パターン化され
た金属製パターン化層２８を残して、且つ部分的に露出
したポリシリコン層１６をエッチングで除去する。
【００１１】この金属製パターン化層２８とポリシリコ
ン層１６との間に大きなエッチング選択性が存在する場
合には、金属製パターン化層２８のエッチングは、ポリ
シリコン層１６の上部表面に到達した時に、終了する。
ン層１６との間に大きなエッチング選択性が存在する場
合には、金属製パターン化層２８のエッチングは、ポリ
シリコン層１６の上部表面に到達した時に、終了する。
【００１２】ポリシリコン層１６の一部は、このエッチ
ング選択性により決定される量だけエッチングで除去さ
れる。金属層の選択的エッチングの後、酸化物ハードマ
スク２６が公知の方法により、図４に示されているよう
に、完全に除去される。この公知の方法は、ドライエッ
チング、またはウェットエッチングのいずれかである。
ハードマスクの除去の間、残されたポリシリコン層１６
は、このプロセスステップにおいて使用されるエッチャ
ントからフィールド酸化物層１４を保護するために十分
な厚さを有している。その後、この新たに露出したパタ
ーン化された金属製パターン化層２８をハードマスクと
して用いて、残されたポリシリコン層１６を図４に示す
ように除去し、パターン化されたポリシリコン層３０を
ゲート酸化物層１２の上に形成する。このエッチングプ
ロセスは、ゲート酸化物層とフィールド酸化物層を侵食
することなく、安全に実行できるが、それはポリシリコ
ン層の酸化物に対するエッチングの選択性が高く、約２
０対１であるからである。
ング選択性により決定される量だけエッチングで除去さ
れる。金属層の選択的エッチングの後、酸化物ハードマ
スク２６が公知の方法により、図４に示されているよう
に、完全に除去される。この公知の方法は、ドライエッ
チング、またはウェットエッチングのいずれかである。
ハードマスクの除去の間、残されたポリシリコン層１６
は、このプロセスステップにおいて使用されるエッチャ
ントからフィールド酸化物層１４を保護するために十分
な厚さを有している。その後、この新たに露出したパタ
ーン化された金属製パターン化層２８をハードマスクと
して用いて、残されたポリシリコン層１６を図４に示す
ように除去し、パターン化されたポリシリコン層３０を
ゲート酸化物層１２の上に形成する。このエッチングプ
ロセスは、ゲート酸化物層とフィールド酸化物層を侵食
することなく、安全に実行できるが、それはポリシリコ
ン層の酸化物に対するエッチングの選択性が高く、約２
０対１であるからである。
【００１３】図４において、本発明のプロセスによっ
て、ポリシリコン層３０と金属製パターン化層２８から
なるゲートスタック３２は、従来の上部に酸化物層を有
していたゲートスタック相当する。このようにして形成
されたゲートスタックの高さが減少した結果、ワイヤリ
ングのバック−エンドプロセスを単純化することができ
る。図４に示すようなゲートスタックは、フィールド酸
化物内に形成されたＭＯＳトランジスタ、あるいは、相
互接続装置のゲート電極を構成することになる。
て、ポリシリコン層３０と金属製パターン化層２８から
なるゲートスタック３２は、従来の上部に酸化物層を有
していたゲートスタック相当する。このようにして形成
されたゲートスタックの高さが減少した結果、ワイヤリ
ングのバック−エンドプロセスを単純化することができ
る。図４に示すようなゲートスタックは、フィールド酸
化物内に形成されたＭＯＳトランジスタ、あるいは、相
互接続装置のゲート電極を構成することになる。
【００１４】
【発明の効果】以上述べたように、本発明のゲートスタ
ックの製造方法は、従来ゲートスタックの一部を構成し
ていた酸化物層を除去する際に、それを取り巻くフィー
ルド酸化物層を薄くすることがないため、ゲートスタッ
クの高さを減少することができる。
ックの製造方法は、従来ゲートスタックの一部を構成し
ていた酸化物層を除去する際に、それを取り巻くフィー
ルド酸化物層を薄くすることがないため、ゲートスタッ
クの高さを減少することができる。
【図１】本発明によるゲートスタックの製造方法におけ
る第１段階を表す集積回路の断面図。
る第１段階を表す集積回路の断面図。
【図２】本発明によるゲートスタックの製造方法におけ
る第２段階を表す集積回路の断面図。
る第２段階を表す集積回路の断面図。
【図３】本発明によるゲートスタックの製造方法におけ
る第３段階を表す集積回路の断面図。
る第３段階を表す集積回路の断面図。
【図４】本発明によるゲートスタックの製造方法におけ
る第４段階を表す集積回路の断面図。
る第４段階を表す集積回路の断面図。
１０ シリコン基板 １２ ゲート酸化物層 １４ フィールド酸化物層 １６ ポリシリコン層 １８ 耐火金属層 ２０ 二酸化シリコン層 ２２ フォトレジスト層 ２４ フォトレジストマスク ２６ 二酸化シリコン製パターン化層 ２８ 金属製パターン化層 ３０ ポリシリコン層 ３２ ゲートスタック
フロントページの続き (72)発明者 クオ−フア リー アメリカ合衆国、18106 ペンシルベニ ア、ウエスコスビル、カントリー クラ ブ ロード 1308 (72)発明者 チュン−ティング リウ アメリカ合衆国、18106 ペンシルベニ ア、ウエスコスビル、ボギー アベニュ ー 1475 (72)発明者 ルイチェン リウ アメリカ合衆国、07060 ニュージャー ジー、ワレン、ノースリッジ ウエイ ４ (56)参考文献 特開 平４−105321（ＪＰ，Ａ) 特開 平１−214168（ＪＰ，Ａ) 特開 平３−136336（ＪＰ，Ａ) 特開 昭63−10572（ＪＰ，Ａ) 特開 平３−42843（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8234 H01L 21/28 H01L 21/334 - 21/336 H01L 21/3205 H01L 21/3213 H01L 27/088 H01L 29/78
Claims (4)
- 【請求項１】 （ａ）基板（１０）上にポリシリコン層
（１６）を形成するステップと、 （ｂ）前記ポリシリコン層（１６）の上に耐火金属層
（１８）を形成するステップと、 （ｃ）前記耐火金属層（１８）の上に酸化物層（２０）
を形成するステップと、 （ｄ）前記酸化物層（２０）の上にフォトレジスト層
（２２）を形成するステップと、 （ｅ）前記フォトレジスト層（２２）およびその下の酸
化物層（２０）をパターン化するステップと、 （ｆ）前記パターン化されたフォトレジスト層（２２）
を除去するステップと、 （ｇ）前記の残されたパターン化された酸化物層（２
０）をハードマスク（２６）として用いて、前記耐火金
属層（１８）の露出部分をエッチングで除去するステッ
プ（図３）と、 （ｈ）前記酸化物製のハードマスク（２６）を除去する
ステップと、 （ｉ）前記パターン化された耐火金属層（２８）をマス
クとして用いて、露出したポリシリコン層（１６）を除
去するステップとからなることを特徴とする集積回路の
ゲートスタックの形成方法。 - 【請求項２】 前記（ｇ）のステップにおいて、前記の
露出したポリシリコン層（１６）を部分的にエッチング
することを特徴とする請求項１の方法。 - 【請求項３】 前記耐火金属層（１８）は、珪化タング
ステン、窒化チタンからなるグループから選択された金
属から形成されることを特徴とする請求項１の方法。 - 【請求項４】 前記パターン化された耐火金属層（２
８）およびこの下にある前記パターン化されたポリシリ
コン層が、高さを減少させられたゲートスタックを形成
する ことを特徴とする請求項１の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US176600 | 1994-01-03 | ||
| US08/176,600 US5438006A (en) | 1994-01-03 | 1994-01-03 | Method of fabricating gate stack having a reduced height |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07221193A JPH07221193A (ja) | 1995-08-18 |
| JP3177572B2 true JP3177572B2 (ja) | 2001-06-18 |
Family
ID=22645037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01327095A Expired - Lifetime JP3177572B2 (ja) | 1994-01-03 | 1995-01-04 | 集積回路のゲートスタックの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5438006A (ja) |
| EP (1) | EP0665579A1 (ja) |
| JP (1) | JP3177572B2 (ja) |
| KR (1) | KR100190261B1 (ja) |
| TW (1) | TW298666B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135166B1 (ko) * | 1993-07-20 | 1998-04-25 | 문정환 | 반도체장치의 게이트 형성방법 |
| JP2638573B2 (ja) * | 1995-06-26 | 1997-08-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| DE19535618A1 (de) * | 1995-09-25 | 1997-03-27 | Siemens Ag | Verfahren zur Herstellung von mikroelektronischen Strukturen |
| US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
| US7041548B1 (en) * | 1996-07-16 | 2006-05-09 | Micron Technology, Inc. | Methods of forming a gate stack that is void of silicon clusters within a metallic silicide film thereof |
| US6613673B2 (en) * | 1996-07-16 | 2003-09-02 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US6087254A (en) * | 1996-07-16 | 2000-07-11 | Micron Technology, Inc. | Technique for elimination of pitting on silicon substrate during gate stack etch |
| US7078342B1 (en) | 1996-07-16 | 2006-07-18 | Micron Technology, Inc. | Method of forming a gate stack |
| US5851926A (en) * | 1996-10-01 | 1998-12-22 | Applied Materials, Inc | Method for etching transistor gates using a hardmask |
| US6369423B2 (en) | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
| US6399432B1 (en) | 1998-11-24 | 2002-06-04 | Philips Semiconductors Inc. | Process to control poly silicon profiles in a dual doped poly silicon process |
| US6096653A (en) * | 1998-12-07 | 2000-08-01 | Worldwide Semiconductor Manufacturing Corporation | Method for fabricating conducting lines with a high topography height |
| US6630405B1 (en) | 1999-12-20 | 2003-10-07 | Chartered Semiconductor Manufacturing Ltd. | Method of gate patterning for sub-0.1 μm technology |
| TW552669B (en) * | 2000-06-19 | 2003-09-11 | Infineon Technologies Corp | Process for etching polysilicon gate stacks with raised shallow trench isolation structures |
| DE10147791A1 (de) * | 2001-09-27 | 2003-04-10 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements auf der Basis eines Nitrid-Verbindungshalbleiters |
| SE0201566D0 (sv) * | 2002-05-27 | 2002-05-27 | Karlshamns Ab | New composition |
| JP2006186276A (ja) | 2004-12-28 | 2006-07-13 | Toshiba Corp | 半導体装置の製造方法 |
| KR20070047624A (ko) * | 2005-11-02 | 2007-05-07 | 주성엔지니어링(주) | 박막 패턴 형성 방법 |
| US8809179B2 (en) * | 2006-04-13 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing topography of non-volatile memory and resulting memory cells |
| EP2802004B1 (en) | 2013-05-08 | 2020-11-04 | ams AG | Method of structuring a device layer of a recessed semiconductor device and recessed semiconductor device comprising a structured device layer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4818715A (en) * | 1987-07-09 | 1989-04-04 | Industrial Technology Research Institute | Method of fabricating a LDDFET with self-aligned silicide |
| JPH01189170A (ja) * | 1988-01-25 | 1989-07-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| NL8800222A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op zelfregistrerende wijze metaalsilicide wordt aangebracht. |
| EP0388565B1 (en) * | 1988-02-11 | 1996-06-05 | STMicroelectronics, Inc. | Refractory metal silicide cap for protecting multi-layer polycide structure |
| US4971655A (en) * | 1989-12-26 | 1990-11-20 | Micron Technology, Inc. | Protection of a refractory metal silicide during high-temperature processing using a dual-layer cap of silicon dioxide and silicon nitride |
| US5034348A (en) * | 1990-08-16 | 1991-07-23 | International Business Machines Corp. | Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit |
| US5094712A (en) * | 1990-10-09 | 1992-03-10 | Micron Technology, Inc. | One chamber in-situ etch process for oxide and conductive material |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| US5346586A (en) * | 1992-12-23 | 1994-09-13 | Micron Semiconductor, Inc. | Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip |
-
1994
- 1994-01-03 US US08/176,600 patent/US5438006A/en not_active Expired - Lifetime
- 1994-04-27 TW TW083103805A patent/TW298666B/zh not_active IP Right Cessation
- 1994-12-14 EP EP94309348A patent/EP0665579A1/en not_active Withdrawn
- 1994-12-30 KR KR1019940040055A patent/KR100190261B1/ko not_active IP Right Cessation
-
1995
- 1995-01-04 JP JP01327095A patent/JP3177572B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0665579A1 (en) | 1995-08-02 |
| TW298666B (ja) | 1997-02-21 |
| KR100190261B1 (ko) | 1999-06-01 |
| JPH07221193A (ja) | 1995-08-18 |
| US5438006A (en) | 1995-08-01 |
| KR950024337A (ko) | 1995-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
| US5420063A (en) | Method of producing a resistor in an integrated circuit | |
| US5872063A (en) | Self-aligned contact structures using high selectivity etching | |
| JP2001077321A (ja) | ポリシリコン・マスクと化学機械研摩（ｃｍｐ）平坦化を使用して２通りの異なるゲート誘電体厚を製作するためのプロセス | |
| US6187694B1 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| JP2000077625A5 (ja) | ||
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPH07193121A (ja) | 半導体装置の製造方法 | |
| JP3953726B2 (ja) | 面取りが形成された金属シリサイド層を備えた半導体素子の製造方法 | |
| JPH02183534A (ja) | 集積デバイス中に接点を形成するために絶縁層を通してテーパー状のホールを形成する方法 | |
| US6579792B2 (en) | Method of manufacturing a semiconductor device | |
| US6162696A (en) | Method of fabricating a feature in an integrated circuit using a two mask process with a single edge definition layer | |
| US6306707B1 (en) | Double layer hard mask process to improve oxide quality for non-volatile flash memory products | |
| KR101026371B1 (ko) | 게이트 형성 방법 | |
| KR101073127B1 (ko) | 반도체소자의 게이트라인 제조 방법 | |
| KR0150751B1 (ko) | 잔류 폴리실리콘 제거 방법 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JP3469616B2 (ja) | 半導体装置製造方法 | |
| US20050020019A1 (en) | Method for semiconductor gate line dimension reduction | |
| JPH08274078A (ja) | エッチング方法 | |
| JP2003100751A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0152933B1 (ko) | 반도체 소자 제조방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |