JP2901423B2 - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JP2901423B2 JP2901423B2 JP4207798A JP20779892A JP2901423B2 JP 2901423 B2 JP2901423 B2 JP 2901423B2 JP 4207798 A JP4207798 A JP 4207798A JP 20779892 A JP20779892 A JP 20779892A JP 2901423 B2 JP2901423 B2 JP 2901423B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- photoresist
- effect transistor
- oxide film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 37
- 230000005669 field effect Effects 0.000 title description 50
- 238000004519 manufacturing process Methods 0.000 title description 49
- 229920002120 photoresistant polymer Polymers 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 50
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 210000003771 C cell Anatomy 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/95—Multilayer mask including nonradiation sensitive layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は電界効果トランジスタ
の製造方法に関するものであり、特にゲート電極の寸法
精度を向上させることができる電界効果トランジスタの
製造方法に関するものである。
の製造方法に関するものであり、特にゲート電極の寸法
精度を向上させることができる電界効果トランジスタの
製造方法に関するものである。
【０００２】
【従来の技術】従来のＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ
の製造方法を以下説明していく。図２５に示すようにシ
リコン基板６１の上に順にシリコン酸化膜６３、多結晶
シリコン膜６５、タングステンシリサイド膜６７、シリ
コン酸化膜６９、ホトレジスト７１を形成していく。そ
してホトレジスト７１上にゲート電極を形成するための
マスク７３を配置する。
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ
の製造方法を以下説明していく。図２５に示すようにシ
リコン基板６１の上に順にシリコン酸化膜６３、多結晶
シリコン膜６５、タングステンシリサイド膜６７、シリ
コン酸化膜６９、ホトレジスト７１を形成していく。そ
してホトレジスト７１上にゲート電極を形成するための
マスク７３を配置する。
【０００３】図２６に示すように、マスク７３を通して
ｉ線（λ＝３６５ｎｍ）を照射する。マスク７３のうち
光遮断部７３ａの部分ではｉ線の透過が妨げられてい
る。ホトレジスト７１のうちｉ線が照射された部分は露
光される。したがって図２７に示すように、ホトレジス
ト７１は露光部７１ａ、未露光部７１ｂに分かれる。
ｉ線（λ＝３６５ｎｍ）を照射する。マスク７３のうち
光遮断部７３ａの部分ではｉ線の透過が妨げられてい
る。ホトレジスト７１のうちｉ線が照射された部分は露
光される。したがって図２７に示すように、ホトレジス
ト７１は露光部７１ａ、未露光部７１ｂに分かれる。
【０００４】図２８に示すように、ホトレジスト７１の
うち露光部７１ａを取除く。そして図２９に示すよう
に、ホトレジスト７１のうち未露光部７１ｂをマスクと
して、シリコン酸化膜６９、タングステンシリサイド膜
６７、多結晶シリコン膜６５を順にエッチング除去し、
ゲート電極６６を形成する。
うち露光部７１ａを取除く。そして図２９に示すよう
に、ホトレジスト７１のうち未露光部７１ｂをマスクと
して、シリコン酸化膜６９、タングステンシリサイド膜
６７、多結晶シリコン膜６５を順にエッチング除去し、
ゲート電極６６を形成する。
【０００５】図３０に示すように、未露光部７１ｂを除
去した後、シリコン酸化膜６９をマスクとしてシリコン
基板６１にイオン注入し、ソース／ドレイン領域６８
ａ、６８ｂを形成する。そして図３１に示すようにシリ
コン基板６１上にシリコン酸化膜７０を形成する。
去した後、シリコン酸化膜６９をマスクとしてシリコン
基板６１にイオン注入し、ソース／ドレイン領域６８
ａ、６８ｂを形成する。そして図３１に示すようにシリ
コン基板６１上にシリコン酸化膜７０を形成する。
【０００６】図３２に示すように、シリコン酸化膜７０
をエッチバックし、サイドウォール絶縁膜７０ａ、７０
ｂを形成する。サイドウォール絶縁膜７０ａ、７０ｂ、
シリコン酸化膜６９によってゲート電極６６は他の配線
と絶縁されている。以上によりＭＯＳ電界効果トランジ
スタの製造工程が終了する。
をエッチバックし、サイドウォール絶縁膜７０ａ、７０
ｂを形成する。サイドウォール絶縁膜７０ａ、７０ｂ、
シリコン酸化膜６９によってゲート電極６６は他の配線
と絶縁されている。以上によりＭＯＳ電界効果トランジ
スタの製造工程が終了する。
【０００７】
【発明が解決しようとする課題】図３２に示すように、
ゲート電極６６を他の配線から電気的に絶縁するために
シリコン酸化膜６９を形成している。シリコン酸化膜６
９はｉ線に対して透明なので、ホトレジストを露光する
際にｉ線はシリコン酸化膜６９内で膜内多重反射しその
結果定在波が生じ、ホトレジストに太りや細りが生じ
る。すなわち図３３はシリコン酸化膜６９内で生じた定
在波が原因でホトレジストの未露光部７１ｂが所望の寸
法より大きい、つまり太りが生じた場合である。これに
対し図３４はホトレジストの未露光部７１ｂが所望の寸
法より小さい、つまり細りが生じた状態を示している。
このホトレジストの太りや細りはシリコン酸化膜６９の
厚みに依存する。つまり、シリコン酸化膜６９が或る値
のときはホトレジストに太りが生じ、他の値のときはホ
トレジストに細りが生じる。このようなホトレジストを
マスクとしてゲート電極を形成するとゲート電極が所望
の寸法にならず、したがってＭＯＳ電界効果トランジス
タの特性が所望の特性にすることができない。
ゲート電極６６を他の配線から電気的に絶縁するために
シリコン酸化膜６９を形成している。シリコン酸化膜６
９はｉ線に対して透明なので、ホトレジストを露光する
際にｉ線はシリコン酸化膜６９内で膜内多重反射しその
結果定在波が生じ、ホトレジストに太りや細りが生じ
る。すなわち図３３はシリコン酸化膜６９内で生じた定
在波が原因でホトレジストの未露光部７１ｂが所望の寸
法より大きい、つまり太りが生じた場合である。これに
対し図３４はホトレジストの未露光部７１ｂが所望の寸
法より小さい、つまり細りが生じた状態を示している。
このホトレジストの太りや細りはシリコン酸化膜６９の
厚みに依存する。つまり、シリコン酸化膜６９が或る値
のときはホトレジストに太りが生じ、他の値のときはホ
トレジストに細りが生じる。このようなホトレジストを
マスクとしてゲート電極を形成するとゲート電極が所望
の寸法にならず、したがってＭＯＳ電界効果トランジス
タの特性が所望の特性にすることができない。
【０００８】また段差があるところでは先程説明した膜
内多重反射の他、ｉ線の乱反射が原因でマスクとして残
したいホトレジストが剥がれてしまうことが起きる。以
下説明していく。図３５に示すように、フィールド酸化
膜７７が形成されたシリコン基板７５上に、順にシリコ
ン酸化膜７９、多結晶シリコン膜８１、タングステンシ
リサイド膜８３、シリコン酸化膜８５、ホトレジスト８
７を形成する。そしてホトレジスト８７の上にマスク８
９を配置する。
内多重反射の他、ｉ線の乱反射が原因でマスクとして残
したいホトレジストが剥がれてしまうことが起きる。以
下説明していく。図３５に示すように、フィールド酸化
膜７７が形成されたシリコン基板７５上に、順にシリコ
ン酸化膜７９、多結晶シリコン膜８１、タングステンシ
リサイド膜８３、シリコン酸化膜８５、ホトレジスト８
７を形成する。そしてホトレジスト８７の上にマスク８
９を配置する。
【０００９】図３６に示すように、マスク８９を通して
ｉ線をホトレジスト８７に照射しホトレジスト８７を感
光させる。フィールド酸化膜７７とシリコン酸化膜７９
との境界は段差部となっている。したがってｉ線のうち
段差部に照射された光はホトレジスト８７、シリコン酸
化膜８５を透過し、不透明な膜であるタングステンシリ
サイド膜８３で乱反射し、乱反射された光の一部はシリ
コン酸化膜８５を通り、光遮断部８９ａ下にあるホトレ
ジスト８７の下部を露光する。この状態が図３７であ
る。ホトレジスト８７の露光部８７ａは未露光部８７ｂ
の下にも位置している。したがって、ホトレジスト８７
の露光部８７ａを除去すると未露光部８７ｂも除去さ
れ、ホトレジストをマスクとしてゲート電極を形成する
ことができなくなる。
ｉ線をホトレジスト８７に照射しホトレジスト８７を感
光させる。フィールド酸化膜７７とシリコン酸化膜７９
との境界は段差部となっている。したがってｉ線のうち
段差部に照射された光はホトレジスト８７、シリコン酸
化膜８５を透過し、不透明な膜であるタングステンシリ
サイド膜８３で乱反射し、乱反射された光の一部はシリ
コン酸化膜８５を通り、光遮断部８９ａ下にあるホトレ
ジスト８７の下部を露光する。この状態が図３７であ
る。ホトレジスト８７の露光部８７ａは未露光部８７ｂ
の下にも位置している。したがって、ホトレジスト８７
の露光部８７ａを除去すると未露光部８７ｂも除去さ
れ、ホトレジストをマスクとしてゲート電極を形成する
ことができなくなる。
【００１０】この発明は係る従来の問題点を解決するた
めになされたものである。この発明の目的はゲート電極
の寸法を所望の寸法にすることができる電界効果トラン
ジスタの製造方法を提供することである。
めになされたものである。この発明の目的はゲート電極
の寸法を所望の寸法にすることができる電界効果トラン
ジスタの製造方法を提供することである。
【００１１】
【課題を解決するための手段】この発明に従った電界効
果トランジスタの製造方法は、半導体基板の主表面上に
ゲート絶縁膜となる第１絶縁膜を形成する工程と、第１
絶縁膜上にゲート電極となる導電膜を形成する工程と、
導電膜上にシリコン酸化膜またはシリコン窒化膜のうち
少なくとも一方を含む透明な第２絶縁膜を形成する工程
と、第２絶縁膜上に多結晶シリコン膜、アモルファスシ
リコン膜、タングステンシリサイド膜およびチタンナイ
トライド膜を含む群から選ばれた少なくとも１種を含む
不透明膜を形成する工程と、不透明膜上にホトレジスト
層を形成する工程と、ホトレジスト層に光を照射し、ゲ
ート電極を形成するためのパターニングを施す工程と、
ホトレジスト層をマスクとして用いて、不透明膜を選択
的に除去する工程と、ホトレジスト層を除去する工程
と、不透明膜をマスクとして用いて、第２絶縁膜を選択
的に除去する工程と、ゲート電極を形成するために第２
絶縁膜をマスクとして用いてエッチングすることによ
り、導電膜を選択的に除去すると同時に、不透明膜を除
去する工程とを備えている。
果トランジスタの製造方法は、半導体基板の主表面上に
ゲート絶縁膜となる第１絶縁膜を形成する工程と、第１
絶縁膜上にゲート電極となる導電膜を形成する工程と、
導電膜上にシリコン酸化膜またはシリコン窒化膜のうち
少なくとも一方を含む透明な第２絶縁膜を形成する工程
と、第２絶縁膜上に多結晶シリコン膜、アモルファスシ
リコン膜、タングステンシリサイド膜およびチタンナイ
トライド膜を含む群から選ばれた少なくとも１種を含む
不透明膜を形成する工程と、不透明膜上にホトレジスト
層を形成する工程と、ホトレジスト層に光を照射し、ゲ
ート電極を形成するためのパターニングを施す工程と、
ホトレジスト層をマスクとして用いて、不透明膜を選択
的に除去する工程と、ホトレジスト層を除去する工程
と、不透明膜をマスクとして用いて、第２絶縁膜を選択
的に除去する工程と、ゲート電極を形成するために第２
絶縁膜をマスクとして用いてエッチングすることによ
り、導電膜を選択的に除去すると同時に、不透明膜を除
去する工程とを備えている。
【００１２】
【作用】この発明に従った電界効果トランジスタの製造
方法によれば、透明な第２絶縁膜上に不透明膜を形成
し、不透明膜上にホトレジストを形成している。このた
め、ホトレジストにゲート電極を形成するためのパター
ニングを施す際に、露光に用いる光が透明な第２絶縁膜
に到達することはない。したがって、透明な第２絶縁膜
内で露光に用いた光が膜内多重反射することにより生じ
る定在波が原因で、ホトレジストのうち未露光にしたい
部分に太りや細りが生じることはない。
方法によれば、透明な第２絶縁膜上に不透明膜を形成
し、不透明膜上にホトレジストを形成している。このた
め、ホトレジストにゲート電極を形成するためのパター
ニングを施す際に、露光に用いる光が透明な第２絶縁膜
に到達することはない。したがって、透明な第２絶縁膜
内で露光に用いた光が膜内多重反射することにより生じ
る定在波が原因で、ホトレジストのうち未露光にしたい
部分に太りや細りが生じることはない。
【００１３】また、フィールド酸化膜の端部等、段差が
生じている部分では露光に用いた光が乱反射するが、こ
の発明ではホトレジストの下に不透明膜を形成している
ので、乱反射した光がホトレジストのうち未露光にした
い部分の下方から未露光にしたい部分を感光させること
はない。さらに、この発明においては、第２絶縁膜をマ
スクとして導電膜を選択的にエッチング除去しゲート電
極を形成すると同時に、不透明膜をも除去しているの
で、電界効果トランジスタの製造工程の工程数を低減す
ることができる。つまり、従来はゲート電極形成と不透
明膜除去とは別の工程で行なわれていたが、この発明で
はそれらを同一工程で行なうことにより電界効果トラン
ジスタの製造工程の工程数を低減することができる。
生じている部分では露光に用いた光が乱反射するが、こ
の発明ではホトレジストの下に不透明膜を形成している
ので、乱反射した光がホトレジストのうち未露光にした
い部分の下方から未露光にしたい部分を感光させること
はない。さらに、この発明においては、第２絶縁膜をマ
スクとして導電膜を選択的にエッチング除去しゲート電
極を形成すると同時に、不透明膜をも除去しているの
で、電界効果トランジスタの製造工程の工程数を低減す
ることができる。つまり、従来はゲート電極形成と不透
明膜除去とは別の工程で行なわれていたが、この発明で
はそれらを同一工程で行なうことにより電界効果トラン
ジスタの製造工程の工程数を低減することができる。
【００１４】
【実施例】図１はこの発明に従った電界効果トランジス
タの製造方法の第１実施例の露光工程を示すシリコン基
板の断面図である。シリコン基板１の上には間を隔てて
フィールド酸化膜３が形成されている。フィールド酸化
膜３の間にはゲート酸化膜となるシリコン酸化膜５が形
成されている。フィールド酸化膜３およびシリコン酸化
膜５上には順に多結晶シリコン膜７、タングステンシリ
サイド膜９、シリコン酸化膜１１、タングステンシリサ
イド膜１３、ホトレジスト１５が形成されている。
タの製造方法の第１実施例の露光工程を示すシリコン基
板の断面図である。シリコン基板１の上には間を隔てて
フィールド酸化膜３が形成されている。フィールド酸化
膜３の間にはゲート酸化膜となるシリコン酸化膜５が形
成されている。フィールド酸化膜３およびシリコン酸化
膜５上には順に多結晶シリコン膜７、タングステンシリ
サイド膜９、シリコン酸化膜１１、タングステンシリサ
イド膜１３、ホトレジスト１５が形成されている。
【００１５】多結晶シリコン膜７およびタングステンシ
リサイド膜９がゲート電極となる。タングステンシリサ
イド膜１３は露光に用いた光が透明な膜であるシリコン
酸化膜１１に到達するのを防いでいる。１７はマスクで
あり、１７ａは光遮断部である。
リサイド膜９がゲート電極となる。タングステンシリサ
イド膜１３は露光に用いた光が透明な膜であるシリコン
酸化膜１１に到達するのを防いでいる。１７はマスクで
あり、１７ａは光遮断部である。
【００１６】図１を見ればわかるように、シリコン酸化
膜１１上に不透明膜であるタングステンシリサイド膜１
３が形成されているので、露光に用いた光がシリコン酸
化膜１１に到達することはない。したがって、シリコン
酸化膜１１内で光が膜内多重反射することにより生じる
定在波が原因でホトレジスト１５のうち未露光の部分に
太りや細りが生じることがない。
膜１１上に不透明膜であるタングステンシリサイド膜１
３が形成されているので、露光に用いた光がシリコン酸
化膜１１に到達することはない。したがって、シリコン
酸化膜１１内で光が膜内多重反射することにより生じる
定在波が原因でホトレジスト１５のうち未露光の部分に
太りや細りが生じることがない。
【００１７】また、フィールド酸化膜の端部上では段差
が生じているので、露光に用いた光は乱反射している。
ホトレジスト１５の下に不透明膜であるタングステンシ
リサイド膜１３を形成しているので、乱反射した光がホ
トレジスト１５のうち未露光にしたい部分の下方から未
露光にしたい部分を感光させることはない。このため、
未露光にしたい部分の下部が感光され、未露光にしたい
部分も露光した部分と一緒に除去されることはない。
が生じているので、露光に用いた光は乱反射している。
ホトレジスト１５の下に不透明膜であるタングステンシ
リサイド膜１３を形成しているので、乱反射した光がホ
トレジスト１５のうち未露光にしたい部分の下方から未
露光にしたい部分を感光させることはない。このため、
未露光にしたい部分の下部が感光され、未露光にしたい
部分も露光した部分と一緒に除去されることはない。
【００１８】
【表１】
【００１９】表１はこの発明に用いることができる不透
明膜の光の透過量の減衰係数と光の反射率を示してい
る。減衰係数が大きいほど不透明度が大きくなる。光の
反射率はアルミニウムを１００％とした場合の相対反射
率（データは実測値）を示している。不透明膜の光の反
射率が小さいと次のような効果が生じる。すなわち図１
に示すように露光に用いる光はフィールド酸化膜３の端
部上にあるタングステンシリサイド膜１３で乱反射して
いる。この乱反射した光によりホトレジスト１５のうち
未露光にしたい部分の側面が露光されている。この露光
量が多くなると未露光にしたい部分に細りが生じる。不
透明膜として光の反射率の小さいものを用いると未露光
にしたい部分の細りの量を少なくできる。
明膜の光の透過量の減衰係数と光の反射率を示してい
る。減衰係数が大きいほど不透明度が大きくなる。光の
反射率はアルミニウムを１００％とした場合の相対反射
率（データは実測値）を示している。不透明膜の光の反
射率が小さいと次のような効果が生じる。すなわち図１
に示すように露光に用いる光はフィールド酸化膜３の端
部上にあるタングステンシリサイド膜１３で乱反射して
いる。この乱反射した光によりホトレジスト１５のうち
未露光にしたい部分の側面が露光されている。この露光
量が多くなると未露光にしたい部分に細りが生じる。不
透明膜として光の反射率の小さいものを用いると未露光
にしたい部分の細りの量を少なくできる。
【００２０】また不透明膜の光の反射率が小さいと次の
ような効果もある。ホトレジスト１５の透明度を上げる
と高解像のレジストパターンにできる。しかしホトレジ
スト１５の透明度を上げ過ぎるとホトレジスト１５下か
ら反射してくる光によりホトレジスト１５が過剰に露光
される。したがってホトレジスト１５の透明度を上げる
には限界があるが、不透明膜として光の反射率の小さい
ものを用いるとホトレジスト１５の透明度を上げること
ができる。
ような効果もある。ホトレジスト１５の透明度を上げる
と高解像のレジストパターンにできる。しかしホトレジ
スト１５の透明度を上げ過ぎるとホトレジスト１５下か
ら反射してくる光によりホトレジスト１５が過剰に露光
される。したがってホトレジスト１５の透明度を上げる
には限界があるが、不透明膜として光の反射率の小さい
ものを用いるとホトレジスト１５の透明度を上げること
ができる。
【００２１】ただし光の反射率は３０％以上であること
が好ましい。ホトレジスト１５の露光にはホトレジスト
１５下から反射してきた光を用いているので光の反射率
が３０％未満になると良好な露光にできないからであ
る。
が好ましい。ホトレジスト１５の露光にはホトレジスト
１５下から反射してきた光を用いているので光の反射率
が３０％未満になると良好な露光にできないからであ
る。
【００２２】不透明膜の厚みとしては３５０Å以上が好
ましい。図２は不透明膜の厚みと絶対反射率との関係を
示すグラフである。図２を見ればわかるように、多結晶
シリコン、タングステンシリサイドが３５０Å以上の厚
みのとき、絶対反射率が安定している。つまり、これ
は、厚みが３５０Å以上であれば、タングステンシリサ
イド、多結晶シリコンが完全に不透明であることを示し
ている。不透明膜が完全に不透明でないと、不透明膜を
通過した光が不透明膜下にあるシリコン酸化膜内で多重
反射し定在波が生じるが、この定在波が原因で不透明膜
の反射率が不安定になる。
ましい。図２は不透明膜の厚みと絶対反射率との関係を
示すグラフである。図２を見ればわかるように、多結晶
シリコン、タングステンシリサイドが３５０Å以上の厚
みのとき、絶対反射率が安定している。つまり、これ
は、厚みが３５０Å以上であれば、タングステンシリサ
イド、多結晶シリコンが完全に不透明であることを示し
ている。不透明膜が完全に不透明でないと、不透明膜を
通過した光が不透明膜下にあるシリコン酸化膜内で多重
反射し定在波が生じるが、この定在波が原因で不透明膜
の反射率が不安定になる。
【００２３】図１に示すようにこの実施例では不透明膜
であるタングステンシリサイド膜１３の下にシリコン酸
化膜１１がある場合を説明するが、シリコン窒化膜であ
ってもよい。
であるタングステンシリサイド膜１３の下にシリコン酸
化膜１１がある場合を説明するが、シリコン窒化膜であ
ってもよい。
【００２４】この発明に従った電界効果トランジスタの
製造方法の第１実施例の各工程を以下説明していく。図
３に示すようにシリコン基板１上にＬＯＣＯＳ法を用い
てフィールド酸化膜３を形成した。図４に示すように、
フィールド酸化膜３の間にあるシリコン基板１上に熱酸
化法を用いてシリコン酸化膜５を形成した。そして、フ
ィールド酸化膜３およびシリコン酸化膜５上にＣＶＤ法
を用いて多結晶シリコン膜７を形成した。多結晶シリコ
ン膜７上にスパッタリング法を用いてタングステンシリ
サイド膜９を形成した。タングステンシリサイド膜９上
にＣＶＤ法を用いてシリコン酸化膜１１を形成した。シ
リコン酸化膜１１上にスパッタリング法を用いてタング
ステンシリサイド膜１３を形成した。そしてタングステ
ンシリサイド膜１３上にホトレジスト１５を塗布した。
製造方法の第１実施例の各工程を以下説明していく。図
３に示すようにシリコン基板１上にＬＯＣＯＳ法を用い
てフィールド酸化膜３を形成した。図４に示すように、
フィールド酸化膜３の間にあるシリコン基板１上に熱酸
化法を用いてシリコン酸化膜５を形成した。そして、フ
ィールド酸化膜３およびシリコン酸化膜５上にＣＶＤ法
を用いて多結晶シリコン膜７を形成した。多結晶シリコ
ン膜７上にスパッタリング法を用いてタングステンシリ
サイド膜９を形成した。タングステンシリサイド膜９上
にＣＶＤ法を用いてシリコン酸化膜１１を形成した。シ
リコン酸化膜１１上にスパッタリング法を用いてタング
ステンシリサイド膜１３を形成した。そしてタングステ
ンシリサイド膜１３上にホトレジスト１５を塗布した。
【００２５】図５に示すように、ホトレジスト１５上に
マスク１７を配置し、マスク１７を通してホトレジスト
１５を露光した。図６は露光終了後の状態を示してい
る。１５ａは露光部を示している。
マスク１７を配置し、マスク１７を通してホトレジスト
１５を露光した。図６は露光終了後の状態を示してい
る。１５ａは露光部を示している。
【００２６】図７に示すようにホトレジスト１５のうち
露光部１５ａを除去した。図８に示すようにホトレジス
ト１５をマスクとして反応性イオンエッチングを用いて
タングステンシリサイド膜１３を除去した。
露光部１５ａを除去した。図８に示すようにホトレジス
ト１５をマスクとして反応性イオンエッチングを用いて
タングステンシリサイド膜１３を除去した。
【００２７】図９に示すようにホトレジスト１５を除去
した。そして図１０に示すようにタングステンシリサイ
ド膜１３をマスクとして反応性イオンエッチングを用い
てシリコン酸化膜１１をエッチング除去した。次にシリ
コン酸化膜１１をマスクとして反応性イオンエッチング
を用いてタングステンシリサイド膜９および多結晶シリ
コン膜７を除去した。
した。そして図１０に示すようにタングステンシリサイ
ド膜１３をマスクとして反応性イオンエッチングを用い
てシリコン酸化膜１１をエッチング除去した。次にシリ
コン酸化膜１１をマスクとして反応性イオンエッチング
を用いてタングステンシリサイド膜９および多結晶シリ
コン膜７を除去した。
【００２８】これにより図１１に示すようにワード線１
９、ゲート電極２１、２３、ワード線２５が形成され
た。このエッチングによりシリコン酸化膜１１上にある
タングステンシリサイド膜１３もエッチング除去され
た。したがってタングステンシリサイド膜１３を除去す
る工程が不要となる。図１２に示すように、シリコン酸
化膜１１をマスクとしてシリコン基板１にイオン注入し
ソース／ドレイン領域２７ａ、２７ｂ、２７ｃを形成し
た。
９、ゲート電極２１、２３、ワード線２５が形成され
た。このエッチングによりシリコン酸化膜１１上にある
タングステンシリサイド膜１３もエッチング除去され
た。したがってタングステンシリサイド膜１３を除去す
る工程が不要となる。図１２に示すように、シリコン酸
化膜１１をマスクとしてシリコン基板１にイオン注入し
ソース／ドレイン領域２７ａ、２７ｂ、２７ｃを形成し
た。
【００２９】図１３に示すように、シリコン基板１全面
にＣＶＤ法を用いてシリコン酸化膜２９を形成した。そ
して図１４に示すようにシリコン酸化膜２９を反応性異
方エッチングしサイドウォール絶縁膜２９ａ、２９ｂ、
２９ｃ、２９ｄ、２９ｅ、２９ｆを形成した。
にＣＶＤ法を用いてシリコン酸化膜２９を形成した。そ
して図１４に示すようにシリコン酸化膜２９を反応性異
方エッチングしサイドウォール絶縁膜２９ａ、２９ｂ、
２９ｃ、２９ｄ、２９ｅ、２９ｆを形成した。
【００３０】図１５に示すように、シリコン基板１全面
に多結晶シリコン膜を形成し、所定のパターニングを施
すことによりソース／ドレイン領域２７ｂと電気的に接
続されているビット線３１を形成した。図１６に示すよ
うに、シリコン基板１全面にＣＶＤ法を用いて層間絶縁
膜３２を形成し、層間絶縁膜３２上にＣＶＤ法を用いて
シリコン窒化膜３３を形成し、シリコン窒化膜３３上に
ＣＶＤ法を用いてシリコン酸化膜３５を形成した。この
シリコン酸化膜３５の膜厚は後工程においてキャパシタ
のストレージノードの立壁部分の高さを規定する。した
がって、この膜厚は製品としてのＤＲＡＭのキャパシタ
容量の設定値により変動する。
に多結晶シリコン膜を形成し、所定のパターニングを施
すことによりソース／ドレイン領域２７ｂと電気的に接
続されているビット線３１を形成した。図１６に示すよ
うに、シリコン基板１全面にＣＶＤ法を用いて層間絶縁
膜３２を形成し、層間絶縁膜３２上にＣＶＤ法を用いて
シリコン窒化膜３３を形成し、シリコン窒化膜３３上に
ＣＶＤ法を用いてシリコン酸化膜３５を形成した。この
シリコン酸化膜３５の膜厚は後工程においてキャパシタ
のストレージノードの立壁部分の高さを規定する。した
がって、この膜厚は製品としてのＤＲＡＭのキャパシタ
容量の設定値により変動する。
【００３１】図１７に示すように、シリコン酸化膜３５
をホトレジストとエッチングを用いてパターニングし、
キャパシタ間を分離するためのキャパシタ分離層３５
ａ、３５ｂ、３５ｃにした。このエッチング工程におい
て、シリコン窒化膜３３はシリコン酸化膜３５に対して
異なるエッチング速度を有する。したがって、シリコン
窒化膜３３の表面までエッチングが進行した際、エッチ
ング速度が低下する。この機をとらえてシリコン酸化膜
３５のエッチングを終了させる。
をホトレジストとエッチングを用いてパターニングし、
キャパシタ間を分離するためのキャパシタ分離層３５
ａ、３５ｂ、３５ｃにした。このエッチング工程におい
て、シリコン窒化膜３３はシリコン酸化膜３５に対して
異なるエッチング速度を有する。したがって、シリコン
窒化膜３３の表面までエッチングが進行した際、エッチ
ング速度が低下する。この機をとらえてシリコン酸化膜
３５のエッチングを終了させる。
【００３２】図１８に示すように、ホトレジスト３７を
塗布しホトレジスト３７に所定のパターニングを施し
た。そしてホトレジスト３７をマスクとしてシリコン窒
化膜３３および層間絶縁膜３２を反応性イオンエッチン
グを用いてエッチング除去し、ソース／ドレイン領域２
７ａ、２７ｃに到達するスルーホール３９、４１を形成
した。
塗布しホトレジスト３７に所定のパターニングを施し
た。そしてホトレジスト３７をマスクとしてシリコン窒
化膜３３および層間絶縁膜３２を反応性イオンエッチン
グを用いてエッチング除去し、ソース／ドレイン領域２
７ａ、２７ｃに到達するスルーホール３９、４１を形成
した。
【００３３】図１９に示すように、ホトレジスト３７を
除去し、シリコン基板１全面にＣＶＤ法を用いて多結晶
シリコン膜４３を形成した。多結晶シリコン膜４３の一
部はソース／ドレイン領域２７ａ、２７ｃと電気的に接
続されている。多結晶シリコン膜４３上にレジスト４５
を塗布した。図２０に示すように、レジスト４５をエッ
チバックし、多結晶シリコン膜４３の一部を露出させ
る。
除去し、シリコン基板１全面にＣＶＤ法を用いて多結晶
シリコン膜４３を形成した。多結晶シリコン膜４３の一
部はソース／ドレイン領域２７ａ、２７ｃと電気的に接
続されている。多結晶シリコン膜４３上にレジスト４５
を塗布した。図２０に示すように、レジスト４５をエッ
チバックし、多結晶シリコン膜４３の一部を露出させ
る。
【００３４】さらに図２１に示すように、露出した多結
晶シリコン膜４３を反応性イオンエッチングを用いて選
択的に除去した。これによりキャパシタ分離層３５ａ、
３５ｂ、３５ｃ上において多結晶シリコン膜４３が分離
され、各キャパシタのストレージノード４３ａ、４３ｂ
が形成された。４２はストレージノードの立壁部分を示
している。図２２に示すように、レジスト４５を除去
し、さらにキャパシタ分離層３５ａ、３５ｂ、３５ｃを
フッ酸等で除去する。そして、ストレージノード４３
ａ、４３ｂの表面にたとえばシリコン窒化膜等の誘電体
膜４７を形成した。
晶シリコン膜４３を反応性イオンエッチングを用いて選
択的に除去した。これによりキャパシタ分離層３５ａ、
３５ｂ、３５ｃ上において多結晶シリコン膜４３が分離
され、各キャパシタのストレージノード４３ａ、４３ｂ
が形成された。４２はストレージノードの立壁部分を示
している。図２２に示すように、レジスト４５を除去
し、さらにキャパシタ分離層３５ａ、３５ｂ、３５ｃを
フッ酸等で除去する。そして、ストレージノード４３
ａ、４３ｂの表面にたとえばシリコン窒化膜等の誘電体
膜４７を形成した。
【００３５】図２３に示すように、誘電体膜４７上にＣ
ＶＤ法を用いて多結晶シリコンからなるセルプレート４
９を形成した。セルプレート４９上にＣＶＤ法を用いて
シリコン酸化膜５１を形成した。以上によりこの発明の
第１実施例の製造工程が完了した。
ＶＤ法を用いて多結晶シリコンからなるセルプレート４
９を形成した。セルプレート４９上にＣＶＤ法を用いて
シリコン酸化膜５１を形成した。以上によりこの発明の
第１実施例の製造工程が完了した。
【００３６】なお図８〜図１０に示すように第１実施例
ではホトレジスト１５をマスクとしてタングステンシリ
サイド膜１３を除去し、タングステンシリサイド膜１３
をマスクとしてシリコン酸化膜１１を除去している。し
かし第２実施例として図２４に示すように、ホトレジス
ト１５をマスクとしてタングステンシリサイド膜１３、
シリコン酸化膜１１を除去し、その後ホトレジスト１５
を除去してもよい。
ではホトレジスト１５をマスクとしてタングステンシリ
サイド膜１３を除去し、タングステンシリサイド膜１３
をマスクとしてシリコン酸化膜１１を除去している。し
かし第２実施例として図２４に示すように、ホトレジス
ト１５をマスクとしてタングステンシリサイド膜１３、
シリコン酸化膜１１を除去し、その後ホトレジスト１５
を除去してもよい。
【００３７】
【発明の効果】この発明に従った電界効果トランジスタ
の製造方法によれば、透明な第２絶縁膜とホトレジスト
との間に不透明膜を形成しているので、ホトレジストに
ゲート電極を形成するためのパターニングを施す際に、
露光に用いた光が透明な第２絶縁膜に到達することはな
い。したがって、透明な第２絶縁膜内で光が多重反射す
ることにより生じる定在波が原因でホトレジストのうち
未露光の部分に太りや細りが生じることはない。つまり
ホトレジストを所望の寸法にパターニングすることがで
き、このホトレジストを用いてゲート電極を形成すれ
ば、ゲート電極の寸法も所望の寸法にすることができ、
電界効果トランジスタの特性を所望の特性にすることが
可能となる。
の製造方法によれば、透明な第２絶縁膜とホトレジスト
との間に不透明膜を形成しているので、ホトレジストに
ゲート電極を形成するためのパターニングを施す際に、
露光に用いた光が透明な第２絶縁膜に到達することはな
い。したがって、透明な第２絶縁膜内で光が多重反射す
ることにより生じる定在波が原因でホトレジストのうち
未露光の部分に太りや細りが生じることはない。つまり
ホトレジストを所望の寸法にパターニングすることがで
き、このホトレジストを用いてゲート電極を形成すれ
ば、ゲート電極の寸法も所望の寸法にすることができ、
電界効果トランジスタの特性を所望の特性にすることが
可能となる。
【００３８】また、フィールド酸化膜の端部等、段差が
生じている部分では露光に用いた光が乱反射するが、こ
の発明に従った電界効果トランジスタの製造方法によれ
ば、ホトレジストの下に不透明膜を形成しているので、
乱反射した光がホトレジストのうち未露光にしたい部分
の下方から未露光にしたい部分を感光させることはな
い。したがって、マスクとして残しておきたいホトレジ
ストまで除去されるということはなくなる。さらに、第
２絶縁膜をマスクとして用いて導電膜を選択的にエッチ
ング除去することにより、ゲート電極を形成すると同時
に、不透明膜をも除去しているので、電界効果トランジ
スタの製造工程の工程数を低減することができる。
生じている部分では露光に用いた光が乱反射するが、こ
の発明に従った電界効果トランジスタの製造方法によれ
ば、ホトレジストの下に不透明膜を形成しているので、
乱反射した光がホトレジストのうち未露光にしたい部分
の下方から未露光にしたい部分を感光させることはな
い。したがって、マスクとして残しておきたいホトレジ
ストまで除去されるということはなくなる。さらに、第
２絶縁膜をマスクとして用いて導電膜を選択的にエッチ
ング除去することにより、ゲート電極を形成すると同時
に、不透明膜をも除去しているので、電界効果トランジ
スタの製造工程の工程数を低減することができる。
【図１】この発明に従った電界効果トランジスタの製造
方法の第１実施例の露光工程を示すシリコン基板の断面
図である。
方法の第１実施例の露光工程を示すシリコン基板の断面
図である。
【図２】不透明膜の厚みと絶対反射率との関係を示すグ
ラフを表わす図である。
ラフを表わす図である。
【図３】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第１工程を示すシリコン基板の断面
図である。
方法の第１実施例の第１工程を示すシリコン基板の断面
図である。
【図４】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第２工程を示すシリコン基板の断面
図である。
方法の第１実施例の第２工程を示すシリコン基板の断面
図である。
【図５】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第３工程を示すシリコン基板の断面
図である。
方法の第１実施例の第３工程を示すシリコン基板の断面
図である。
【図６】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第４工程を示すシリコン基板の断面
図である。
方法の第１実施例の第４工程を示すシリコン基板の断面
図である。
【図７】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第５工程を示すシリコン基板の断面
図である。
方法の第１実施例の第５工程を示すシリコン基板の断面
図である。
【図８】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第６工程を示すシリコン基板の断面
図である。
方法の第１実施例の第６工程を示すシリコン基板の断面
図である。
【図９】この発明に従った電界効果トランジスタの製造
方法の第１実施例の第７工程を示すシリコン基板の断面
図である。
方法の第１実施例の第７工程を示すシリコン基板の断面
図である。
【図１０】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第８工程を示すシリコン基板の断
面図である。
造方法の第１実施例の第８工程を示すシリコン基板の断
面図である。
【図１１】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第９工程を示すシリコン基板の断
面図である。
造方法の第１実施例の第９工程を示すシリコン基板の断
面図である。
【図１２】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１０工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１０工程を示すシリコン基板の
断面図である。
【図１３】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１１工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１１工程を示すシリコン基板の
断面図である。
【図１４】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１２工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１２工程を示すシリコン基板の
断面図である。
【図１５】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１３工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１３工程を示すシリコン基板の
断面図である。
【図１６】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１４工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１４工程を示すシリコン基板の
断面図である。
【図１７】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１５工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１５工程を示すシリコン基板の
断面図である。
【図１８】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１６工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１６工程を示すシリコン基板の
断面図である。
【図１９】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１７工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１７工程を示すシリコン基板の
断面図である。
【図２０】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１８工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１８工程を示すシリコン基板の
断面図である。
【図２１】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第１９工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第１９工程を示すシリコン基板の
断面図である。
【図２２】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第２０工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第２０工程を示すシリコン基板の
断面図である。
【図２３】この発明に従った電界効果トランジスタの製
造方法の第１実施例の第２１工程を示すシリコン基板の
断面図である。
造方法の第１実施例の第２１工程を示すシリコン基板の
断面図である。
【図２４】この発明に従った電界効果トランジスタの製
造方法の第２実施例のゲート電極およびワード線形成工
程を示すシリコン基板の断面図である。
造方法の第２実施例のゲート電極およびワード線形成工
程を示すシリコン基板の断面図である。
【図２５】従来の電界効果トランジスタの製造方法の第
１工程を示すシリコン基板の断面図である。
１工程を示すシリコン基板の断面図である。
【図２６】従来の電界効果トランジスタの製造方法の第
２工程を示すシリコン基板の断面図である。
２工程を示すシリコン基板の断面図である。
【図２７】従来の電界効果トランジスタの製造方法の第
３工程を示すシリコン基板の断面図である。
３工程を示すシリコン基板の断面図である。
【図２８】従来の電界効果トランジスタの製造方法の第
４工程を示すシリコン基板の断面図である。
４工程を示すシリコン基板の断面図である。
【図２９】従来の電界効果トランジスタの製造方法の第
５工程を示すシリコン基板の断面図である。
５工程を示すシリコン基板の断面図である。
【図３０】従来の電界効果トランジスタの製造方法の第
６工程を示すシリコン基板の断面図である。
６工程を示すシリコン基板の断面図である。
【図３１】従来の電界効果トランジスタの製造方法の第
７工程を示すシリコン基板の断面図である。
７工程を示すシリコン基板の断面図である。
【図３２】従来の電界効果トランジスタの製造方法の第
８工程を示すシリコン基板の断面図である。
８工程を示すシリコン基板の断面図である。
【図３３】ホトレジストに太りが生じた場合を示すシリ
コン基板の断面図である。
コン基板の断面図である。
【図３４】ホトレジストに細りが生じた場合のシリコン
基板の断面図である。
基板の断面図である。
【図３５】従来の電界効果トランジスタの製造方法の他
の例の第１工程を示すシリコン基板の断面図である。
の例の第１工程を示すシリコン基板の断面図である。
【図３６】従来の電界効果トランジスタの製造方法の他
の例の第２工程を示すシリコン基板の断面図である。
の例の第２工程を示すシリコン基板の断面図である。
【図３７】従来の電界効果トランジスタの製造方法の他
の例の第３工程を示すシリコン基板の断面図である。
の例の第３工程を示すシリコン基板の断面図である。
１ シリコン基板 ５ シリコン酸化膜 ７ 多結晶シリコン膜 ９ タングステンシリサイド膜 １１ シリコン酸化膜 １３ タングステンシリサイド膜 １５ ホトレジスト
フロントページの続き (56)参考文献 特開 昭63−292649（ＪＰ，Ａ) 特開 平２−237108（ＪＰ，Ａ) 特開 平３−184322（ＪＰ，Ａ) 特開 平４−29321（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78
Claims (1)
- 【請求項１】 半導体基板の主表面上にゲート絶縁膜と
なる第１絶縁膜を形成する工程と、 前記第１絶縁膜上にゲート電極となる導電膜を形成する
工程と、 前記導電膜上にシリコン酸化膜またはシリコン窒化膜の
うち少なくとも一方を含む透明な第２絶縁膜を形成する
工程と、 前記第２絶縁膜上に多結晶シリコン膜、アモルファスシ
リコン膜、タングステンシリサイド膜およびチタンナイ
トライド膜を含む群から選ばれた少なくとも１種を含む
不透明膜を形成する工程と、 前記不透明膜上にホトレジスト層を形成する工程と、 前記ホトレジスト層に光を照射し、前記ゲート電極を形
成するためのパターニングを施す工程と、 前記ホトレジスト層をマスクとして用いて、前記不透明
膜を選択的に除去する工程と、 前記ホトレジスト層を除去する工程と、 前記不透明膜をマスクとして用いて、前記第２絶縁膜を
選択的に除去する工程と、 前記ゲート電極を形成するために前記第２絶縁膜をマス
クとして用いてエッチングすることにより、前記導電膜
を選択的に除去すると同時に、前記不透明膜を除去する
工程と、 を備えた、電界効果トランジスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207798A JP2901423B2 (ja) | 1992-08-04 | 1992-08-04 | 電界効果トランジスタの製造方法 |
| US08/065,327 US5302538A (en) | 1992-08-04 | 1993-05-21 | Method of manufacturing field effect transistor |
| DE4318688A DE4318688C2 (de) | 1992-08-04 | 1993-06-04 | Herstellungsverfahren für einen Feldeffekttransistor |
| KR1019930013859A KR970010653B1 (ko) | 1992-08-04 | 1993-07-21 | 전계효과 트렌지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4207798A JP2901423B2 (ja) | 1992-08-04 | 1992-08-04 | 電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661253A JPH0661253A (ja) | 1994-03-04 |
| JP2901423B2 true JP2901423B2 (ja) | 1999-06-07 |
Family
ID=16545673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4207798A Expired - Lifetime JP2901423B2 (ja) | 1992-08-04 | 1992-08-04 | 電界効果トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5302538A (ja) |
| JP (1) | JP2901423B2 (ja) |
| KR (1) | KR970010653B1 (ja) |
| DE (1) | DE4318688C2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403759A (en) * | 1992-10-02 | 1995-04-04 | Texas Instruments Incorporated | Method of making thin film transistor and a silicide local interconnect |
| US5891784A (en) * | 1993-11-05 | 1999-04-06 | Lucent Technologies, Inc. | Transistor fabrication method |
| US5438006A (en) * | 1994-01-03 | 1995-08-01 | At&T Corp. | Method of fabricating gate stack having a reduced height |
| JPH07245306A (ja) * | 1994-01-17 | 1995-09-19 | Sony Corp | 半導体装置における膜平坦化方法 |
| JPH07263684A (ja) * | 1994-03-25 | 1995-10-13 | Mitsubishi Electric Corp | 電界効果トランジスタの製造方法 |
| US5641708A (en) * | 1994-06-07 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Method for fabricating conductive structures in integrated circuits |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| US5854132A (en) * | 1994-11-29 | 1998-12-29 | Advanced Micro Devices, Inc. | Method for exposing photoresist |
| US5545588A (en) * | 1995-05-05 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of using disposable hard mask for gate critical dimension control |
| US5604157A (en) * | 1995-05-25 | 1997-02-18 | Industrial Technology Research Institute | Reduced notching of polycide gates using silicon anti reflection layer |
| US6150250A (en) * | 1995-07-05 | 2000-11-21 | Yamaha Corporation | Conductive layer forming method using etching mask with direction <200> |
| KR100203896B1 (ko) * | 1995-12-15 | 1999-06-15 | 김영환 | 게이트 전극 형성방법 |
| US6008121A (en) * | 1996-03-19 | 1999-12-28 | Siemens Aktiengesellschaft | Etching high aspect contact holes in solid state devices |
| JP3047832B2 (ja) * | 1996-10-03 | 2000-06-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5846878A (en) * | 1997-02-28 | 1998-12-08 | Nec Corporation | Method of manufacturing a wiring layer in a semiconductor device |
| KR20010021740A (ko) | 1997-07-11 | 2001-03-15 | 에를링 블로메, 타게 뢰브그렌 | 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법 |
| US6297170B1 (en) * | 1998-06-23 | 2001-10-02 | Vlsi Technology, Inc. | Sacrificial multilayer anti-reflective coating for mos gate formation |
| JP2000077520A (ja) | 1998-08-28 | 2000-03-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6191016B1 (en) * | 1999-01-05 | 2001-02-20 | Intel Corporation | Method of patterning a layer for a gate electrode of a MOS transistor |
| US6410210B1 (en) * | 1999-05-20 | 2002-06-25 | Philips Semiconductors | Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides |
| US6274488B1 (en) * | 2000-04-12 | 2001-08-14 | Ultratech Stepper, Inc. | Method of forming a silicide region in a Si substrate and a device having same |
| US6420264B1 (en) * | 2000-04-12 | 2002-07-16 | Ultratech Stepper, Inc. | Method of forming a silicide region in a Si substrate and a device having same |
| US6753252B2 (en) * | 2001-05-18 | 2004-06-22 | Infineon Technologies Ag | Contact plug formation for devices with stacked capacitors |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5045150A (en) * | 1986-09-11 | 1991-09-03 | National Semiconductor Corp. | Plasma etching using a bilayer mask |
| JPS63292649A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 半導体装置の製造方法 |
| US4838994A (en) * | 1987-06-26 | 1989-06-13 | Siemens Aktiengesellschaft | Method for structuring a copper and/or permalloy layer by means of dry etching |
| JPH0634401B2 (ja) * | 1987-12-29 | 1994-05-02 | 株式会社精工舎 | 遮光性薄膜のエッチング方法 |
| JPH01241162A (ja) * | 1988-03-23 | 1989-09-26 | Hitachi Ltd | 半導体装置のアルミニウム配線 |
| JPH0258212A (ja) * | 1988-08-23 | 1990-02-27 | Nec Corp | 半導体装置の製造方法 |
| JPH0279463A (ja) * | 1988-09-14 | 1990-03-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH02250321A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH03133129A (ja) * | 1989-10-19 | 1991-06-06 | Seiko Epson Corp | 半導体装置の製造方法 |
| US5106786A (en) * | 1989-10-23 | 1992-04-21 | At&T Bell Laboratories | Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide |
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| JPH0496220A (ja) * | 1990-08-03 | 1992-03-27 | Sony Corp | 配線形成方法 |
| JP3080400B2 (ja) * | 1990-11-30 | 2000-08-28 | 三菱電機株式会社 | 半導体装置 |
| JPH04209565A (ja) * | 1990-12-07 | 1992-07-30 | Fujitsu Ltd | 光ビーム溶融再結晶半導体装置およびその製造方法 |
-
1992
- 1992-08-04 JP JP4207798A patent/JP2901423B2/ja not_active Expired - Lifetime
-
1993
- 1993-05-21 US US08/065,327 patent/US5302538A/en not_active Expired - Lifetime
- 1993-06-04 DE DE4318688A patent/DE4318688C2/de not_active Expired - Lifetime
- 1993-07-21 KR KR1019930013859A patent/KR970010653B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0661253A (ja) | 1994-03-04 |
| DE4318688C2 (de) | 1996-02-01 |
| US5302538A (en) | 1994-04-12 |
| KR970010653B1 (ko) | 1997-06-30 |
| KR940004856A (ko) | 1994-03-16 |
| DE4318688A1 (de) | 1994-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2901423B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2608363B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JP2501501B2 (ja) | 半導体メモリ―装置のメモリ―セルに用いられるキャパシタ―の製造方法及びその構造 | |
| KR940006682B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| US5057186A (en) | Method of taper-etching with photoresist adhesion layer | |
| US5498570A (en) | Method of reducing overetch during the formation of a semiconductor device | |
| JP3068568B2 (ja) | 集積回路を形成する方法 | |
| JP2577196B2 (ja) | 半導体素子のコンタクト形成方法 | |
| US5539612A (en) | Intermediate structure for forming a storage capacitor | |
| JP3077454B2 (ja) | 半導体装置の製造方法 | |
| US6001682A (en) | Method of fabricating cylinder capacitors | |
| EP0710979B1 (en) | Improvements in or relating to semiconductor devices | |
| JPH11340436A (ja) | 半導体記憶装置の製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JP3135316B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07263649A (ja) | 半導体メモリ装置およびその製造方法 | |
| US6451678B1 (en) | Method of reducing overetch during the formation of a semiconductor device | |
| JP3271090B2 (ja) | 半導体装置の製法 | |
| JP3036117B2 (ja) | 半導体装置の製造方法 | |
| JPH08306878A (ja) | 半導体装置の製造方法 | |
| JPH11330400A (ja) | ダイナミックｒａｍセルキャパシタの製造方法 | |
| JP2561015B2 (ja) | 半導体装置の製造方法 | |
| JP2907097B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990302 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 14 |