DE4318688C2 - Herstellungsverfahren für einen Feldeffekttransistor - Google Patents

Herstellungsverfahren für einen Feldeffekttransistor

Info

Publication number
DE4318688C2
DE4318688C2 DE4318688A DE4318688A DE4318688C2 DE 4318688 C2 DE4318688 C2 DE 4318688C2 DE 4318688 A DE4318688 A DE 4318688A DE 4318688 A DE4318688 A DE 4318688A DE 4318688 C2 DE4318688 C2 DE 4318688C2
Authority
DE
Germany
Prior art keywords
film
photoresist layer
opaque
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE4318688A
Other languages
English (en)
Other versions
DE4318688A1 (de
Inventor
Eiichi Ishikawa
Takayuki Saito
Shinya Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4318688A1 publication Critical patent/DE4318688A1/de
Application granted granted Critical
Publication of DE4318688C2 publication Critical patent/DE4318688C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Herstellungsverfahren für einen Feldeffekttransistor nach dem Oberbegriff des Anspruches 1 oder 2.
Im folgenden wird ein Herstellungsverfahren für einen MOS-(Metall- Oxid-Halbleiter-)Feldeffekttransistor beschrieben. Wie in Fig. 25 gezeigt ist, werden nacheinander ein Siliziumoxidfilm 63, ein polykristalliner Siliziumfilm 65, ein Wolframsilizidfilm 67, ein weiterer Siliziumoxidfilm 69 und eine Photolackschicht 71 auf einem Siliziumsubstrat 61 gebildet. Dann wird eine Maske 73 zur Bildung einer Gate-Elektrode über der Photolackschicht 71 angeordnet.
Wie in Fig. 26 dargestellt ist, werden i-Strahlen λ=365nm) durch die Maske 73 gestrahlt, die einen lichtundurchlässigen Abschnitt 73a aufweist, der keine Transmission der i-Strahlen erlaubt. Die mit den i-Strahlen bestrahlten Teile der Photolackschicht 71 werden belichtet. Damit wird die Photolackschicht 71 in belichtete Abschnitte 71a und unbelichtete Abschnitte 71b getrennt, wie in Fig. 27 gezeigt ist.
Die belichteten Abschnitte 71a werden von der Photolackschicht 71 entfernt, wie in Fig. 28 dargestellt ist. Dann wird der nicht- belichtete Abschnitt 71b der Photolackschicht 71 als Maske verwendet, um den Siliziumoxidfilm 69, den Wolframsilizidfilm 67 und den polykristallinen Siliziumfilm 65 nacheinander durch Ätzen zu entfernen, wodurch eine Gate-Elektrode 66 geschaffen wird, wie in Fig. 29 gezeigt ist.
Wie in Fig. 30 dargestellt ist, wird der nicht-belichtete Abschnitt 71b entfernt und der verbleibende Abschnitt des Siliziumoxidfilms 69 wird als Maske verwendet, um Ionen in das Siliziumsubstrat 61 zu implantieren. Dadurch werden Source/Drain-Bereiche 68a und 68b gebildet. Dann wird ein Siliziumoxidfilm 70 auf dem Siliziumsubstrat 61 geschaffen, wie in Fig. 31 gezeigt ist.
Wie in Fig. 32 dargestellt ist, wird der Siliziumoxidfilm 70 rückgeätzt, um Seitenwand-Isolierfilme 70a und 70b zu schaffen. Die Gate-Elektrode 66 wird von anderen Leiterschichten durch die Seitenwand-Isolierfilme 70a und 70b sowie den Siliziumoxidfilm 69 isoliert. Damit sind die Herstellungsschritte für einen MOS- Feldeffekttransistor abgeschlossen.
Wie in Fig. 32 gezeigt ist, ist der Siliziumoxidfilm 69 so gebildet, daß er die Gate-Elektrode 66 von anderen Verdrahtungen isoliert. Weil der Siliziumoxidfilm 69 für die i-Strahlen durchlässig ist, werden die i-Strahlen im Siliziumoxidfilm 69 bei der Belichtung der Photolackschicht 71 mehrfach reflektiert. Das führt zu stehenden Wellen, die den nicht-belichteten Photolackabschnitt 71b verbreitern oder einengen. In Fig. 33 ist dargestellt, wie sich der unbelichtete Photolackabschnitt 71b durch solche stehenden Wellen, die im Siliziumoxidfilm 69 auftreten, über die gewünschte Ausdehnung hinaus verbreitert. Fig. 34 zeigt, wie der unbelichtete Photolackabschnitt 71b im Vergleich zur gewünschten Ausdehnung eingeengt wird. Eine solche Verbreiterung oder Einengung des unbelichteten Photolackabschnitts 71b hängt von der Dicke des Siliziumoxidfilms 69 ab. Genauer ausgedrückt wird der unbelichtete Photolackabschnitt 71b verbreitert, wenn der Siliziumoxidfilm 69 eine bestimmte Dicke aufweist, während der Photolackabschnitt 71b enger wird, wenn der Siliziumoxidfilm 69 eine andere bestimmte Dicke besitzt. Wenn ein solcher Photolackabschnitt als Maske zur Bildung einer Gate- Elektrode benutzt wird, ist es unmöglich, die gewünschten Ausdehnungen der Gate-Elektrode zu erreichen, und daher können die gewünschten Eigenschaften im so erhaltenen MOS-Feldeffektransistor nicht erzielt werden.
Wenn Abschnitte um eine solche Photolackschicht abgestuft sind, wird ein Abschnitt dieser Photolackschicht, der als Maske zurückbleiben soll, durch unregelmäßige Reflexionen der i-Strahlen zusätzlich zur oben angeführten Mehrfachreflexion in unvorteilhafter Weise getrennt. Dieser Nachteil wird nun beschrieben. Wie in Fig. 35 gezeigt ist, werden nacheinander ein Siliziumoxidfilm 79, ein polykristalliner Siliziumfilm 81, ein Wolframsilizidfilm 83, ein Siliziumoxidfilm 85 und eine Photolackschicht 87 auf einem Siliziumsubstrat 75 gebildet, das Feldoxidfilme 77 aufweist. Dann wird eine Maske 89 über der Photolackschicht 87 angeordnet.
Wie in Fig. 36 gezeigt ist, wird die Photolackschicht 87 durch die Maske mit i-Strahlen bestrahlt, um die Photolackschicht 87 zu entwickeln. Die Grenzen zwischen den Feldoxidfilmen 77 und dem Siliziumoxidfilm 79 sind abgestuft. Daher werden diejenigen i- Strahlen, die auf solche abgestuften Bereiche treffen, durch die Photolackschicht 87 und den Silziumoxidfilm 85 durchgelassen und vom Wolframsilizidfilm 83, der undurchsichtig ist, reflektiert. Teile der unregelmäßig reflektierten i-Strahlen laufen erneut durch den Siliziumoxidfilm 85 hindurch, um den unteren Bereich der Photolackschicht 87 zu belichten, der sich unter dem Licht­ absorbierenden Abschnitt 89a befindet. Fig. 37 zeigt diesen Zustand. Wie in Fig. 37 dargestellt ist, ist ein belichteter Abschnitt 87a der Photolackschicht 87 auch unter einem nicht-belichteten Abschnitt 87b gebildet. Wenn der belichtete Abschnitt 87a der Photolackschicht 87 entfernt wird, wird daher auch der nicht-belichtete Abschnitt 87b entfernt, und daher kann durch eine Photolackmaske keine Gate- Elektrode geschaffen werden.
Die JP 4-206817 (1992) beschreibt eine Technik, die verhindert, daß sich ein photolackabschnitt verbreitert, einengt oder abtrennt. Dieses Verfahren wird nun unter Bezugnahme auf die Fig. 38 bis 41 beschrieben.
Wie in Fig. 38 gezeigt ist, werden nacheinander ein Gate-Oxidfilm 95, ein polykristalliner Siliziumfilm 97, ein Flüssigoxidfilm 99, ein Wolframsilizidfilm 101 und eine Photolackschicht 103 auf einem Substrat 91 gebildet. Das Bezugszeichen 93 bezeichnet Feldoxidfilme.
Wie in Fig. 39 dargestellt ist, wird die Photolackschicht 103 selektiv belichtet und entwickelt. Der undurchsichtige Wolframsilizidfilm 101 läßt kein Licht zur Belichtung zum Flüssigoxidfilm 99 durch. Damit werden die verbleibenden Abschnitte der Photolackschicht 103 nicht durch Mehrfachreflexion im Flüssigoxidfilm 99 verbreitert oder eingeengt. Ferner kann verhindert werden, daß sich die verbleibenden Abschnitte der Photolackschicht 103 abtrennen.
Wie in Fig. 40 gezeigt ist, werden die verbleibenden Abschnitte der Photolackschicht 103 als Maske verwendet, um die vom Wolframsilizidfilm 101, dem Flüssigoxidfilm 99 und dem polykristalliner Siliziumfilm gebildete Schicht selektiv zu ätzen.
Wie in Fig. 41 dargestellt ist, werden die verbleibenden Abschnitte der Photolackschicht 103, des Wolframsilizidfilms 101 und des Flüssigoxidfilms 99 selektiv entfernt.
Um die Abstufung der Bereiche zu vermindern, ist es notwendig, den Wolframsilizidfilm 101 zu entfernen. Die Abstufung der Bereiche wird aus folgenden Gründen reduziert: Eine Halbleitereinrichtung weist eine Mehrschichtstruktur auf. Wenn Schichten, die die Halbleitereinrichtung bilden, abgestuft sind, so kann das z. B. zur Ablösung einer Verdrahtungsschicht führen, die auf den abgestuften Bereichen gebildet ist. Bei dem in der JP 4-206817 beschriebenen Verfahren wird der Wolframsilizidfilm 101 nach der Bildung einer Gate-Elektrode entfernt, und daher werden die Herstellungsschritte komplizierter.
Aufgabe der Erfindung ist es, ein Verfahren zu schaffen, das die Anzahl der Schritte zur Bildung eines Feldeffekttransistors mit einem undurchsichtigen Film vermindern kann, wobei die Lagegenauigkeit der Gate-Elektrode verbessert werden soll.
Die Aufgabe wird gelöst durch das in Anspruch 1 oder 2 gekennzeichnete Verfahren.
Bei diesem Verfahren wird der zweite Isolierfilm als Maske benutzt, um den leitenden Film durch Ätzen selektiv zu entfernen und die Gate-Elektrode zu schaffen, während der als Maske benutzte undurchsichtige Film ebenfalls durch Ätzen entfernt wird. Dadurch kann die Anzahl der Herstellungsschritte für einen Feldeffekttransistor reduziert werden. Die Bildung der Gate-Elektrode und die Entfernung des undurchsichtigen Films, die bisher in verschiedenen Schritten ausgeführt worden sind, werden nun im selben Schritt durchgeführt.
Bei beiden Verfahren wird der undurchsichtige Film auf dem durchsichtigen zweiten Isolierfilm gebildet, und die Photolackschicht wird auf dem durchsichtigen Film geschaffen. Wenn die Photolackschicht zur Bildung der Gate-Elektrode gemustert wird, erreicht daher kein Licht den durchsichtigen zweiten Isolierfilm. Damit wird der Abschnitt der Photolackschicht, der unbelichtet bleiben soll, nicht durch stehende Wellen, die durch Mehrfachreflexion des belichtenden Lichts im durchsichtigen zweiten Isolierfilm erzeugt werden, verbreitert oder eingeengt.
Während das belichtende Licht durch abgestufte Bereiche, wie z. B. die Endabschnitte der Feldoxidfilme, unregelmäßig reflektiert wird, belichtet das so unregelmäßig reflektierte Licht den Abschnitt der Photolackschicht, der unbelichtet bleiben soll, nicht von unten, weil der undurchsichtige Film unter der Photolackschicht gebildet ist.
Bevorzugte Ausgestaltungen der Verfahren sind in den Unteransprüchen angegeben.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt
Fig. 1 den Querschnitt eines Siliziumsubstrats, der einen Belichtungsschritt in einem Herstellungsverfahren für einen Feldeffekttransistor nach einer ersten Ausführungsform der Erfindung darstellt;
Fig. 2 einen Graphen der Beziehungen zwischen der Dicke undurchsichtiger Filme und den absoluten Reflexionszahlen;
Fig. 3 bis 23 Querschnitte eines Siliziumsubstrats, die den ersten bis 21-ten Schritt des Herstellungsverfahrens für einen Feldeffekttransistor nach der ersten Ausführungsform der Erfindung darstellen;
Fig. 24 den Querschnitt eines Siliziumsubstrats, der einen Schritt zur Bildung der Gate-Elektroden und Wortleitungen eines Herstellungsverfahrens für einen Feldeffekttransistor nach einer zweiten Ausführungsform der Erfindung darstellt;
Fig. 25 bis 32 Querschnitte eines Siliziumsubstrats, die den ersten bis achten Schritt eines Herstellungsverfahrens für einen Feldeffekttransistor darstellen;
Fig. 33 den Querschnitt eines Siliziumsubstrats, der eine verbreiterte Photolackmaske darstellt;
Fig. 34 den Querschnitt eines Siliziumsubstrats, der eine eingeengte Photolackmaske darstellt;
Fig. 35 bis 37 Querschnitte eines Siliziumsubstrats, die den ersten bis dritten Schritt eines anderen Herstellungsverfahrens für einen Feldeffekttransistor darstellen; und
Fig. 38 bis 41 Querschnitte eines Siliziumsubstrats, die den ersten bis vierten Schritt eines Herstellungsverfahrens für einen Feldeffekttransistor darstellen, das in der JP 4-206817 beschrieben ist.
Fig. 1 zeigt den Querschnitt eines Siliziumsubstrats 1, der einen Belichtungsschritt in einem Herstellungsverfahren für einen Feldeffekttransistor nach einer ersten Ausführungsform der vorliegenden Erfindung darstellt. Feldoxidfilme 3 werden in einem Abstand auf dem Siliziumsubstrat 1 gebildet. Ein als Gate-Oxidfilm dienender Siliziumoxidfilm 5 ist zwischen den Feldoxidfilmen 3 geschaffen. Ein polykristalliner Siliziumfilm 7, ein Wolframsilizidfilm 9, ein weiterer Siliziumoxidfilm 11, ein weiterer Wolframsilizidfilm 13 und eine Photolackschicht 15 werden nacheinander auf den Feldoxidfilmen 3 und dem Siliziumoxidfilm 5 gebildet.
Der polykristalline Siliziumfilm 7 und der Wolframsilizidfilm 9 sind so geschaffen, daß sie Gate-Elektroden definieren. Der Wolframsilizidfilm 13 verhindert, daß das belichtende Licht den Siliziumoxidfilm 11 erreicht, der eine durchsichtige Schicht darstellt. Das Bezugszeichen 17 bezeichnet eine Maske, die licht­ absorbierende Bereiche 17a aufweist.
Wie aus Fig. 1 ersichtlich ist, wird der undurchsichtige Wolframsilizidfilm 13 so auf dem Siliziumoxidfilm 11 gebildet, daß kein belichtendes Licht den Siliziumoxidfilm 11 erreichen kann. Dadurch werden die nicht-belichteten Abschnitte der Photolackschicht 15 nicht durch stehende Wellen verbreitert oder eingeengt, die durch Mehrfachreflexion des Lichts im Siliziumoxidfilm 11 verursacht werden.
Das belichtende Licht wird von abgestuften Abschnitten, die auf den Endabschnitten der Feldoxidfilme 3 definiert sind, unregelmäßig reflektiert. Solch unregelmäßig reflektiertes Licht belichtet aber keine Bereiche der Photolackschicht 15 von unten, die unbelichtet bleiben sollen, weil der undurchsichtige Wolframsilizidfilm 13 unter der Photolackschicht 15 gebildet ist. Dadurch werden die unteren Teile derjenigen Abschnitte der Photolackschicht 15, die unbelichtet bleiben sollen, weder belichtet noch mit zusammen belichteten Abschnitten entfernt.
Tabelle 1
Tabelle 1 zeigt die Dämpfungskoeffizienten für das durchgelassene Licht und die Reflektivität der undurchsichtigen Filme, die für die vorliegende Erfindung verwendbar sind. Die Opazitätsgrade steigen mit den Dämpfungskoeffizienten an. Die Lichtreflexionswerte werden durch relative Reflexionswerte (Daten: aktuelle gemessene Werte) bezüglich dem von Aluminium mit 100% ausgedrückt. Wenn ein undurchsichtiger Film eine geringe Lichtreflektivität aufweist, kann man den folgenden Effekt erzielen: Wie in Fig. 1 gezeigt ist, werden Teile des eingestrahlten Lichts durch Abschnitte des Wolframsilizidfilms 13, die sich auf dem Endabschnitt der Feldoxidfilme 3 befinden, unregelmäßig reflektiert. Die Seitenoberflächen der Abschnitte der Photolackschicht 15, die unbelichtet bleiben sollen, werden durch solch unregelmäßig reflektiertes Licht belichtet. Wenn das Ausmaß einer solchen Belichtung ansteigt, werden die Abschnitte, die unbelichtet bleiben sollen, in nachteiliger Weise eingeengt. Wenn der undurchsichtige Film jedoch aus einem Material mit geringer Lichtreflektivität gebildet wird, ist es möglich, das Ausmaß einer solchen Einengung in den Abschnitten der Photolackschicht 15, die unbelichtet bleiben sollen, zu vermindern.
Eine solche geringe Lichtreflektivität des undurchsichtigen Films führt auch zum folgenden Effekt: Wenn die Durchsichtigkeit der Photolackschicht 15 erhöht wird, ist es möglich, ein Photolackmuster mit hoher Auflösung zu erhalten. Wird die Durchsichtigkeit aber zu stark erhöht, wird die Photolackschicht 15 jedoch übermäßig dem Licht ausgesetzt, das von unten zurückreflektiert wird. Damit ist die Erhöhung der Durchsichtigkeit der Photolackschicht 15 beschränkt, während es möglich ist, die Durchsichtigkeit der Photolackschicht 15 durch Verwenden eines undurchsichtigen Films mit geringer Lichtreflektivität zu erhöhen.
Der undurchsichtige Film weist eine Lichtreflektivität von bevorzugterweise mindestens 30% auf. Wenn die Lichtreflektivität des undurchsichtigen Films niedriger als 30% ist, dann ist es unmöglich, eine ausgezeichnete Belichtung zu erzielen, weil die Photolackschicht 15 durch das von unten reflektierte Licht belichtet wird.
Der undurchsichtige Film weist eine Dicke von bevorzugterweise mindestens 350 auf. Fig. 2 zeigt einen Graphen der Beziehungen zwischen der Dicke undurchsichtiger Filme und den absoluten Reflexionszahlen. Wie aus Fig. 2 ersichtlich ist, stabilisieren sich die absoluten Reflexionszahlen sowohl für einen polykristallinen Siliziumfilm als auch einen Wolframsilizidfilm, wenn die Filmdicke 350 Å übersteigt. Das bedeutet, daß sowohl der Wolframsilizidfilm als auch der polykristalline Siliziumfilm vollständig undurchsichtig werden, wenn die Filmdicke 350 Å übersteigt. Wenn ein solcher Film völlig undurchsichtig ist, wird das durch diesen Film laufende Licht mehrfach im Siliziumoxidfilm reflektiert, der unter dem undurchsichtigen Film gebildet ist und verursacht stehende Wellen, die die Reflektivität des undurchsichtigen Films stabilisieren.
Der Siliziumoxidfilm 11, der bei dieser in Fig. 1 dargestellten Ausführungsform unter dem undurchsichtigen Wolframsilizidfilm gebildet ist, kann durch einen Siliziumnitridfilm ersetzt werden.
Nun werden die jeweiligen Schritte in einem Herstellungsverfahren für einen Feldeffekttransistor nach der ersten Ausführungsform der vorliegenden Erfindung beschrieben. Wie in Fig. 3 gezeigt ist, werden durch ein LOCOS-Verfahren Feldoxidfilme 3 auf einem Siliziumsubstrat 1 geschaffen. Dann wird durch thermische Oxidation ein Siliziumoxidfilm 5 auf einem Abschnitt des Siliziumsubstrats 1 gebildet, der sich zwischen den Feldoxidfilmen 3 befindet. Anschließend wird durch ein CVD-Verfahren ein polykristalliner Siliziumfilm 7 auf den Feldoxidfilmen 3 und dem Siliziumoxidfilm 5 geschaffen. Ein Wolframsilizidfilm 9 wird durch Sputtering auf dem polykristallinen Siliziumfilm 7 gebildet. Ein weiterer Siliziumoxidfilm 11 wird durch ein CVD-Verfahren auf dem Wolframsilizidfilm 9 gebildet. Ein weiterer Wolframsilizidfilm 13 wird durch Sputtering auf dem Siliziumoxidfilm 11 geschaffen. Dann wird eine Photolackschicht 15 auf den Wolframsilizidfilm 13 aufgebracht.
Wie in Fig. 5 dargestellt ist, wird eine Maske 17 über der Photolackschicht 15 angeordnet, um die Photolackschicht 15 mit Hilfe der Maske 17 zu belichten. Fig. 6 zeigt die belichtete Photolackschicht 15 mit den belichteten Abschnitten 15a.
Die belichteten Abschnitte 15a der Photolackschicht 15 werden entfernt, wie in Fig. 7 dargestellt ist. Dann werden die verbleibenden Abschnitte der Photolackschicht 15 als Masken verwendet, um den Wolframsilizidfilm 13 durch reaktive Ionenätzung teilweise zu entfernen, wie in Fig. 8 gezeigt ist.
Wie in Fig. 9 dargestellt ist, werden die verbleibenden Abschnitte der Photolackschicht 15 entfernt. Dann werden die verbleibenden Abschnitte des Wolframsilizidfilms 13 als Masken verwendet, um den Siliziumoxidfilm 11 durch reaktive Ionenätzung teilweise zu entfernen, wie in Fig. 10 gezeigt ist. Die verbleibenden Abschnitte des Siliziumoxidfilms 11 werden als Masken benutzt, um den Wolframsilizidfilm 9 und den polykristallinen Siliziumfilm 7 durch reaktive Ionenätzung teilweise zu entfernen.
Damit werden eine Wortleitung 19, Gate-Elektroden 21 und 23 und eine weitere Wortleitung 25 geschaffen, wie in Fig. 11 gezeigt ist. Die verbleibenden Abschnitte des Wolframsilizidfilms 13, die sich auf diesen Siliziumoxidfilmabschnitten befinden, werden durch den Ätzvorgang ebenfalls entfernt. Damit ist kein Schritt notwendig, um die verbleibenden Abschnitte des Wolframsilizidfilms 13 zu entfernen. Dann werden die verbleibenden Abschnitte des Siliziumoxidfilms 11 als Masken zur Implantierung von Ionen in das Siliziumsubstrat 1 verwendet, wodurch Source/Drain-Bereiche 27a, 27b und 27c geschaffen werden, wie in Fig. 12 dargestellt ist.
Wie in Fig. 13 gezeigt ist, wird durch das CVD-Verfahren auf der gesamten Oberfläche des Siliziumsubstrats 1 ein Siliziumoxidfilm 29 gebildet. Der Siliziumoxidfilm 29 wird einem reaktiven anisotropen Ätzen unterworfen, um die Seitenwand-Isolierfilme 29a, 29b, 29c, 29d, 20e und 29f zu bilden, wie in Fig. 14 dargestellt ist.
Wie in Fig. 15 gezeigt ist, wird ein polykristalliner Siliziumfilm auf der gesamten Oberfläche des Siliziumsubstrats gebildet und in einer vorbestimmten Weise gemustert, um eine Bitleitung 31 zu schaffen, die elektrisch mit dem Source/Drain-Bereich 27b verbunden ist. Wie in Fig. 16 dargestellt ist, wird durch ein CVD-Verfahren auf der gesamten Oberfläche des Siliziumsubstrats 1 ein Zwischenschichtisölierfilm 32 gebildet, und auf dem Zwischenschichtisolierfilm 32 wird durch ein CVD-Verfahren ein Siliziumnitridfilm 33 geschaffen, während auf dem Siliziumnitridfilm 33 durch ein CVD-Verfahren ein Siliziumoxidfilm 35 gebildet wird. Die Dicke des Siliziumoxidfilms 35 definiert die Höhe des Wandbereichs des Kondensatorspeicherknotens in einem späteren Schritt. Daher wird diese Dicke entsprechend der Speicherkapazität eines DRAM als Produkt variiert.
Wie in Fig. 17 gezeigt ist, wird der Siliziumoxidfilm 35 mit Hilfe einer Photolackmaske durch Ätzen gemustert, um die Kondensatorisolierschichten 35a, 35b und 35c zur Isolierung von Kondensatoren zu definieren. Bei diesem Ätzschritt unterscheidet sich die Ätzrate des Siliziumnitridfilms 33 von der des Siliziumoxidfilms 35. Daher wird die Ätzrate vermindert, wenn der Ätzvorgang zur Oberfläche des Siliziumnitridfilms 35 voranschreitet. Zu diesem Zeitpunkt wird das Ätzen des Siliziumoxidfilms 35 abgebrochen.
Wie in Fig. 18 gezeigt ist, werden Photolackschichten 37 aufgebracht und in vorbestimmter Weise geätzt. Die Photolackschichten 37 werden als Masken verwendet, um den Siliziumnitridfilm 33 und den Zwischenschichtisolierfilm 32 durch reaktive Ionenätzung teilweise zu entfernen, wodurch Löcher 39 und 41 definiert werden, die die Source/Drain-Bereiche 27a und 27c erreichen.
Wie in Fig. 19 dargestellt ist, werden die Photolackschichten 37 entfernt und ein polykristalliner Siliziumfilm 43 wird durch ein CVD-Verfahren auf der gesamten Oberfläche des Siliziumsubstrats 1 gebildet. Teile des polykristallinen Siliziumfilms 43 werden elektrisch mit den Source/Drain-Bereichen 27a und 27c verbunden. Auf diesen polykristallinen Siliziumfilm 43 wird eine Photolackschicht 45 aufgebracht. Wie in Fig. 20 gezeigt ist, wird die Photolackschicht 45 rückgeätzt, um den polykristallinen Siliziumfilm 43 teilweise freizulegen.
Wie in Fig. 21 dargestellt ist, werden die freiliegenden Abschnitte des polykristallinen Siliziumfilms 43 durch reaktive Ionenätzung selektiv entfernt. Damit werden die verbleibenden Abschnitte des polykristallinen Siliziumfilms 43 auf den Kondensatorisolierschichten 35a, 35b und 35c voneinander isoliert, um Speicherknoten 43a und 43b der jeweiligen Kondensatoren mit den Wandabschnitten 42 zu definieren. Wie in Fig. 22 gezeigt ist, werden die verbleibenden Abschnitte der Photolackschicht 45 entfernt, und dann werden die Kondensatorisolierschichten 35a, 35b und 35c durch Flußsäure oder ein ähnliches Mittel entfernt. Dann wird auf den Oberflächen der Speicherknoten 43a und 43b ein dielektrischer Film 47, z. B. ein Siliziumnitridfilm, geschaffen.
Wie in Fig. 23 dargestellt ist, wird durch ein CVD-Verfahren eine Zellenplatte 49 aus polykristallinem Silizium auf dem dielektrischen Film 47 gebildet. Durch CVD wird ein Siliziumoxidfilm 51 auf der Zellenplatte 49 geschaffen. Dadurch sind die Herstellungsschritte nach der ersten Ausführungsform der vorliegenden Erfindung abgeschlossen.
Nach der ersten Ausführungsform wird der Wolframsilizidfilm 13 mit Hilfe der als Maske dienenden verbleibenden Abschnitte der Photolackschicht 15 teilweise entfernt, und der Siliziumoxidfilm 11 wird mit Hilfe der als Maske dienenden verbleibenden Abschnitte des Wolframsilizidfilms 13 teilweise entfernt, wie in den Fig. 8 bis 10 dargestellt ist. Nach der zweiten Ausführungsform der vorliegenden Erfindung können jedoch ein Wolframsilizidfilm 13 und ein Siliziumoxidfilm 11 mit Hilfe von als Maske dienenden verbleibenden Abschnitte einer Photolackschicht 15 teilweise entfernt werden, wobei die verbleibenden Abschnitte der Photolackschicht 15 anschließend entfernt werden, wie in Fig. 24 gezeigt ist.
Nach dem erfindungsgemäßen Herstellungsverfahren für einen Feldeffekttransistor wird ein undurchsichtiger Film zwischen einem durchsichtigen zweiten Isolierfilm und einer Photolackschicht gebildet, so daß während der Belichtung kein Licht den durchsichtigen zweiten Isolierfilm erreicht, wenn die Photolackschicht zum Definieren einer Gate-Elektrode gemustert wird. Daher wird der unbelichtete Abschnitt der Photolackschicht nicht durch stehende Wellen, die durch Mehrfachreflexion des Lichts im durchsichtigen zweiten Isolierfilm verursacht werden, verbreitert oder eingeengt. Mit anderen Worten kann die Photolackschicht mit den gewünschten Ausdehnungen gemustert werden, so daß man mit Hilfe der Photolackschicht eine Gate-Elektrode mit den gewünschten Ausdehnungen bilden kann. Dadurch können gewünschte Eigenschaften für den so geschaffenen Feldeffekttransistor erreicht werden.
Obwohl das Licht bei der Belichtung von abgestuften Bereichen, wie z. B. den Endabschnitten der Feldoxidfilme, unregelmäßig reflektiert wird, belichtet kein solches unregelmäßig reflektiertes Licht einen Abschnitt der Photolackschicht, der unbelichtet bleiben soll, von unten, weil entsprechend dem erfindungsgemäßen Herstellungsverfahren für einen Feldeffekttransistor unter der Photolackschicht ein undurchsichtiger Film gebildet ist.

Claims (6)

1. Herstellungsverfahren für einen Feldeffekttransistor, gekennzeichnet durch die Schritte:
Bilden eines ersten Isolierfilms (5), der als Gate-Isolierfilm dienen soll, auf einer Hauptoberfläche eines Halbleitersubstrats (1),
Bilden eines leitenden Films (7, 9) zum Definieren einer Gate- Elektrode auf dem ersten Isolierfilm (5),
Bilden eines durchsichtigen zweiten Isolierfilms (11) mit mindestens einem Siliziumoxidfilm oder einem Siliziumnitridfilm auf dem leitenden Film (7, 9),
Bilden eines undurchsichtigen Films (13) mit mindestens einem Film aus der Gruppe, die aus einem polykristallinen Siliziumfilm, einem amorphen Siliziumfilm, einem Wolframsilizidfilm und einem Titannitridfilm besteht, auf dem zweiten Isolierfilm (11),
Bilden einer Photolackschicht (15) auf dem undurchsichtigen Film (13),
selektives Anwenden von Licht auf die Photolackschicht (15), um die Photolackschicht (15) mit einem Muster zum Bilden der Gate-Elektrode zu belichten,
selektives Entfernen des undurchsichtigen Films (13) mit Hilfe der Photolackschicht (15), die als Maske dient,
Entfernen der Photolackschicht (15),
selektives Entfernen des zweiten Isolierfilms (11) mit Hilfe des undurchsichtigen Films (13), der als Maske dient, und
selektives Entfernen des leitenden Films (7, 9) durch Ätzen mit Hilfe des zweiten Isolierfilms (11), der als Maske dient, um die Gate-Elektrode (21) zu bilden, und gleichzeitiges Entfernen des als Maske dienenden undurchsichtigen Films (13) durch das Ätzen.
2. Herstellungsverfahren für einen Feldeffekttransistor, gekennzeichnet durch die Schritte:
Bilden eines ersten Isolierfilms (5), der als Gate-Isolierfilm dienen soll, auf einer Hauptoberfläche eines Halbleitersubstrats (1),
Bilden eines leitenden Films (7, 9) zum Definieren einer Gate- Elektrode auf dem ersten Isolierfilm (5),
Bilden eines durchsichtigen zweiten Isolierfilms (11) mit mindestens einem Siliziumoxidfilm oder einem Siliziumnitridfilm auf dem leitenden Film (7, 9),
Bilden eines undurchsichtigen Films (13) mit mindestens einem Film aus der Gruppe, die aus einem polykristallinen Siliziumfilm, einem amorphen Siliziumfilm, einem Wolframsilizidfilm und einem Titannitridfilm besteht, auf dem zweiten Isolierfilm (11), Bilden einer Photolackschicht (15) auf dem undurchsichtigen Film (13),
Anwenden von Licht auf die Photolackschicht (15), um die Photolackschicht (15) mit einem Muster zum Bilden der Gate-Elektrode zu belichten,
selektives Entfernen des undurchsichtigen Films (13) und des zweiten Isolierfilms (11) mit Hilfe der Photolackschicht (15), die als Maske dient,
Entfernen der Photolackschicht (15), und
selektives Entfernen des leitenden Films (7, 9) durch Ätzen mit Hilfe des zweiten Isolierfilms (11), der als Maske dient, um die Gate-Elektrode (21) zu bilden, und gleichzeitiges Entfernen des undurchsichtigen Films (13) durch das Ätzen.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der leitende Film (7, 9) eine Ätzbarkeit aufweist, die der des undurchsichtigen Films (13) äquivalent ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der undurchsichtige Film (13) und der leitende Film (7, 9) aus demselben Material gebildet sind.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der undurchsichtige Film (13) eine Dicke von mindestens 350Å aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Reflektivität des undurchsichtigen Films (13) für Licht mindestens 30% und höchstens 60% beträgt.
DE4318688A 1992-08-04 1993-06-04 Herstellungsverfahren für einen Feldeffekttransistor Expired - Lifetime DE4318688C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4207798A JP2901423B2 (ja) 1992-08-04 1992-08-04 電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE4318688A1 DE4318688A1 (de) 1994-02-10
DE4318688C2 true DE4318688C2 (de) 1996-02-01

Family

ID=16545673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4318688A Expired - Lifetime DE4318688C2 (de) 1992-08-04 1993-06-04 Herstellungsverfahren für einen Feldeffekttransistor

Country Status (4)

Country Link
US (1) US5302538A (de)
JP (1) JP2901423B2 (de)
KR (1) KR970010653B1 (de)
DE (1) DE4318688C2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403759A (en) * 1992-10-02 1995-04-04 Texas Instruments Incorporated Method of making thin film transistor and a silicide local interconnect
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method
US5438006A (en) * 1994-01-03 1995-08-01 At&T Corp. Method of fabricating gate stack having a reduced height
JPH07245306A (ja) * 1994-01-17 1995-09-19 Sony Corp 半導体装置における膜平坦化方法
JPH07263684A (ja) * 1994-03-25 1995-10-13 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
US5641708A (en) * 1994-06-07 1997-06-24 Sgs-Thomson Microelectronics, Inc. Method for fabricating conductive structures in integrated circuits
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
US5854132A (en) * 1994-11-29 1998-12-29 Advanced Micro Devices, Inc. Method for exposing photoresist
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
US5604157A (en) * 1995-05-25 1997-02-18 Industrial Technology Research Institute Reduced notching of polycide gates using silicon anti reflection layer
US6150250A (en) * 1995-07-05 2000-11-21 Yamaha Corporation Conductive layer forming method using etching mask with direction <200>
KR100203896B1 (ko) * 1995-12-15 1999-06-15 김영환 게이트 전극 형성방법
US6008121A (en) * 1996-03-19 1999-12-28 Siemens Aktiengesellschaft Etching high aspect contact holes in solid state devices
JP3047832B2 (ja) * 1996-10-03 2000-06-05 日本電気株式会社 半導体装置の製造方法
US5846878A (en) * 1997-02-28 1998-12-08 Nec Corporation Method of manufacturing a wiring layer in a semiconductor device
CA2295990A1 (en) 1997-07-11 1999-01-21 Telefonaktiebolaget Lm Ericsson A process for manufacturing ic-components to be used at radio frequencies
US6297170B1 (en) * 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
JP2000077520A (ja) 1998-08-28 2000-03-14 Fujitsu Ltd 半導体装置の製造方法
US6191016B1 (en) * 1999-01-05 2001-02-20 Intel Corporation Method of patterning a layer for a gate electrode of a MOS transistor
US6410210B1 (en) * 1999-05-20 2002-06-25 Philips Semiconductors Semiconductor blocking layer for preventing UV radiation damage to MOS gate oxides
US6274488B1 (en) * 2000-04-12 2001-08-14 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6420264B1 (en) * 2000-04-12 2002-07-16 Ultratech Stepper, Inc. Method of forming a silicide region in a Si substrate and a device having same
US6753252B2 (en) * 2001-05-18 2004-06-22 Infineon Technologies Ag Contact plug formation for devices with stacked capacitors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045150A (en) * 1986-09-11 1991-09-03 National Semiconductor Corp. Plasma etching using a bilayer mask
JPS63292649A (ja) * 1987-05-25 1988-11-29 Nec Corp 半導体装置の製造方法
US4838994A (en) * 1987-06-26 1989-06-13 Siemens Aktiengesellschaft Method for structuring a copper and/or permalloy layer by means of dry etching
JPH0634401B2 (ja) * 1987-12-29 1994-05-02 株式会社精工舎 遮光性薄膜のエッチング方法
JPH01241162A (ja) * 1988-03-23 1989-09-26 Hitachi Ltd 半導体装置のアルミニウム配線
JPH0258212A (ja) * 1988-08-23 1990-02-27 Nec Corp 半導体装置の製造方法
JPH0279463A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体記憶装置
JPH02250321A (ja) * 1989-03-24 1990-10-08 Hitachi Ltd 半導体集積回路装置の製造方法
JPH03133129A (ja) * 1989-10-19 1991-06-06 Seiko Epson Corp 半導体装置の製造方法
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5118384A (en) * 1990-04-03 1992-06-02 International Business Machines Corporation Reactive ion etching buffer mask
JPH0496220A (ja) * 1990-08-03 1992-03-27 Sony Corp 配線形成方法
JP3080400B2 (ja) * 1990-11-30 2000-08-28 三菱電機株式会社 半導体装置
JPH04209565A (ja) * 1990-12-07 1992-07-30 Fujitsu Ltd 光ビーム溶融再結晶半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR940004856A (ko) 1994-03-16
KR970010653B1 (ko) 1997-06-30
JPH0661253A (ja) 1994-03-04
DE4318688A1 (de) 1994-02-10
US5302538A (en) 1994-04-12
JP2901423B2 (ja) 1999-06-07

Similar Documents

Publication Publication Date Title
DE4318688C2 (de) Herstellungsverfahren für einen Feldeffekttransistor
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
EP1412969B1 (de) Verfahren zum herstellen einer selbstjustierten struktur auf einem halbleiter-wafer
DE69433948T2 (de) Lift-off Verfahren für selbstausrichtende Dünnschichttransistoren
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE69133534T2 (de) Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben
DE4300519A1 (de)
DE4445796C2 (de) Verfahren zum Ausbilden einer Halbleiterspeichervorrichtung
DE4430780A1 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE19509198C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE4306322C2 (de) Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur
DE4426311B4 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE4210821C2 (de) Verbindungsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung desselben
DE19603450B4 (de) Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben
DE3543937C2 (de)
EP0591769A2 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
EP0012863B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE4238404B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE4312468A1 (de) Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung
DE4441153A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R071 Expiry of right
R071 Expiry of right