DE4441153A1 - Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung - Google Patents

Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Info

Publication number
DE4441153A1
DE4441153A1 DE4441153A DE4441153A DE4441153A1 DE 4441153 A1 DE4441153 A1 DE 4441153A1 DE 4441153 A DE4441153 A DE 4441153A DE 4441153 A DE4441153 A DE 4441153A DE 4441153 A1 DE4441153 A1 DE 4441153A1
Authority
DE
Germany
Prior art keywords
electrode layer
oxide film
forming
electrode
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4441153A
Other languages
English (en)
Other versions
DE4441153C2 (de
Inventor
Eui Kyu Ryou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4441153A1 publication Critical patent/DE4441153A1/de
Application granted granted Critical
Publication of DE4441153C2 publication Critical patent/DE4441153C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/014Capacitor

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer hochintegrierten Halbleiterspeichervorrichtung und insbesondere ein Verfahren zur Herstellung einer Halblei­ terspeichervorrichtung, mit der selbst dann, wenn ein Spei­ cherzellenbereich reduziert oder verkleinert wird, eine aus­ reichende Speicherkapazität erhalten werden kann.
Allgemein umfaßt eine Halbleiterspeichervorrichtung, wie bei­ spielsweise ein dynamischer Direktzugriffspeicher (DRAN) eine Mehrzahl von Speicherzellen derart, daß eine große Informa­ tionsmenge abgespeichert werden kann. Jede der Speicherzellen der Halbleiterspeichervorrichtung umfaßt einen Kondensator zum darin Abspeichern von elektrischen Ladungen, und einen Feldeffekttransistor zum Öffnen und Schließen von Aufladungs- und Entladungspassagen des Kondensators. Da ein derartiger DRAN einen höheren Integrationsgrad hat, ist es schwierig, eine ausreichende Speicherkapazität sicherzustellen. Dies ist deshalb der Fall, weil jede Speicherzelle des DRAN einen ab­ rupt oder schlagartig reduzierten besetzten Bereich hat, weil der DRAN einen höheren Integrationsgrad hat. Eine derartige Reduzierung oder Verminderung oder Verkleinerung des besetz­ ten Bereichs der Speicherzelle führt zu einer Verminderung des Oberflächenbereichs einer Speicherelektrode, die in jedem Kondensator enthalten ist. Die Speicherelektrode jedes Kon­ densators, die jede Speicherzelle zusammen mit jedem Feld­ effekttransistor bildet, ist in Form einer planen oder ebenen Plattengestalt über dem Feldeffekttransistor ausgebildet. Aufgrund einer derartigen Gestalt hat die Speicherelektrode einen Oberflächenbereich, der abrupt reduziert wird, wenn die Speicherzelle einen reduzierten besetzten Bereich hat. In dieser Hinsicht haben herkömmliche Verfahren zur Herstellung von Speicherzellen Schwierigkeiten, den Oberflächenbereich einer Speicherelektrode zu vergrößern, weil sie die Ausbil­ dung einer Speicherelektrode mit einer ebenen Plattengestalt vorsehen.
In Fig. 1 ist eine Halbleitervorrichtung gezeigt, die in Übereinstimmung mit den herkömmlichen Verfahren hergestellt ist. In Fig. 1 ist eine Halbleitervorrichtung 1 gezeigt, die einen Feldoxidfilm 2 umfaßt, der auf einem vorbestimmten Ab­ schnitt des Halbleitersubstrats 1 ausgebildet ist, und einen Gate-Isolierfilm 3 und eine Wortleitung 4, die auf einem Ele­ mentbereich des Halbleitersubstrats 1 ausgebildet ist, der durch den Feldoxidfilm 2 festgelegt ist. Oxidfilmabstandhal­ ter 5 sind an Seitenwänden der Wortleitung 4 jeweils ausge­ bildet. An freiliegenden Oberflächenabschnitten des Halblei­ tersubstrats 1, der durch die Oxidfilmabstandhalter 5 festge­ legt ist, sind Source/Drain-Diffusionsbereiche 6 und 6′ aus­ gebildet, von denen jeder eine geringfügig dotierte Drain(LDD)struktur hat. Die Source/Drain-Diffusionsbereiche 6 und 6′ sind durch primäres Implantieren von Verunreinigungs- oder Fehlstellenionen in das Halbleitersubstrat 1 unter der Bedingung ausgebildet, daß die Wortleitung 4 als Maske ver­ wendet wird, wobei Oxidfilmabstandhalter an den Seitenwänden der Wortleitung 4 jeweils ausgebildet werden, und woraufhin sekundär Verunreinigungsionen in das Halbleitersubstrat 1 un­ ter der Bedingung implantiert werden, daß die Oxidfilmab­ standhalter 5 als Maske verwendet werden. Zusammen mit der Wortleitung 4 bilden die Source/Drain-Diffusionsbereiche 6 und 6′ einen Feldeffekttransistor.
Über die gesamte freiliegende Oberfläche der resultierenden Struktur, die mit dem Feldeffekttransistor ausgebildet ist, wird ein isolierender Oxidfilm 7 aufgetragen. Auf dem isolie­ renden Oxidfilm 7 ist eine Speicherelektrode 11 angeordnet, die in Kontakt mit einem ausgewählten der Source/Drain-Diffu­ sionsbereiche 6 und 6′ steht. Die Speicherelektrode 11 wird durch selektives Ätzen des isolierenden Oxidfilms 7 ausgebil­ det, wodurch ein Kontaktloch ausgebildet wird, das durch ei­ nen der Source/Drain-Diffusionsbereiche 6 und 6′ freiliegt, wobei eine Polysiliciumschicht über der gesamten freiliegen­ den Oberfläche der resultierenden Struktur ausgebildet wird, die nach der Ausbildung des Kontaktlochs erhalten wird, und woraufhin die Polysiliciumschicht unter Verwendung einer Maske mit einem Muster versehen wird. Auf der oberen Oberflä­ che und den Seitenwänden der Speicherelektrode 11 wird ein dielektrischer Film 14 unter Verwendung eines Aufwachsprozes­ ses ausgebildet. Der dielektrische Film 14 hat eine zusammen­ gesetzte Struktur eines NO-Typs, der durch einen Nitridfilm und einen Oxidfilm gebildet ist, oder eines ONO-Typs, der durch einen Oxidfilm, einen Nitridfilm und einen weiteren Oxidfilm gebildet ist. Eine Plattenelektrode 15 ist über der gesamten freiliegenden Oberfläche der resultierenden Struktur angeordnet, die nach der Ausbildung des dielektrischen Films 14 erhalten wird. Die Plattenelektrode 15 wird durch Ausbil­ den einer zweiten Polysiliciumschicht ausgebildet, die mit einer Verunreinigung über der gesamten freiliegenden Oberflä­ che der resultierenden Struktur dotiert ist, die nach der Ausbildung des dielektrischen Films 14 erhalten wird, worauf­ hin die zweite Polysiliciumschicht für eine vorbestimmte Ab­ messung mit einem Muster versehen wird.
Wie aus der vorstehenden Beschreibung hervorgeht, hat die Halbleitervorrichtung, die gemäß dem Verfahren von Fig. 1 hergestellt ist, die Speicherelektrode mit der ebenen Plat­ tengestalt. Aufgrund einer derartigen ebenen Plattengestalt der Speicherelektrode ist es unmöglich, eine ausreichende Speicherkapazität zu erhalten, wenn die Speicherzelle einen reduzierten besetzten Bereich hat. Es ist deshalb für die herkömmliche Halbleiterspeichervorrichtung schwierig, auf­ grund der unzureichenden Speicherkapazität einen hohen Inte­ grationsgrad zu haben.
Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein Verfahren zum Herstellen eines Kondensators einer Halb­ leitervorrichtung zu schaffen, mit der selbst dann, wenn ein Speicherzellenbereich reduziert ist, eine ausreichende Spei­ cherkapazität erhalten werden kann, wodurch der Integrations­ grad der Halbleiterspeichervorrichtung verbessert wird.
Gemäß der vorliegenden Erfindung wird diese Aufgabe gelöst durch ein Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung, umfassend die Schritte: Zube­ reiten eines Halbleitersubstrats, das mit einem Transistor ausgebildet ist, der einen Verunreinigungs-Diffusions- oder Fehlstellenbereich hat, aufeinanderfolgendes Ausbilden eines eingeebneten Isolieroxidfilms, einer Sperrschicht und einer ersten Elektrodenschicht über dem Halbleitersubstrat, Ätzen jeweils vorbestimmter Abschnitte der ersten Elektroden­ schicht, der Sperrschicht und des Isolieroxidfilms in fortge­ setzter Weise gemäß einem Ätzprozeß unter Verwendung einer Kontaktlochmaske, wodurch ein erstes Kontaktloch ausgebildet wird, Ausbilden von Elektrodenmaterialabstandhaltern jeweils an Seitenwänden des ersten Kontaktlochs derart, daß der Iso­ lieroxidfilm durch einen Bereich teilweise freiliegt, der durch die Elektrodenmaterialabstandhalter festgelegt ist, Ausbilden eines zweiten Kontaktlochs zum Freilegen des Verun­ reinigungs-Diffusionsbereichs gemäß einem selektiven Ätzpro­ zeß unter Verwendung der ersten Elektrodenschicht und der Elektrodenmaterialabstandhalter als Ätzbarriere, Ausbilden einer zweiten Elektrodenschicht über der gesamten freiliegen­ den Oberfläche der resultierenden Struktur, die nach der Aus­ bildung des zweiten Kontaktlochs erhalten wird, derart, daß die zweite Elektrodenschicht sich in elektrischem Kontakt mit dem Verunreinigungs-Diffusionsbereich befindet, selektives Entfernen eines oberen Abschnitts der zweiten Elektroden­ schicht, der um einen Bereich herum angeordnet ist, wo das erste Kontaktloch festgelegt ist, wodurch ein zweites Elek­ trodenschichtmuster ausgebildet wird, Ausbilden von Oxidfilm­ abstandhaltern jeweils an Seitenwänden des zweiten Elektro­ denschichtmusters, Ätzen des zweiten Elektrodenschichtmu­ sters, der zweiten Elektrodenschicht und der ersten Elektro­ denschicht unter der Bedingung, daß die Oxidfilmabstandhalter als Ätzbarriere verwendet werden, bis eine obere Oberfläche der Sperrschicht freiliegt, wodurch ein erstes Elektroden­ schichtmuster und äußere und innere Elektrodenmaterialwände ausgebildet werden, die auf dem ersten Elektrodenschichtmu­ ster angeordnet sind, Entfernen der Oxidfilmabstandhalter, wodurch obere Oberflächen der äußeren und inneren Elektroden­ materialwände freigelegt werden und aufeinanderfolgendes Aus­ bilden eines Dielektrizitätsfilms und einer Plattenelektrode über freiliegenden Oberflächen der äußeren und inneren Elek­ trodenmaterialwände des ersten Elektrodenschichtmusters und der zweiten Elektrodenschicht.
Gelöst wird die Aufgabe ferner durch die Merkmale des An­ spruchs 4. Vorteilhafte Weiterbildung der Erfindung sind in den Unteransprüchen angegeben.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert; es zeigen:
Fig. 1 eine Schnittansicht einer Halbleiterspeichervorrich­ tung, die gemäß einem herkömmlichen Verfahren hergestellt ist,
Fig. 2 eine Aufsicht der Positionen von Maskenmustern, die bei der Herstellung eines Kondensators einer Halbleiterspei­ chervorrichtung gemäß der vorliegenden Erfindung verwendet wird,
Fig. 3A bis 3F Schnittansichten, die jeweils ein Verfahren zur Herstellung eines Kondensators einer Halbleiterspeicher­ vorrichtung gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung zeigen, und
Fig. 4 eine Schnittansicht eines Verfahrens zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Fig. 2 zeigt eine Aufsicht der Positionen von Maskenmustern, die bei der Herstellung eines Kondensators einer Halbleiter­ speichervorrichtung gemäß der vorliegenden Erfindung verwen­ det werden. In Fig. 2 sind verschiedene Bereiche a bis d ge­ zeigt. Der erste Bereich a gibt das Muster einer Maske wie­ der, durch das eine Speicherelektrode mit einem Muster verse­ hen wird, während der zweite Bereich b das Muster einer Maske für eine aktive Bereichsisolierung wiedergibt, die dazu aus­ gelegt ist, einen Bereich zu isolieren, wo eine Speicherzelle angeordnet ist. Der dritte Bereich c gibt andererseits das Muster einer Maske wieder, das dazu ausgelegt ist, zur Aus­ bildung einer Gate-Elektrode und einer Wortleitung verwendet zu werden, während der vierte Bereich d das Muster einer Maske wiedergibt, das dazu ausgelegt ist, zur Ausbildung ei­ nes Kontaktlochs verwendet zu werden.
Die Fig. 3A bis 3F zeigen jeweils Schnittansichten zur Ver­ deutlichung eines Verfahrens zur Herstellung eines Kondensa­ tors einer Halbleiterspeichervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Fig. 3A bis 3E zeigen Querschnittsansichten entlang der Linie A-A′ von Fig. 2, während Fig. 3F eine Querschnittsansicht entlang der Linie B-B′ von Fig. 2 zeigt. In den Fig. 3A bis 3F sind den Elementen von Fig. 1 entsprechende Elemente mit denselben Be­ zugsziffern bezeichnet.
Gemäß diesem Verfahren wird ein Halbleitersubstrat 1 zuberei­ tet, das an seinem vorbestimmten Abschnitt, wo eine P-Quelle (oder N-Quelle) ausgebildet ist, mit einem Feldoxidfilm 2 ausgebildet, wie in Fig. 3A gezeigt. Der Feldoxidfilm 2 ist durch Aufwachsen eines Oxidfilms auf den vorbestimmten Ab­ schnitt des Halbleitersubstrats 1 in Übereinstimmung mit ei­ nem lokalen Siliciumoxidationsprozeß (LOCOS) unter Verwendung einer Maske ausgebildet, die als die Maske b für die aktive Bereichsisolierung verwendet werden kann. Das Halbleiter­ substrat 1 ist außerdem mit einem Gate-Isolierfilm 3 und ei­ ner Wortleitung 4 an einem Elementbereich ausgebildet, der durch den Feldoxidfilm 2 festgelegt ist. Die Wortleitung 4 ist zusammen mit einer Gate-Elektrode durch Niederschlagen eines Polysiliciumfilms über dem Halbleitersubstrat 1 ausge­ bildet, das mit dem Feldoxidfilm 2 ausgebildet ist, wobei Verunreinigungsionen in den Polysiliciumfilm implantiert wer­ den, und wobei der Polysiliciumfilm unter Verwendung einer Maske für die Gate-Elektrode/Wortleitung mit einem Muster versehen ist, bei der es sich um die Maske c handeln kann. Oxidfilmabstandhalter 5 werden jeweils an Seitenwänden der Wortleitung 4 ausgebildet. An freiliegenden Oberflächenab­ schnitten des Halbleitersubstrats 1, die durch die Oxidfilm­ abstandhalter 5 festgelegt sind, werden Source/Drain-Diffu­ sionsbereiche 6 und 6′ ausgebildet, von denen jeder eine LDD- Struktur hat. Die Source/Drain-Diffusionsbereiche 6 und 6′ werden durch primäres Implantieren von Verunreinigungsionen geringer Konzentration in das Halbleitersubstrat 1 unter der Bedingung ausgebildet, daß die Gate-Elektrode und die Wort­ leitung 4 als Maske verwendet werden, wobei Oxidfilmabstand­ halter an Seitenwänden der Gate-Elektrode und der Wortleitung 4 jeweils ausgebildet werden, woraufhin Verunreinigungsionen höherer Konzentration in das Halbleitersubstrat 1 unter der Bedingung sekundär implantiert werden, daß die Oxidfilmab­ standhalter 5 als Maske verwendet werden. Zusammen mit der Wortleitung 4 bilden die Source/Drain-Diffusionsbereiche 6 und 6′ einen Feldeffekttransistor.
Über die gesamte freiliegende Oberfläche der resultierenden Struktur, die mit dem Feldeffekttransistor ausgebildet ist, werden ein planierter oder eingeebneter Isolieroxidfilm 7, eine Sperrschicht 8, eine erste Elektrodenschicht 9 und eine zweite Elektrodenschicht 11 aufeinanderfolgend ausgebildet, wie in Fig. 3B gezeigt. Elektrodenmaterialabstandhalter wer­ den ebenfalls zwischen dem Isolieroxidfilm 7 und der zweiten Elektrodenschicht 11 ausgebildet. Der Isolieroxidfilm 7 wird durch Niederschlagen eines Isoliermaterials mit einer vorbe­ stimmten Dicke über die gesamte freiliegende Oberfläche der resultierenden Struktur ausgebildet, die mit dem Feldeffekt­ transistor ausgebildet ist, woraufhin ein vorbestimmter Ab­ schnitt des Isoliermaterialfilms vollständig geätzt wird. Die Sperrschicht 8 wird durch Auftragen eines Siliciumnitrids mit einer vorbestimmten Dicke über den Isolieroxidfilm 7 ausge­ bildet. Die erste Elektrodenschicht 9 wird durch Niederschla­ gen eines mit einer Verunreinigung dotierten Polysiliciums über der Sperrschicht 8 ausgebildet. Die Elektrodenmaterial­ abstandhalter 10 werden durch aufeinanderfolgendes Ätzen vor­ bestimmter Abschnitte der ersten Elektrodenschicht 9, der Sperrschicht 8 und des oberen Abschnitts des Isolieroxidfilms 7 ausgebildet, um ein erstes Kontaktloch unter Verwendung ei­ ner Maske auszubilden, bei der es sich um die Kontaktloch­ maske d von Fig. 2 handeln kann, wobei Polysilicium, das eine leitende oder Leitungseigenschaft hat, mit einer vorbestimm­ ten Dicke über der gesamten freiliegenden Oberfläche der re­ sultierenden Struktur niedergeschlagen wird, die nach der Ausbildung des ersten Kontaktlochs erhalten wird, woraufhin die Polysiliciumschicht anisotrop geätzt wird. Andererseits füllt die zweite Elektrodenschicht 11 einen Raum aus, der durch die Elektrodenmaterialabstandhalter 10 und das erste Kontaktloch festgelegt ist, das in dem Isolieroxidfilm 7 der­ art ausgebildet ist, das es in elektrischem Kontakt mit einem ausgewählten der Source/Drain-Diffusionsbereiche 6 und 6′ steht. Die zweite Elektrodenschicht 11 wird durch Ätzen eines freiliegenden Bereichs des Isolieroxidfilms 7 ausgebildet, der durch die Elektrodenmaterialabstandhalter 10 festgelegt ist, um ein zweites Kontaktloch auszubilden, durch das der ausgewählte der Source/Drain-Diffusionsbereiche 6 und 6′ freigelegt wird, woraufhin mit einer Verunreinigung dotiertes Polysilicium über die gesamte freiliegende Oberfläche der re­ sultierenden Struktur niedergeschlagen wird, die nach der Ausbildung des zweiten Kontaktlochs erhalten ist. Die Elek­ trodenmaterialabstandhalter 10 bestehen aus reinem Polysili­ cium, um ihre Ätzselektivität gegenüber dem Isolieroxidfilm 7 zu verbessern. Die Elektrodenmaterialabstandhalter 10 enthal­ ten eine Verunreinigung, die aus den ersten und zweiten Elek­ trodenschichten 9 und 9′ durch aufeinanderfolgendes Ausbilden eines Dielektrizitätsfilms diffundiert wird.
Über der zweiten Elektrodenschicht 11 wird ein Photoresist- Filmmuster 12 ausgebildet, wie in Fig. 3C gezeigt. Die Aus­ bildung des Photoresist-Filmmusters 12 wird durch Auftragen eines Photoresistfilms über die zweite Elektrodenschicht 11 erreicht, selektives Belichten des Photoresistfilms unter Verwendung der Maske d für das Kontaktloch und der Maske c für die Gate-Elektrode/Wortleitung und darauffolgendes Ent­ wickeln des belichteten Photoresistfilms. Ein freiliegender oder belichteter Abschnitt der zweiten Elektrodenschicht 11, die nicht unter dem Photoresistfilmmuster 12 angeordnet ist, wird daraufhin geätzt, wodurch ein zweites Elektrodenschicht­ muster 11A ausgebildet wird. Nach der Ausbildung des zweiten Elektrodenschichtmusters 11A wird das Photoresist-Filmmuster 12 entfernt.
Daraufhin werden erste Elektrodenschichtmuster 9A, zweite Elektrodenseitenwände 11B und Oxidfilmabstandhalter 13 ausge­ bildet, wie in Fig. 3D gezeigt. Die Ausbildung der Oxidfilm­ abstandhalter 13 wird durch Auftragen eines Oxidfilms mit gleichmäßiger Dicke über die gesamte freiliegende Oberfläche der resultierenden Struktur erreicht, die nach der Ausbildung des zweiten Elektrodenschichtmusters 11A erhalten wird, wor­ aufhin der Oxidfilm derart anisotrop geätzt wird, daß er le­ diglich an Seitenwänden des zweiten Elektrodenschichtmusters 11A verbleibt. Das erste Elektrodenschichtmuster 9A und die zweiten Elektrodenseitenwände 11B werden durch Ätzen der zweiten Elektrodenschichtmuster 11A, der zweiten Elektroden­ schicht 11 und der ersten Elektrodenschicht 9 unter Verwen­ dung der Oxidfilmabstandhalter 13 als Maske ausgebildet, bis die Sperrschicht 8 freiliegt. Zu diesem Zeitpunkt dienen die Elektrodenmaterialabstandhalter 10 dazu, zu verhindern, daß ein Abschnitt der zweiten Elektrodenschicht 11, die in dem ersten Kontaktloch angeordnet ist, übermäßig geätzt wird, um einen Kurzschluß zwischen dem ersten Elektrodenschichtmuster 9A und dem ausgewählten der Source/Drain-Diffusionsbereiche 6 und 6′ zu verhindern.
Daraufhin werden die Oxidfilmabstandhalter 13 unter Verwenden eines Naßätzprozesses entfernt, wie in Fig. 3E gezeigt. Die zweiten Elektrodenseitenwände 11B sind dadurch an ihren obe­ ren Oberflächen freigelegt. Ein Dielektrizitätsfilm 14 und eine Plattenelektrode 15 werden daraufhin aufeinanderfolgend ausgebildet. Die Ausbildung des Dielektrizitätsfilms 14 wird durch Aufwachsen einer dielektrischen Kompositfilmstruktur von NO oder ONO über die freiliegende Oberflächen des ersten Elektrodenschichtmusters 9A, der freiliegenden Oberfläche der zweiten Elektrodenschichtseitenwände 11B und der freiliegen­ den Oberfläche der zweiten Elektrodenschicht 11 erreicht. Die Plattenelektrode 15 wird andererseits durch Niederschlagen von eine Verunreinigung enthaltendem Polysilicium über die gesamte freiliegende Oberfläche der resultierenden Struktur ausgebildet, die nach der Ausbildung des dielektrischen Films 14 erhalten ist, und daraufhin durch Ausbilden eines Musters für den niedergeschlagenen Polysiliciumfilm durch Verwendung der Maske a für die Speicherelektrode. Dadurch wird eine Kon­ densatorstruktur gemäß der vorliegenden Erfindung erhalten.
Unter Bezugnahme auf Fig. 3F, die einen Schnitt entlang der Linie B-B′ von Fig. 2 zeigt, ist die Kondensatorstruktur ge­ mäß der vorliegenden Erfindung dargestellt.
Fig. 4 zeigt eine Querschnittsansicht zur Verdeutlichung des Verfahrens zur Herstellung eines Kondensators einer Halblei­ terspeichervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Gemäß diesem Verfahren kann eine Kondensatorstruktur erhalten werden, die eine Speicherelek­ trode mit einem größeren Oberflächenbereich umfaßt als die Kondensatorstruktur, die gemäß dem in den Fig. 3A bis 3E dar­ gestellten Verfahren hergestellt ist. Gemäß dem Verfahren von Fig. 4 werden dieselben Schritte wie in Fig. 3A bis 3E mit der Ausnahme durchgeführt, daß die Ausbildung der Sperr­ schicht 8 beim in Fig. 3B gezeigten Schritt ausgelassen wird, und daß der Isolieroxidfilm 7, der beim Schritt von Fig. 3B ausgebildet wird, an seinem Abschnitt geätzt wird, der unter dem Kantenabschnitt des ersten Elektrodenschichtmusters 9A angeordnet ist, und zwar durch Naßätzen der Oxidfilmabstand­ halter 13 am Schritt von Fig. 3E.
Wie aus der vorstehenden Beschreibung hervorgeht, wird durch die Erfindung ein Verfahren zur Herstellung eines Kondensa­ tors einer Halbleiterspeichervorrichtung geschaffen, durch das eine Speicherelektrode ausgebildet werden kann, das rechtwinklige Innen- und Außenwände hat, die von einer Elek­ trodenplattenstruktur vorstehen und dadurch einen größeren Oberflächenbereich im Vergleich zu dem begrenzten besetzten Bereich der Halbleiterspeichervorrichtung haben. Durch den großen Oberflächenbereich der Speicherelektrode hat der gemäß dem erfindungsgemäßen Verfahren hergestellte Kondensator im Vergleich zu dem begrenzten besetzten Bereich der entspre­ chenden Speicherzelle eine große Speicherkapazität. Es ist deshalb möglich, Verbesserungen hinsichtlich des Integra­ tionsgrads und der Zuverlässigkeit der Halbleiterspeichervor­ richtung zu erzielen.
Obwohl die bevorzugten Ausführungsformen der Erfindung bei­ spielhaft beschrieben worden sind, erschließt sich dem Fach­ mann, daß verschiedene Abwandlungen, Zusätze und Ersätze mög­ lich sind, ohne vom Umfang und Geist der in den folgenden An­ sprüchen offenbarten Erfindung abzuweichen.

Claims (5)

1. Verfahren zur Herstellung eines Kondensators einer Halb­ leiterspeichervorrichtung, umfassend die Schritte:
Zubereiten eines Halbleitersubstrats, das mit einem Tran­ sistor ausgebildet ist, der einen Verunreinigungs-Diffu­ sions- oder Fehlstellenbereich hat,
aufeinanderfolgendes Ausbilden eines eingeebneten Iso­ lieroxidfilms, einer Sperrschicht und einer ersten Elek­ trodenschicht über dem Halbleitersubstrat,
Ätzen jeweils vorbestimmter Abschnitte der ersten Elek­ trodenschicht, der Sperrschicht und des Isolieroxidfilms in fortgesetzter Weise gemäß einem Ätzprozeß unter Ver­ wendung einer Kontaktlochmaske, wodurch ein erstes Kon­ taktloch ausgebildet wird,
Ausbilden von Elektrodenmaterialabstandhaltern jeweils an Seitenwänden des ersten Kontaktlochs derart, daß der Iso­ lieroxidfilm durch einen Bereich teilweise freiliegt, der durch die Elektrodenmaterialabstandhalter festgelegt ist,
Ausbilden eines zweiten Kontaktlochs zum Freilegen des Verunreinigungs-Diffusionsbereichs gemäß einem selektiven Ätzprozeß unter Verwendung der ersten Elektrodenschicht und der Elektrodenmaterialabstandhalter als Ätzbarriere,
Ausbilden einer zweiten Elektrodenschicht über der gesam­ ten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung des zweiten Kontaktlochs erhalten wird, derart, daß die zweite Elektrodenschicht sich in elektrischem Kontakt mit dem Verunreinigungs-Diffusions­ bereich befindet,
selektives Entfernen eines oberen Abschnitts der zweiten Elektrodenschicht, der um einen Bereich herum angeordnet ist, wo das erste Kontaktloch festgelegt ist, wodurch ein zweites Elektrodenschichtmuster ausgebildet wird,
Ausbilden von Oxidfilmabstandhaltern jeweils an Seiten­ wänden des zweiten Elektrodenschichtmusters,
Ätzen des zweiten Elektrodenschichtmusters, der zweiten Elektrodenschicht und der ersten Elektrodenschicht unter der Bedingung, daß die Oxidfilmabstandhalter als Ätzbar­ riere verwendet werden, bis eine obere Oberfläche der Sperrschicht freiliegt, wodurch ein erstes Elektroden­ schichtmuster und äußere und innere Elektrodenmaterial­ wände ausgebildet werden, die auf dem ersten Elektroden­ schichtmuster angeordnet sind,
Entfernen der Oxidfilmabstandhalter, wodurch obere Ober­ flächen der äußeren und inneren Elektrodenmaterialwände freigelegt werden und
aufeinanderfolgendes Ausbilden eines Dielektrizitätsfilms und einer Plattenelektrode über freiliegenden Oberflächen der äußeren und inneren Elektrodenmaterialwände, des er­ sten Elektrodenschichtmusters und der zweiten Elektroden­ schicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Elektrodenmaterialabstandhalter zur Verbesserung ihrer Ätzselektivität gegenüber dem Isolieroxidfilm aus Polysilicium bestehen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die ersten und zweiten Elektrodenschichten eine Verunrei­ nigung zum Schaffen einer guten Leitfähigkeitseigenschaft enthalten, wobei die Verunreinigung in die Elektrodenma­ terialabstandhalter beim Schritt des Ausbildens des di­ elektrischen Films diffundiert wird.
4. Verfahren zur Herstellung eines Kondensators einer Halb­ leiterspeichervorrichtung, umfassend die Schritte:
Zubereiten eines Halbleitersubstrats, das mit einem Tran­ sistor ausgebildet ist, der einen Verunreinigungs-Diffu­ sions- oder Fehlstellenbereich hat,
aufeinanderfolgendes Ausbilden eines eingeebneten Iso­ lieroxidfilms und einer ersten Elektrodenschicht über dem Halbleitersubstrat,
Ätzen jeweils vorbestimmter Abschnitte der ersten Elek­ trodenschicht und des Isolieroxidfilms in fortgesetzter Weise gemäß einem Ätzprozeß unter Verwendung einer Kon­ taktlochmaske, wodurch ein erstes Kontaktloch ausgebildet wird,
Ausbilden von Elektrodenmaterialabstandhaltern jeweils an Seitenwänden des ersten Kontaktlochs derart, daß der Iso­ lieroxidfilm teilweise durch einen Bereich freigelegt wird, der durch die Elektrodenmaterialabstandhalter fest­ gelegt ist,
Ausbilden eines zweiten Kontaktlochs zum Freilegen des Verunreinigungs-Diffusionsbereichs gemäß einem selektiven Ätzprozeß unter Verwendung der ersten Elektrodenschicht und der Elektrodenmaterialabstandhalter als Ätzbarriere,
Ausbilden einer zweiten Elektrodenschicht über der gesam­ ten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung des zweiten Kontaktlochs erhalten wird, derart, daß die zweite Elektrodenschicht sich in elektrischem Kontakt mit dem Verunreinigungs-Diffusions­ bereich befindet,
selektives Entfernen eines oberen Abschnitts der zweiten Elektrodenschicht, der um einen Bereich herum angeordnet ist, wo das erste Kontaktloch festgelegt ist, wodurch ein zweites Elektrodenschichtmuster ausgebildet wird,
Ausbilden von Oxidfilmabstandhaltern jeweils an Seiten­ wänden der zweiten Elektrodenschichtmuster,
Ätzen der zweiten Elektrodenschichtmuster, der zweiten Elektrodenschicht und der ersten Elektrodenschicht unter der Bedingung, daß die Oxidfilmabstandhalter als Ätzbar­ riere verwendet werden, bis die obere Oberfläche der Sperrschicht freiliegt, wodurch ein erstes Elektroden­ schichtmuster und äußere und innere Elektrodenmaterial­ wände ausgebildet werden, die an dem ersten Elektroden­ schichtmuster angeordnet sind,
Entfernen der Oxidfilmabstandhalter unter Verwendung ei­ nes Naßätzprozesses, wodurch obere Oberflächen der äuße­ ren und inneren Elektrodenmaterialwände freigelegt wer­ den, und
aufeinanderfolgendes Ausbilden eines dielektrischen Films und einer Plattenelektrode über freiliegenden Oberflächen der äußeren und inneren Elektrodenmaterialwände, des er­ sten Elektrodenschichtmusters und der zweiten Elektroden­ schicht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Isolieroxidfilm durch Entfernen der Oxidfilmabstand­ halter derart unterschnitten wird, daß das erste Elektro­ denschichtmuster an einem Kantenabschnitt seiner unteren Oberfläche freigelegt wird.
DE4441153A 1993-11-19 1994-11-18 Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung Expired - Fee Related DE4441153C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930024747A KR950014980A (ko) 1993-11-19 1993-11-19 반도체 소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
DE4441153A1 true DE4441153A1 (de) 1995-05-24
DE4441153C2 DE4441153C2 (de) 2003-03-27

Family

ID=19368515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4441153A Expired - Fee Related DE4441153C2 (de) 1993-11-19 1994-11-18 Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung

Country Status (4)

Country Link
US (1) US5451539A (de)
JP (1) JP2620527B2 (de)
KR (1) KR950014980A (de)
DE (1) DE4441153C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625883A1 (de) * 1996-04-12 1997-10-16 Lg Semicon Co Ltd Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE19748274B4 (de) * 1996-12-26 2005-07-14 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583069A (en) * 1994-07-08 1996-12-10 Hyundai Electronics Industries Co., Ltd. Method for making a fine annular charge storage electrode in a semiconductor device using a phase-shift mask
JP2679671B2 (ja) * 1995-03-30 1997-11-19 日本電気株式会社 半導体記憶装置の容量素子の製造方法
US5607874A (en) * 1996-02-02 1997-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a DRAM cell with a T shaped storage capacitor
US5856220A (en) * 1996-02-08 1999-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a double wall tub shaped capacitor
US6083831A (en) 1996-03-26 2000-07-04 Micron Technology, Inc. Semiconductor processing method of forming a contact pedestal, of forming a storage node of a capacitor
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5759892A (en) * 1996-09-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Formation of self-aligned capacitor contact module in stacked cyclindrical dram cell
JP2943914B2 (ja) * 1997-02-19 1999-08-30 日本電気株式会社 半導体装置およびその製造方法
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918924A1 (de) * 1988-06-10 1989-12-14 Mitsubishi Electric Corp Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
DE4424933A1 (de) * 1993-07-14 1995-01-26 Hyundai Electronics Ind Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329486A (en) * 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5362666A (en) * 1992-09-18 1994-11-08 Micron Technology, Inc. Method of producing a self-aligned contact penetrating cell plate
KR940016805A (ko) * 1992-12-31 1994-07-25 김주용 반도체 소자의 적층 캐패시터 제조 방법
KR960006718B1 (ko) * 1992-12-31 1996-05-22 현대전자산업주식회사 반도체 기억장치의 커패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3918924A1 (de) * 1988-06-10 1989-12-14 Mitsubishi Electric Corp Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
DE4424933A1 (de) * 1993-07-14 1995-01-26 Hyundai Electronics Ind Halbleiterspeichervorrichtung und Verfahren zur Herstellung derselben

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625883A1 (de) * 1996-04-12 1997-10-16 Lg Semicon Co Ltd Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE19625883C2 (de) * 1996-04-12 2001-04-19 Lg Semicon Co Ltd Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE19748274B4 (de) * 1996-12-26 2005-07-14 LG Semicon Co., Ltd., Cheongju Verfahren zur Herstellung eines Kondensators

Also Published As

Publication number Publication date
JP2620527B2 (ja) 1997-06-18
KR950014980A (ko) 1995-06-16
US5451539A (en) 1995-09-19
DE4441153C2 (de) 2003-03-27
JPH07288312A (ja) 1995-10-31

Similar Documents

Publication Publication Date Title
DE4217443C2 (de) Verfahren zur Herstellung einer DRAM-Anordnung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE4424933C2 (de) Verfahren zur Herstellung einer dynamischen Speicherzelle
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
EP1179849A2 (de) Speicherzelle und Herstellungsverfahren
DE3931711C2 (de) Dynamische Random-Access-Speicherzelle und Verfahren zur Herstellung
DE4201520A1 (de) Verfahren zur herstellung einer dram-anordnung
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE4327813C2 (de) Verfahren zur Herstellung eines DRAM's
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE3543937C2 (de)
DE4303059A1 (de)
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE4125199C2 (de) Kompakte Halbleiterspeicheranordnung, Verfahren zu deren Herstellung und Speichermatrix
DE4441166C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE10259792A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE4409718A1 (de) Kondensator für ein Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69731802T2 (de) Halbleiter-Speicherbauteil
EP0399060B1 (de) Halbleiterspeicheranordnung mit Kondensatoren mir zwei in einem Graben angeordneten Elektroden und Verfahren zu deren Herstellung
EP1030360A2 (de) Elektrische Teststruktur auf einem Halbleitersubstrat und Testverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140603