DE3918924A1

DE3918924A1 - Halbleiterspeichereinrichtung vom gestapelten kondensatortyp und herstellungsverfahren dafuer

Info

Publication number: DE3918924A1
Application number: DE3918924A
Authority: DE
Inventors: Wataru Wakamiya; Yoshinori Tanaka; Takahisa Eimori; Hiroji Ozaki; Hiroshi Kimura; Shinichi Satoh
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-06-10
Filing date: 1989-06-09
Publication date: 1989-12-14
Anticipated expiration: 2009-06-10
Also published as: DE3918924C2

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung mit gestapelten Kondensatoren, und betrifft insbesondere Verbes serungen in der Konfiguration eines gestapelten Kondensators, die ein Vergrößern der Kapazität des Kondensators ermöglichen, und betrifft ferner ein Herstellungsverfahren dafür.

Mit der enormen Verbreitung von informationsverarbeitenden Systemen wie zum Beispiel Computer, ergibt sich eine große Nachfrage nach Halbleiterspeichereinrichtungen. Dabei werden insbesondere Halbleiterspeichereinrichtungen mit großen Spei cherkapazitäten und hohen Betriebsgeschwindigkeiten benötigt. Dementsprechend wurde die Technologie im Hinblick auf hohe Packungsdichte, hohe Zugriffsgeschwindigkeit und hoher Zuver lässigkeit der Halbleiterspeichereinrichtungen entwickelt.

Ein DRAM (Dynamic Random Access Memory) stellt eine Halbleiter speichereinrichtung dar, bei der die Eingabe und Ausgabe von Speicherdaten wahlweise erfolgen kann. Im allgemeinen weist ein DRAM ein Speicherzellenfeld auf, welches ein Speichergebiet zum Speichern einer großen Anzahl von Daten darstellt, sowie periphere Schaltungen, die zur externen Eingabe/Ausgabe benötigt werden.

Fig. 16 zeigt ein Blockdiagramm eines Aufbaues eines DRAM. Gemäß dieser Figur weist der DRAM 50 ein Speicherzellenfeld 51 zum Speichern von Datensignalen, die die Speicherinformation darstel len, einen Zeilen- und Spaltenadreßpuffer 52 zum externen Empfan gen eines Adreßsignales zum Auswählen einer Speicherzelle, die eine einheitliche Speicherschaltung darstellt, einen Zeilendeko der 53 und einen Spaltendekoder 54 zum Bestimmen der Speicher zelle durch Abfragen des Adreßsignales, einen Lese-Auffrisch- Verstärker 55 zum Verstärken der in der bestimmten Speicherzelle gespeicherten Signale zum Lesen dieser Signale, einen Daten-Ein- Puffer 56 und einen Daten-Aus-Puffer 57 zur Datenein/Ausgabe, und einen Taktgenerator 58 zum Erzeugen von Taktsignalen auf.

Das Speicherzellenfeld 51 besetzt eine große Fläche auf einem Halbleiterchip, das durch eine Anordnung einer Mehrzahl von Speicherzellen, die jeweils Einheitsspeicherdaten speichern, gebildet ist. Fig. 17 stellt ein äquivalentes Schaltdiagramm von 4 Bits von Speicherzellen dar, die das Speicherzellenfeld 51 bilden. Die gezeigte Speicherzelle ist eine Speicherzelle vom 1-Transistor-1-Kondensatortyp und weist einen MOS-(Metal Oxide Semiconductor)-Transistor und ein damit verbundenes Kondensator element auf. Der Speicherzellenaufbau von diesem Typ ist einfach und ermöglicht die Verbesserung der Integrationsdichte des Spei cherzellenfeldes, so daß der Aufbau bei DRAMs mit hohen Kapazitä ten weit verbreitet ist.

Fig. 18 ist eine Draufsicht des Aufbaues des Speicherzellenfel des. Diese Figur entspricht dem äquivalenten Schaltdiagramm aus Fig. 17. Das Speicherzellenfeld weist eine Mehrzahl von Wortlei tungen 27, 27, die sich in einer Zellenrichtung erstrecken, und eine Mehrzahl von Bitleitungen 42, 42, die sich in einer Spalten richtung erstrecken, auf. Eine Speicherzelle 45 ist in der Umgebung eines Schnittpunktes einer Wortleitung 27 und einer Bitleitung 42 gebildet.

Fig. 19 ist eine entlang der Linie A-A aus Fig. 18 genommene Schnittansicht der Speicherzelle 45. Die Speicherzelle 45 weist einen Zugriffstransistor 21 und einen Kondensator 22 auf. Der Zugriffstransistor 21 weist eine Gateelektrode 4, die auf einer Hauptoberfläche eines Halbleitersubstrates 1 durch einen Gateiso lierfilm 5 a gebildet ist, und ein Paar Source- und Draingebiete 6, 6, die auf der Oberfläche des Halbleitersubstrates 1 gebildet sind, auf. Die Gateelektrode 4 wird durch einen Teil der Wort leitung 27 gebildet.

Der Kondensator 22 weist eine untere Elektrode (einen Speicher knoten) 7, einen dielektrischen Film 8 und eine obere Elektrode (eine Zellplatte) 9 auf. Ein Teil der unteren Elektrode 7 ist jeweils mit entgegengesetzten Seiten der Source- und Draingebiete 6, 6 des Zugriffstransistors 21 verbunden. Ein Ende der unteren Elektrode 7 erstreckt sich über der Gateelektrode 4 durch einen Isolierfilm 5 b. Das andere Ende der untere Elektrode 7 erstreckt sich auf der Wortleitung 27, die über einem Feldoxidfilm 3 durch den Isolierfilm 5 b gebildet ist.

Der Kondensator mit dem auf der unteren Elektrode 7 gebildeten dielektrischen Film 8 ist auf der Oberfläche des Halbleitersub strates 1 gestapelt und wird daher Stapelkondensator genannt.

Wie zu Beginn dargstellt, wird der Aufbau einer Speicherzelle des DRAM für eine hohe Integrationsdichte verkleinert. Dementspre chend wird die vom Kondensator besetzte Fläche ebenso verringert. Die Kapazität des Kondensators muß jedoch über einer vorgeschrie benen Kapazität gehalten werden. Die Kapazität des Kondensators ist proportional zu der Fläche, bei der sich der dielektrische Film 8, die untere Elektrode 7 und die obere Elektrode 9 gegen überliegen. Bei dem in Fig. 19 gezeigten Stapelkondensator 22 bilden der Oberflächenbereich P und der Seitenbereich S der unteren Elektrode 7 einen Kapazitätsabschnitt.

Im folgenden wird ein Herstellungsverfahren der Speicherzelle des in Fig. 19 gezeigten DRAM beschrieben. Fig. 20A-20D veranschau lichen in Schnittansichten die Herstellungsschritte der Speicher zelle.

Wie in Fig. 20A gezeigt, ist der aus einem Oxidfilm bestehende Feldoxidfilm 3 auf der Oberfläche des Halbleitersubstrates 1 gebildet. Ein vom Feldoxidfilm 3 umgebender Bereich stellt einen Elementebildungsbereich 2 dar.

Gemäß Fig. 20B werden auf dem Gateisolierfilm 5 a, der auf der Oberfläche des Halbleitersubstrates 1 gebildet ist, ein leitfähi ger Film aus polykristallinem Silizium und der Isolierfilm 5 b aus einem Oxidfilm abgeschieden und selektiv geätzt. Dementsprechend werden Gateelektroden 4 a, 4 b jeweils an vorbestimmten Stellen gebildet. Danach wird der Isolierfilm 5 b aus einem Oxidfilm abgeschieden. Weiterhin wird der Oxidfilm geätzt, so daß der Oberflächenbereich 2 bis auf die Gateelektrode 4 a freiliegt. Gleichzeitig bleibt der Isolierfilm 5 b bei den Seitenabschnitten der Gateelektroden 4 a, 4 b in einem selbstjustierenden Verfahren stehen. Die obere Oberflächenabschnitte und die Seitenabschnitte der Gateelektroden 4 a, 4 b sind mit dem Isolierfilm 5 b bedeckt. Ferner werden Verunreinigungen durch ein Ionenimplantationsver fahren in den umgebenden Oberflächenbereich 2 der Gateelektrode 4 a injiziert, so daß eine Verunreinigungsdiffusionsschicht 6 mit einem Leitfähigkeitstyp, der zu dem des Substrates 1 entgegenge setzt ist, gebildet wird.

Gemäß Fig. 20C wird ein leitfähiger Film 7 aus polykristallinem Silizium gebildet, der sich über die Gateelektrode 4 a zur Gate elektrode 4 b auf dem Feldoxidfilm 3 über die Diffusionsschicht 6 erstreckt.

Gemäß Fig. 20D werden eine dielektrische Schicht 8, die aus einem Mehrlagenfilm, aus einem Oxidfilm und einem Nitridfilm gebildet ist, und ein leitfähiger Film 9 aus polykristallinem Silizium abgeschieden. Der Kondensator 22 wird durch die oben beschriebe nen Herstellungsschritte gebildet.

Falls die durch ein Speicherelement besetzte fläche auf Grund eines Anstieges der Integrationsdichte proportional zu ¹/_k ist, wird die Oberflächenfläche des leitfähigen Filmes 7 ebenso proportional zu ¹/_k verringert. Wenn die Oberfläche proportional zu ¹/_k ist, ist jedoch eine Länge um die Oberfläche lediglich proportional zu ¹/_√ _k. Daher wird eine Seitenfläche des leitfähi gen Filmes 7 lediglich um ¹/_√ _k verringert, auch wenn die Dicke des Filmes gleich bleibt, so daß ein Anteilsverhältnis des Seiten abschnittes des leitfähigen Filmes 7 an der Speicherkapazität mit der Zunahme der Packungsdichte ansteigt. Falls der leitfähige Film 7 dicker gemacht wird, um die Fläche des Seitenabschnittes zu vergrößern, tritt das folgende Phänomen auf.

Der leitfähige Film 7 ist so gebildet, daß er über hohen Stufen abschnitten liegt, die durch die Gateelektrode 4 und dergleichen gebildet werden. Falls daher der Film dick wird, kann es vorkommen, daß ein unnötiger Abschnitt des leitfähigen Filmes 7 in einem Bereich 10 des Bodenabschnittes bei den Prozeßschritten zum Strukturieren des Filmes in eine vorbestimmte Gestalt stehen bleibt. Dieser Ätzrückstand 17 kann an den in Fig. 18 gezeigten Stellen auftreten, und daher gibt es das Problem, daß ein Kurzschluß mit einer benachbarten Struktur auftreten kann.

Ferner nimmt die Seitenfläche des Filmes 7 mit der dicken Ausbildung des leitfähigen Filmes 7 zu, wie in Fig. 21 gezeigt, wohingegen die Oberflächenfläche abnimmt, da die Oberfläche geglättet wird. Dementsprechend ergibt sich das Problem, daß die Kapazität des Kondensators abnimmt.

Aufgabe der Erfindung ist es, einen Aufbau eines Kondensators vorzusehen, der eine Vergrößerung der Ladungsspeicherkapazität ermöglicht.

Aufgabe ist es ferner, die Fläche, bei der sich eine Elektro denschicht und eine dielektrische Schicht des Kondensators gegen überstehen, zu vergrößern.

Aufgabe ist es ferner, die Ladungsspeicherkapazität einer Halb leiterspeichereinrichtung mit einem Stapelkondensator zu vergrößern.

Aufgabe ist es ferner, ein Herstellungsverfahren der Halbleiter speichereinrichtung mit einem Stapelkondensator mit einer größe ren Ladungsspeicherkapazität vorzunehmen.

Die Aufgabe wird durch eine Halbleiterspeichereinrichtung ent sprechend der Erfindung gelöst, die einen Kondensator mit einer vergrößerten Fläche zwischen zwei Elektrodenschichten und einer dielektrischen Schicht, die zwischen diesen beiden Elektroden schichten angeordnet ist, aufweist. Bei dem auf einer Hauptober fläche eines Halbleitersubstrates gestapelten Kondensator ist eine erste Elektrodenschicht in einem unteren Teil angeordnet gebildet, und weist eine Oberfläche mit verschiedenen Formen auf. Die Form der Oberfläche wird so ausgewählt, daß dessen Oberflä chenfläche, die die dielektrische Schicht berührt, vergrößert ist. Als ein Beispiel sind Stufenabschnitte und hervorragende Ab schnitte, die sich im wesentlichen in vertikaler Richtung erstrecken, auf der Oberfläche der ersten Elektrodenschicht gebildet. Die Oberfläche einer solchen Form vergrößert den Ladungsspeicherbereich des Kondensators, ohne die ebene Fläche des Kondensators, die auf der Oberfläche des Halbleitersubstrates besetzt wird, zu vergrößern.

Die Aufgabe wird ferner durch ein Herstellungsverfahren der Halbleiterspeichereinrichtung mit einem Stapelkondensator ent sprechend der Erfindung gelöst. Die erste Elektrodenschicht des Kondensators wird in einer Form strukturiert, daß sie auf einer Gateelektrode und einer Verbindungsschicht, die sich über einem Elementetrennbereich durch eine Isolierschicht erstreckt, liegt. Ferner wird die erste Elektrodenschicht so ausgebildet, daß sie eine Oberfläche mit einer vorbestimmten Form aufweist. Zum Beispiel wird bei der ersten Ausführungsform die erste Elektro denschicht auf dem Stufenabschnitt der Isolierschicht gebildet, nachdem eine Stufe auf der Isolierschicht gebildet worden ist. Bei einer zweiten Ausführungsform wird die erste Elektroden schicht auf einem konkaven Stufenabschnitt gebildet, nachdem die Isolierschicht partiell zur Bildung eines konkaven Stufenab schnittes geätzt worden ist. Bei einer dritten Ausführungsform wird die Isolierschicht durch isotropes Ätzen zur Bildung eines Raumes unterhalb des Endabschnittes der ersten Elektrodenschicht geätzt. Bei einer vierten Ausführungsform wird die Oberfläche der ersten Elektrodenschicht zur Bildung einer konkaven/konvexen Form auf der Oberfläche selektiv weggeätzt. Bei einer fünften Ausfüh rungsform wird durch zweifaches Anwenden eines Prozesses für die Bildung der leitfähigen Schicht für die erste Elektrodenschicht der hervorragende Abschnitt so gebildet, daß er sich in vertika ler Richtung auf der Oberfläche der ersten Elektrodenschicht erstreckt.

Diese und weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand von Figuren. Von den Figuren zeigen

Fig. 1A-1H Schnittansichten von Herstellungsschritten einer Halbleitereinrichtung entsprechend dem ersten Aus führungsbeispiel dieser Erfindung;

Fig. 2A und 2B Schnittansichten einer Form des Endabschnittes eines leitfähigen Filmes der in Fig. 1A-1H gezeigten Halbleitereinrichtung;

Fig. 3A-3E Schnittansichten von Herstellungsschritten einer Halbleitereinrichtung entsprechend dem zweiten Ausführungsbeispiel dieser Erfindung;

Fig. 4 eine Schnittansicht der Halbleitereinrichtung entsprechend dem dritten Ausführungsbeispiel dieser Erfindung;

Fig. 5 eine Schnittansicht der Halbleitereinrichtung entsprechend dem vierten Ausführungsbeispiel dieser Erfindung;

Fig. 6 eine Schnittansicht der Halbleitereinrichtung entsprechend dem fünften Ausführungsbeispiel dieser Erfindung;

Fig. 7 eine Schnittansicht der Halbleitereinrichtung entsprechend dem sechsten Ausführungsbeispiel dieser Erfindung;

Fig. 8 eine Draufsicht einer Speicherzelle eines DRAM, die das sechste Ausführungsbeispiel dieser Erfindung veranschaulicht;

Fig. 9 eine Schnittansicht, genommen entlang der Linie A-A aus Fig. 8;

Fig. 10 eine Schnittansicht, genommen entlang der Linie B-B aus Fig. 8;

Fig. 11A-11L Schnittansichten von Herstellungsschritten der Speicherzelle des in den Fig. 8-10 gezeigten DRAM;

Fig. 12 eine Schnittansicht der Speicherzelle des DRAM, die das achte Ausführungsbeispiel dieser Erfindung veranschau licht;

Fig. 13 eine Schnittansicht der hauptsächlichen Herstellungs schritte der in Fig. 12 gezeigten Speicherzelle;

Fig. 14 eine schematische Ansicht, die ein Beispiel einer Varia tion einer eben geformten, unteren Elektrode eines Konden sators der Speicherzelle entsprechend dem siebten und achten Ausführungsbeispiel veranschaulicht;

Fig. 15 eine Schnittansicht der Speicherzelle, die ein weiteres Beispiel einer Variation der unteren Elektrode des Kon densators gemäß Fig. 14 veranschaulicht;

Fig. 16 ein Blockdiagramm eines Aufbaues eines DRAM;

Fig. 17 ein äquivalentes Schaltdiagramm eines Speicherzellenfel des des in Fig. 16 gezeigten DARM;

Fig. 18 eine Draufsicht der Speicherzelle eines DRAM;

Fig. 19 eine Schnittansicht der in Fig. 18 gezeigten Speicher zelle;

Fig. 20A-20D Schnittansichten von Herstellungsschritten der Speicherzelle des DRAM;

Fig. 21 eine Schnittansicht der Herstellungsschritte zur Bildung einer leitfähigen Schicht 7 der Speicherzelle des DRAM.

Im folgenden wird unter Bezugnahme auf Fig. 1H ein Speicherzel lenaufbau eines DRAM beschrieben, der einen Stapelkondensator entsprechend dem ersten Ausführungsbeispiel dieser Erfindung aufweist.

Die Speicherzelle des DRAM ist aus einem Zugriffstransistor 21 und einem Kondensator 22 gebildet. Der Zugriffstransistor 21 weist ein Paar von Verunreinigungsdiffusionsbereichen 6, 6, die auf der Oberfläche eines Halbleitersubstrates 1 gebildet sind, und eine Gateelektrode 4 a, die durch einen dünnen Gateoxidfilm 5 a gebildet ist, auf. Die Gateelektrode 4 a ist als Teil einer Wortleitung 27 gebildet.

Der Kondensator 22 ist aus einem leitfähigen Film (einer unteren Elektrode) 7 aus einem leitfähigen Material wie zum Beispiel polykristallines Silizium, einer dielektrischen Schicht 8, die auf der Oberfläche dieses leitfähigen Filmes 7 gebildet ist, und eines leitfähigen Filmes (einer oberen Elektrode) 9 aus polykri stallinem Silizium gebildet.

Ein Teil des leitfähigen Filmes 7 ist mit einem Verunreinigungs diffusionsbereich 6 des Zugriffstransistors 21 verbunden. Weiter hin erstreckt sich der leitfähige Film 7 über die Gateelektrode 4 a zur Wortleitung 27, die über einen Feldtrennoxidfilm 3 läuft. Die Endabschnitte des leitfähigen Filmes 7 erstrecken sich auf den Gateelektroden 4 a und der Wortleitung 27 über einen Isolier film 5 b. Ebenso weist jeder der Eindabschnitte des leitfähigen Filmes 7 einen Stufenabschnitt auf, der nach oben ansteigt. Durch diesen Stufenabschnitt wird die Oberflächenfläche des leitfähigen Filmes 7 vergrößert. Unter der Annahme, daß die Dicke des Halb leiterfilmes 7 t, die Dicke des Stufenabschnittes t ₁, und die Längen des Stufenabschnittes t ₂ betragen, ist die Oberflächen fläche des in Fig. 2A gezeigten leitfähigen Filmes 7 um die Oberflächenfläche entsprechend der Dicke (t + 2t ₁ + t ₂) größer als die des in Fig. 2B gezeigten leitfähigen Filmes 7. Wie oben beschrieben, vergrößert sich die Ladungsspeicherkapazität des Kondensators durch Ausbilden des Stufenabschnittes auf dem Endabschnitt des leitfähigen Filmes 7.

Wie in Fig. 1A gezeigt, wird ein Oberflächenbereich 2, der zur Elementetrennung durch einen Isolierfilm 3, der zum Beispiel aus einem Oxidfilm hergestellt wird, umgeben ist, auf einem Halblei tersubstrat 1 gebildet.

Wie in Fig. 1b gezeigt, werden Gateelektroden 4 a, 4 b auf einem Gateisolierfilm 5 a, der auf der Oberfläche eines Halbleitersub strates 1 gebildet ist, gebildet, und dessen oberen Seitenab schnitte werden mit einem Isolierfilm 5 b überzogen. Weiterhin wird ein Paar von Verunreinigungsdiffusionsschichten 6 b auf dem Oberflächenbereich 2, das die Gateelektrode 4 a umgibt, gebildet.

Gemäß Fig. 1C wird beispielsweise ein Siliziumnitridfilm 11 abgeschieden, und daran anschließend wird ein unnötiger Abschnitt davon entfernt, so daß der Nitridfilm 11 so strukturiert wird, daß er vollständig die Isolierfilme der oberen Oberflächenab schnitte und der Seitenabschnitte der Gateelektroden 4 a, 4 b bedeckt, und große Abschnitte der Oberflächen der Verunreini gungsdiffusionsschichten 6 freigelegt sind.

Gemäß Fig. 1D wird ein Siliziumoxidfilm 12 abgeschieden und dann so strukturiert, daß dessen Endabschnitte sich unterhalb eines später gebildeten leitfähigen Filmes 7 erstrecken.

Wie in Fig. 1E gezeigt, wird ein leitfähiger Film 7 aus polykristallinem Silizium abgeschieden, wobei ein Abschnitt davon über den Oxidfilmen 12 liegt und eine Struktur bildet, die sich zwischen den Oxidfilmen 12, 12 erstreckt.

Gemäß Fig. 1F wird der Oxidfilm 12 durch eine Flüssigkeit zur Entfernung eines Oxidfilms, in der beispielsweise Hydrogenfluor säure und Ammoniumfluorid in geeigneten Anteilen gemischt sind, entfernt. Bei den Schritten des Entfernens des Oxidfilmes verhin dert der Nitridfilm 11, daß der Isolierfilm 5 b dabei weggeätzt wird.

Gemäß Fig. 1G wird eine dielektrische Schicht 8 gleichförmig auf der freigelegten Oberfläche des leitfähigen Filmes 7 zum Beispiel durch ein Niedrigdruck-CVD-Verfahren abgeschieden.

Gemäß Fig. 1H wird ein leitfähiger Film 9 durch das Niedrigdruck- CVD-Verfahren zum vollständigen Bedecken des leitfähigen Filmes 7 abgeschieden. Schließlich wird die in der Figur gezeigte Struktur erhalten.

Die Fig. 3A-3E zeigen in Schnittansichten die Schritte eines Herstellungsverfahren der Speicherzelle des DRAM entsprechend dem zweiten Ausführungsbeispiel dieser Erfindung.

Die in den Fig. 3A, 3B gezeigten Schritte sind dieselben wie die in Fig. 1A, 1B gezeigten.

Gemäß Fig. 3C wird die obere Oberfläche des Isolierfilmes 5 b zur Bildung einer Stufe 13 geätzt, wobei ein Fotolack (nicht gezeigt) oder dergleichen als Maske verwendet wird.

Gemäß Fig. 3D wird der leitfähige Film 7 so ausgebildet, daß er sich auf der Stufe 13 erstreckt.

Wie in Fig. 3E gezeigt, werden die dieleketrischen Schicht 8 und der leitfähige Film 9 nacheinander auf dem leitfähigen Film 7 gestapelt.

Auch bei dem obigen Aufbau vergrößert sich die effektive Ober flächenfläche des leitfähigen Filmes 7 entsprechend der auf der oberen Oberfläche des Isolierfilmes 5 b gebildeten Stufe 13, so daß die Speicherkapazität vergrößert werden kann.

Fig. 4 zeigt eine Schnittansicht der Speicherzelle des DRAM entsprechend dem dritten Ausführungsbeispiel dieser Erfindung.

Bei dieser Ausführungsform wird die obere Oberfläche des Isolier filmes 5 b isotrop geätzt, wobei der leitfähige Film 7 als Maske verwendet wird. Ein Abschnitt, der nicht mit dem leitfähigen Film 7 bedeckt ist, und der Isolierfilm 5 b unmittelbar unterhalb des Endes des leitfähigen Filmes 7 werden geätzt, so daß eine Stufe gebildet wird, wobei ein Abschnitt der rückseitigen Oberfläche des leitfähigen Filmes 7 freiliegt. Die dielektrische Schicht 8 und der leitfähige Film 9 werden nacheinander auf dem gebildeten Stufenabschnitt gestapelt, wobei sich der Aufbau wie in Fig. 4 ergibt.

Auch bei diesem Aufbau vergrößert sich die effektive Oberflä chenfläche des leitfähigen Filmes 7 entsprechend der auf der oberen Oberfläche des Isolierfilmes 5 b gebildeten Stufe, so daß die Speicherkapazität vergrößert werden kann.

Fig. 5 stellt ein Beispiel einer Variation des in Fig. 4 gezeigten Aufbaues dar und veranschaulicht das vierte Ausfüh rungsbeispiel dieser Erfindung. Fig. 5 zeigt einen geschnittenen Aufbau des DRAM mit einem Feldschildisolieraufbau, anstatt einem Feldisolieroxidfilm 3. Der Feldschildaufbau weist einen leitfähi gen Film 16 auf, an den ein eingebranntes Potential zur Feld schildisolierung angelegt wird, und weist einen Isolierfilm 14, der dessen oberen Abschnitt und den Seitenabschnitt bedeckt, sowie einen Isolierfilm 15, der dessen unteren Abschnitt bedeckt, auf. Die Speicherkapazität wird bei diesem Beispiel genauso wie bei dem in Fig. 4 vergrößert.

Fig. 6 zeigt eine Schnittansicht der Speicherzelle des DRAM entsprechend einem fünften Ausführungsbeispiel dieser Erfindung. Die Endabschnitte des leitfähigen Filmes 7, die sich über die Gateelektroden 4 a, 4 b erstrecken, sind dicker als die anderen Abschnitte ausgebildet. Die effektive Oberflächenfläche des leit fähigen Filmes 7 ist auf Grund der Stufe, auf der der Film dick ausgebildet ist, vergrößert, so daß die Speicherkapazität vergrö ßert werden kann. In diesem Beispiel wird der oben beschriebene Feldschildisolieraufbau verwendet.

Fig. 7 zeigt eine Schnittansicht der Speicherzelle des DRAM entsprechend dem sechsten Ausführungsbeispiel dieser Erfindung. Bei diesem Beispiel wird der Aufbau so ausgebildet, daß ein Isolierfilm 17 weiterhin auf dem Isolierfilm 5 b gebildet ist und eine Stufe auf der oberen Oberfläche des Isolierfilmes 5 b vorgesehen wird. Auch in diesem Fall wird die Stufe auf dem leitfähigen Film 7 vorgesehen, und daher wird dessen Oberflä chenfläche vergrößert.

Die Fig. 8-10 zeigen den Aufbau der Halbleitereinrichtung entsprechend dem siebten Ausführungsbeispiel dieser Erfindung. Fig. 7 zeigt eine Draufsicht des Aufbaues der Speicherzelle des DRAM; Fig. 9 zeigt eine Schnittansicht, genommen entlang der Linie A-A aus Fig. 8; und Fig. 10 zeigt eine Schnittansicht, genommen entlang der Linie B-B aus Fig. 8. Unter Bezugnahme auf diese Figuren weist eine Speicherzelle einen Zugriffstransistor 21 und einen Kondensator 22 auf. Jede Speicherzelle ist durch einen Feldisoliertrennfilm 23, der selektiv auf der Oberfläche des Halbleitersubstrates 1 gebildet ist, getrennt und isoliert.

Der Zugriffstransistor 21 weist ein Paar von Verunreinigungsbe reichen 24, 24, die auf der Oberfläche des Halbleitersubstrates 1 gebildet sind, und eine Gateelektrode 26, die durch einen dünnen Gateoxidfilm 25 gebildet ist, auf. Die Verunreinigungsbereiche 24 sind durch einen Verunreinigungsbereich 24 a mit relativ hoher Konzentration und einem weiteren Verunreinigungsbereich 24 b mit relativ niedriger Konzentration gebildet und stellen daher eine LDD-(Lightly Doped Drain = schwach dotiertes Drain)-Struktur dar. Ferner ist die Gateelektrode 26 auf einem Abschnitt einer Wortlei tung 27 gebildet.

Der Kondensator 22 ist durch eine untere Elektrode 28, die aus einem leitfähigen Material wie zum Beispiel polykristallinem Silizium hergestellt ist, einer dielektrischen Schicht 29, die auf der Oberfläche der unteren Elektrode 28 gebildet ist, und einer oberen Elektrode 30 aus polykristallinem Silizium gebildet.

Ein Abschnitt der unteren Elektrode 28 ist mit einem Verunreini gungsbereich 24 des Zugriffstransistors 21 verbunden. Ferner erstreckt sich die untere Elektrode 28 über der Gateelektrode 25 bis zur oberen Oberfläche der Wortleitung 27, die über den Feldisolieroxidfilm 23 verläuft. Zusätzlich weist deren Abschnitt einen ansteigenden Wandabschnitt 28 a auf, der sich nach oben in vertikaler Richtung erstreckt. Der ansteigende Wandabschnitt 28 a dieser unteren Elektrode 28 ist so ausgebildet, daß er auf dem Seitenabschnitt eines Hohlquaders angeordnet ist. Die Oberflä chenfläche der unteren Elektrode 28 wird durch diesen ansteigen den Wandabschnitt 28 a stark vergrößert.

Unter Bezugnahme auf die Fig. 11A-11L folgt nun die Beschrei bung der Herstellungsschritte der Speicherzelle des oben be schriebenen DRAM.

Zuerst wird gemäß Fig. 11A ein dicker Feldisolieroxidfilm 23 auf einem vorbestimmten Bereich der Oberfläche des Halbleitersubstra tes 1 unter Verwendung eins LOCOS-(Local Oxidation of Silicon = lokale Oxidation von Silizium)-Verfahrens gebildet.

Dann wird gemäß Fig. 11B die Oberfläche des Halbleitersubstrates 1 durch thermische Oxidation prozessiert, wodurch auf der Ober fläche des Halbleitersubstrates ein Oxidfilm 25 gebildet wird, der von dem Feldisolieroxidfilm 23 umgeben ist. Dann wird eine mit Phosphor dotierte polykristalline Siliziumschicht 31 durch das Niedrigdruck-CVD-Verfahren gebildet. Auf dessen Oberfläche wird dann ein Isolierfilm 32 durch das Niedrigdruck-CVD-Verfahren gebildet.

Weiterhin werden gemäß Fig. 11C durch Anwenden eines fotolitho graphischen Verfahrens und eines Trockenätzverfahrens der Iso lierfilm 32, die polykristalline Siliziumschicht 31 und der Oxidfilm 25 in einer vorgeschriebenen Form strukturiert. Dementsprechend werden ein Gateoxidfilm 25, eine Gateelektrode 26 und eine Wortleitung 27 des Zugriffstransistors 21 gebildet.

Wie in Fig. 11D gezeigt, werden Verunreinigungsionen 33 auf der Oberfläche des Halbleitersubstrates 1 unter Verwendung der struk turierten Gateelektrode 26 oder dergeichen als Maske implan tiert. Im Halbleitersubstrat 1 werden Verunreinigungsbereiche 24 b, 24 b mit niedriger Konzentration gebildet.

Ferner wird gemäß Fig. 11E ein Isolierfilm 34 wie zum Beispiel ein Oxidfilm vollständig durch Verwenden des Niedrigdruck-CVD- Verfahrens abgeschieden.

Wie in Fig. 11 gezeigt, wird der Isolierfilm 34 selektiv durch anisotopes Ätzen entfernt. Dementsprechend verbleiben die Iso lierfilme 23, 24 lediglich an den oberen Oberflächen und den seitlichen Oberflächen der Gateelektrode 26 und der Wortleitung 27.

Daran anschließend werden gemäß Fig. 11G Verunreinigungsionen 35 mit hoher Konzentration in die Oberfläche des Halbleitersubstra tes 1 implantiert, wobei die Gateleketrode 26 und die Wortleitung 27, die mit den Isolierfilm 32, 34 bedeckt sind, als Maske verwendet werden. Dementsprechend wird auf der Oberfläche des Halbleitersubstrates 1 ein Verunreinigungsbereich 24 a mit hoher Konzentration gebildet, wobei gleichzeitig der LDD-Aufbau gebil det wird.

Als nächstes wird gemäß Fig. 11H durch das Niedrigdruck-CVD- Verfahren ein Nitridfilm 35 auf der ganzen Oberfläche des Halbleitersubstrates 1 abgeschieden. Dieser Nitridfilm 35 wird dann in einer vorbestimmten Form strukturiert.

Wie in Fig. 11I gezeigt, wird durch Anwenden des Niederdruck-CVD- Verfahrens eine polykristalline Siliziumschicht auf den Oberflä chen des Nitridfilmes 35 und dergleichen abgeschieden. Diese polykristalline Siliziumschicht wird dann in einer vorbestimmten Form durch das fotolithographische Verfahren und das Ätzverfahren zur Bildung einer unteren Elektrode 28 strukturiert. Beide Endabschnitte der unteren Elektrode 28 werden jeweils so struktu riert, daß sie sich auf dem Nitridfilm 35 erstrecken.

Ferner wird gemäß Fig. 11J durch das CVD-Verfahren ein Isolier film 36 dick auf der oberen Oberfläche der unteren Elektrode 28 oder dem Nitridfilm 35 abgeschieden. Die Dicke des Isolierfilmes 36 definiert die Höhe des ansteigenden Wandabschnittes 28 a der unteren Elektrode 28, die in den nachfolgenden Schritten gebildet wird. Dann wird ein Öffnungsabschnitt 37 in einer vorbestimmten Stelle des Isolierfilmes 36 gebildet. Zusätzlich wird auf der Oberfläche des Isolierfilmes 36 und in dem Öffnungsabschnitt 37 durch das Niedrigdruck-CVD-Verfahren eine polykristalline Sili ziumschicht 38 abgeschieden.

Unter Bezugnahme auf Fig. 11K wird die polykristalline Sili ziumschicht 38 selektiv durch anisotropes Ätzen entfernt. Dementsprechend wird die auf der ebenen Oberfläche des Isolier filmes 36 und auf der oberen Oberfläche der unteren Elektrode 28 abgeschiedene polykristalline Siliziumschicht 38 selektiv ent fernt, und die auf der inneren Seitenoberfläche des Öffnungsab schnittes 37 des Isolierfilmes 36 abgeschiedene polykristalline Siliziumschicht 38 verbleibt selektiv. Entsprechend diesem Ätz schritt wird der ansteigende Wandabschnitt 28 a der unteren Elektrode integriert mit der unteren Elektrode 28 gebildet.

Ferner wird gemäß Fig. 11L, nachdem der Isolierfilm 36 entfernt worden ist, ein Nitridfilm durch Anwenden des Niederdruck-CVC- Verfahrens vollständig abgeschieden. Daran anschließend wird das Halbleitersubstrat 1 in einer Sauerstoffatmosphäre thermisch prozessiert, wobei ein Abschnitt des abgeschiedenen Nitridfilmes oxidiert wird, so daß ein dielektrischer Film 29 aus einem zusammengesetzten Film eines Nitridfilmes und eines Oxidfilmes gebildet wird. Dieser dielektrische Film 29 wird vom vollständi gen Bedecken der Oberflächen der unteren Elektroden 28, 28 a gebildet. Dann wird eine polykristalline Siliziumschicht 39 durch Verwenden des Niederdruck-CVD-Verfahrens abgeschieden. Daran anschließend werden die polykristalline Siliziumschicht 39 und der dielektrische Film 28 in einer vorbestimmten Form strukturiert. Ferner wird durch das CVD-Verfahren ein Zwischen schichtisolierfilm 40 wie zum Beispiel ein Oxidfilm auf der ganzen Oberfläche dick abgeschieden. In dem Zwischenschichtiso lierfilm 40 wird ein Kontaktloch 41 gebildet. Ein Wolframfilm 43 wird selektiv in dem Kontaktloch 41 durch das CVD-Verfahren gebildet. Zusätzlich wird ein Wolframsilizidfilm 44 und derglei chen auf der Oberfläche des Wolframfilmes 43 und der Oberfläche des Zwischenschichtisolierfilmes 40 durch Verwenden eines Sput terverfahrens abgeschieden und in einer vorbestimmten Form struk turiert. Entsprechend diesem Schritt wird eine Bitleitung 42 gebildet. Die Speicherzelle des DRAM wird entsprechend den vorher gehenden Schritten hergestellt.

Für eine Verbindungsschicht wie zum Beispiel die Bitleitung 42 in dem oben beschriebenen Ausführungsbeispiel kann beispielsweise ein polykristalliner Siliziumschichtfilm, ein Metallsilizidfilm, ein Metallfilm, ein TiN-(Titannitrid)-Film oder ein damit zusam mengesetzter Film verwendet werden.

Fig. 12 zeigt eine Schnittansicht der Speicherzelle des DRAM entsprechend dem achten Ausführungsbeispel dieser Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem oben be schriebenen siebten Ausführungsbeispiel dadurch, daß ein hervor ragender bzw. hervorspringender Abschnitt 28 b gebildet wird, der sich ferner in einer horizontalen Richtung auf dem ansteigenden Wandabschnitt 28 a der unteren Elektrode 28 erstreckt. Die äußere Oberfläche der unteren Elektrode 28 wird durch diesen hervorra genden Abschnitt 28 b weiter vergrößert. Damit wird die entspre chende Kontaktfläche mit dem dielektrischen Film 29 ebenso vergrößert.

Fig. 13 zeigt eine Schnittansicht eines Hauptteiles der Herstel lungsschritte der unteren Elektrode 28 der Speicherzelle des in Fig. 12 gezeigten DRAM und entspricht den Schritten nach den Fig. 11J und 11K des oben beschriebenen siebten Ausführungsbeispieles. Das heißt, die polykristalline Siliziumschicht 38 wird auf der inneren Oberfläche des Öffnungsabschnittes 37, der in dem Isolierfilm 36 gebildet ist, und auf der Oberfläche des Isolierfilmes 36 gebildet. Anschließend wird auf der Oberfläche der polykristalli nen Siliziumschicht 38 eine Fotolackstruktur 44 mit einer vorbe stimmten Form gebildet. Ferner wird die polykristalline Sili ziumschicht 38 unter Verwendung der Fotolackstruktur 44 als Maske selektiv entfernt. Der hervorragende Abschnitt 28 b der unteren Elek trode 28 wird entsprechend diesem fotolithographischen Schritt und dem Ätzschritt gebildet.

Fig. 14 veranschaulicht ein Beispiel einer Variation des eben flächig geformten, ansteigenden Wandabschnittes 28 a des Kondensa tors der in den Fig. 8-10 und 12 gezeigten Halbleitereinrichtung. Das heißt, die Grundfläche des ansteigenden Wandabschnittes 28 a des oben beschriebenen Kondensators ist zum Beispiel rechteckig, wie in einer Draufsicht gemäß Fig. 8 gezeigt. Der ansteigende Wandab schnitt 28 a der unteren Elektrode des Kondensators kann jedoch wie in Fig. 14 gezeigt beispielsweise elliptisch, oder auch kreisförmig sein.

Schließlich zeigt Fig. 15 eine Schnittansicht eines Falles, bei dem der ansteigende Wandabschnitt 28 a der unteren Elektrode 28 des Kondensators des DRAM nicht hohlförmig, sondern von massi ver, zylindrischer Form ist. Eine solche Form ist vorteilhaft, wenn ein Elementeaufbau der Speicherzelle verkleinert wird. Ferner kann die Grundform dieses ansteigenden Wandabschnittes 28 a ein Quader oder ein Ellipsoid sein, und ist nicht auf einen Zylinder begrenzt.

Wie bis hierher beschrieben, werden bei dieser Erfindung durch Vorsehen von Stufenabschnitten, ansteigenden Abschnitten oder dergleichen auf den beiden Endabschnitten der unteren Elektroden 7, 28 des Kondensators dessen Oberflächenflächen vergrößert, und ebenso ein Anstieg der besetzten Grundfläche vermieden. Dement sprechend wird die Fläche, bei der sich die unteren Elektroden und der dielektrische Film gegenüberstehen, vergrößert, so daß die Ladungsspeicherkapazität des Kondensators vergrößert werden kann.

Wie bis hierher beschrieben, weist entsprechend dieser Erfindung ein erster leitfähiger Film auf einem ersten Isolierfilm zumin dest entweder Abschnitte neben dem ersten Isolierfilm oder Stufen auf dessen Oberfläche auf. Dementsprechend wird die Oberflächen fläche des ersten leitfähigen Filmes vergrößert. Damit kann eine Halbleitereinrichtung mit weniger Kurzschlüssen und einer vergrö ßerten Kapazität, ohne den leitfähigen Film dick zu machen, so wie ein Herstellungsverfahren der Halbleitereinrichtung vorgese hen werden.

Claims

1. Kondensator einer Halbleiterspeichereinrichtung mit:

- einem Halbleitersubstrat (1) mit einem leitfähigen Bereich (6) auf einer Hauptoberfläche des Halbleitersubstrates (1),
- einer auf der Hauptoberfläche des Halbleitersubstrates gebildeten Isolierschicht (5 a),
- einer ersten Elektrodenschicht (7), die so gebildet ist, daß sie sich auf einer Hauptoberfläche der Isolierschicht und auf dem leitfähigen Bereich erstreckt,
- einer dielektrischen Schicht (8), die eine Oberfläche der ersten Elektrodenschicht bedeckt,
- einer zweiten Elektrodenschicht (9), die auf einer Oberfläche der dielektrischen Schicht gebildet ist,

dadurch gekennzeichnet, daß eine obere Oberfläche eines Abschnittes der ersten Elektrodenschicht, wobei der Abschnitt auf der Isolierschicht angeordnet ist, eine Stufe (13) aufweist.

2. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die Isolierschicht einen Stufenabschnitt auf der Oberfläche der Isolierschicht aufweist, und sich die erste Elektrodenschicht auf der Oberfläche des Stufenabschnittes der Isolierschicht zur Bildung der Stufe erstreckt.

3. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der ersten Elektrodenschicht sich zum Bilden der Stufe partiell ändert.

4. Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß der leitfähige Bereich (6) entweder ein Sourcegebiet oder ein Draingebiet eines MOS-Transistors darstellt, und die Isolierschicht so gebildet ist, daß sie eine Oberfläche einer Gateelektrode (4 a) des MOS-Transistors bedeckt.

5. Kondensator einer Halbleiterspeichereinrichtung mit:

- einem Halbleitersubstrat (1) mit einem leitfähigen Bereich (6, 24 a, 24 b) auf einer Hauptoberfläche des Halbleitersubstrates (1),
- einer auf der Hauptoberfläche des Halbleitersubstrates gebildeten Isolierschicht (5 a, 25),
- einer ersten Elektrodenschicht (7, 28), die so gebildet ist, daß sie sich auf einer Hauptoberfläche der Isolierschicht und auf dem leitfähigen Bereich erstreckt,
- einer dielektrischen Schicht (8, 29), die eine Oberfläche der ersten Elektrodenschicht bedeckt,
- einer zweiten Elektrodenschicht (9, 30), die auf einer Ober fläche der dielektrischen Schicht gebildet ist,

dadurch gekennzeichnet, daß die erste Elektrodenschicht einen hervorragenden Abschnitt (28 a, 28 b), der sich von der Oberfläche der Isolierschicht weg erstreckt, aufweist, und die dielektrische Schicht und die zweite Elektrodenschicht so gebildet sind, daß sie den hervorragenden Abschnitt umgeben.

6. Kondensator nach Anspruch 5, dadurch gekennzeichnet, daß der hervorragende Abschnitt der ersten Elektrodenschicht (7) so gebildet ist, daß er sich im wesentlichen parallel zur Hauptober fläche des Halbleitersubstrates erstreckt.

7. Kondensator nach Anspruch 5, dadurch gekennzeichnet, daß der hervorragende Abschnitt (28 a) der ersten Elektrodenschicht (28) so gebildet ist, daß er sich im wesentlichen vertikal zur Hauptoberfläche des Halbleitersubstrates erstreckt.

8. Kondensator nach Anspruch 7, dadurch gekennzeichnet, daß der hervorragende Abschnitt der ersten Elektrodenschicht, der im wesentlichen vertikal zur Hauptoberfläche des Halbleitersubstra tes gebildet ist, eine Wand darstellt, die sich nacheinander so erstreckt, daß sie einen vorbestimmten Raum umgibt.

9. Kondensator nach Anspruch 8, dadurch gekennzeichnet, daß die Wand (28 a), die durch den hervorragenden Abschnitt der ersten Elektrode dargestellt ist, so gebildet ist, daß sie einen kubischen Raum umgibt.

10. Kondensator nach Anspruch 8, dadurch gekennzeichnet, daß die Wand (28 a), die durch den hervorragenden Abschnitt der ersten Elektrode dargestellt ist, so gebildet ist, daß sie einen zylin drischen Raum umgibt.

11. Kondensator nach Anspruch 5, dadurch gekennzeichnet, daß der leitfähige Bereich (24 a, 24 b) entweder ein Sourcebereich oder ein Drainbereich eines MOS-Transistors darstellt, und die Isolier schicht so gebildet ist, daß sie eine Oberfläche einer Gateelek trode (26, 27) des MOS-Transistors bedeckt.

12. Halbleiterspeichereinrichtung mit:

- einem Halbleitersubstrat (1) von einem ersten Leitfähigkeitstyp mit einer Hauptoberfläche und einem Elementetrennbereich (23), der auf der Hauptoberfläche des Substrates gebildet ist,
- einer Mehrzahl von Wortleitungen (27), die sich in einer vorbestimmten Richtung auf der Hauptoberfläche des Halbleiter substrates erstrecken,
- einer Mehrzahl von Bitleitungen (42), die sich in einer Richtung erstrecken, in der sie die Wortleitungen überschneiden, und
- einer Mehrzahl von Speicherzellen, die auf der Hauptober fläche des Halbleitersubstrates in der Umgebung eines überschnei denden Abschnittes der Wortleitungen und der Bitleitungen gebil det ist, wobei jede der Mehrzahl von Speicherzellen aufweist:

einen Zugriffstransistor (21) mit einem Paar von Verunreinigungs bereichen (24 a, 24 b) vom zweiten Leitfähigkeitstyp, die auf der Hauptoberfläche des Halbleitersubstrates mit einem vorbestimmten Abstand voneinander gebildet sind, und eine Gateelektrode (26), die auf der Hauptoberfläche zwischen den Verunreinigungsbereichen durch einen Gateisolierfilm (25) gebildet ist, und einen Kondensa tor, der aufweist: eine erste Elektrodenschicht (28, 28 a, 28 b), deren ein Ende sich über die Gateelektrode durch eine Isolier schicht (32) erstreckt, deren anderes Ende sich über die Wortlei tungen (27), die entlang der oberen Oberfläche des Elementetrenn bereiches (23) durch die Isolationsschicht (32) verlaufen, erstreckt, wobei deren Abschnitt mit einem der Verunreinigungs bereiche (24 a, 24 b) verbunden ist, und ein hervorragender Abschnitt (28 a) so gebildet ist, daß er sich in einer Richtung im wesentlichen vertikal zur Hauptoberfläche des Halbleitersubstra tes erstreckt und eine Wand bildet, die sich nacheinanderfolgend so erstreckt, daß sie einen vorbestimmten Raum umgibt; eine dielektrische Schicht (29), die die obere Oberfläche der ersten Elektrodenschicht bedeckt, und eine zweite Elektrodenschicht (29), die auf der Oberfläche der dielektrischen Schicht gbildet ist.

13. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit einer Speicherzelle, die einen Zugriffstransistor und einen Kondensator aufweist, gekennzeichnet durch die Schritte:

- Bilden eines Gateisolierfilmes (5 a, 25) auf einer Hauptoberfläche eines Halbleitersubstrates (1) mit einem Elementetrennbereich (3, 23),
- Bilden einer Gateelektrode (4, 26) und einer Verbindungsschicht (4 b, 27) durch Bilden und Strukturieren einer leitfähigen Schicht auf dem Gateisolierfilm und dem Elementetrennbereich,
- Bilden eines Paares von Verunreinigungsbereichen (6, 24 a, 24 b) durch Ionenimplantation von Verunreinigungen in das Halbleitersubstrat, wobei die Gateelektrode als Maske verwendet wird,
- Bedecken der Oberflächen und der seitlichen Oberflächen der Gateelektrode und der Verbindungsschicht mit einer Isolierschicht (5 b, 32),
- Bilden einer ersten Elektrodenschicht (7, 28) auf der Oberfläche der Verunreinigungsbereiche und der Oberfläche der Isolierschicht,
- Bilden eines hervorragenden Abschnittes (28 a) auf der ersten Elektrodenschicht,
- Bilden einer dielektrischen Schicht (8, 29) auf der Oberfläche der ersten Elektrodenschicht, und
- Bilden einer zweiten Elektrodenschicht (9, 30) auf der Oberfläche der dielektrischen Schicht.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Bildens des hervorragenden Abschnittes auf der ersten Elektrodenschicht die Schritte aufweist:

- Bilden einer weiteren Isolierschicht (12), die einen vorbestimmten Bereich auf der Oberfläche der Isolierschicht bedeckt, auf der Oberfläche der Isolierschicht, die die Oberflächen der Gateelektrode und der Verbindungsschicht bedeckt,
- Bilden einer ersten Elektrodenschicht (7) mit einem hervorragenden Abschnitt, deren beiden Endabschnitte sich auf der Oberfläche der weiteren Isolierschicht durch Bilden und Strukturieren einer leitfähigen Schicht auf den Oberflächen der Verunreinigungsbereiche, der Isolierschicht und der weiteren Isolierschicht erstrecken, und
- Bilden eines Raumes unterhalb des hervorragenden Abschnittes der ersten Elektrodenschicht durch Entfernen der weiteren Isolierschicht.

15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Bildes der ersten Elektrodenschicht die Schritte aufweist:

- Bilden einer ersten Elektrodenschicht (7) durch Bilden und Strukturieren einer leitfähigen Schicht auf der Oberfläche der Verunreinigungsbereiche und der Oberfläche der Isolierschicht, und
- Bilden eines Raumes unterhalb der beiden Endabschnitte der ersten Elektrodenschicht durch Entfernen der Oberfläche der Isolierschicht, die nicht mit der ersten Elektrodenschicht bedeckt ist, durch isotropes Ätzen um einen vorbestimmten Betrag.

16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Bildens des hervorragenden Abschnittes auf der ersten Elektrodenschicht die Schritte aufweist:

- Bilden einer ersten Elektrodenschicht (7) durch Bilden und Strukturieren einer leitfähigen Schicht auf der Oberfläche der Verunreinigungsbereiche und der Oberfläche der Isolierschicht, und
- Bilden eines Stufenabschnittes auf der Oberfläche der ersten Elektrodenschicht durch selektives Wegätzen eines vorbestimmten Bereiches der Oberfläche der ersten Elektrodenschicht um einen vorbestimmten Betrag.

17. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Bildens des hervorragenden Abschnittes auf der ersten Elektrodenschicht die Schritte aufweist:

- Bilden einer leitfähigen Schicht (28) auf den Oberflächen der Verunreinigungsbereiche und der Oberfläche der Isolierschicht, die in einer vorbestimmten Form strukturiert werden soll,
- Bilden einer weiteren Isolierschicht (36) bis zu einer bestimmten Dicke auf den Oberflächen der Isolierschicht und der leitfähigen Schicht,
- Bilden eines Öffnungsabschnittes (37) bis zur Oberfläche der leitfähigen Schicht in der weiteren Isolierschicht hinab,
- Bilden einer weiteren leitfähigen Schicht (38) auf der Oberfläche der weiteren Isolierschicht, der inneren Seitenoberfläche des Öffnungsabschnittes, und der Oberfläche der leitfähigen Schicht, die bei einem Bodenabschnitt des Öffnungs abschnittes freiliegt, und
- Stehenlassen lediglich der weiteren leitfähigen Schicht, die auf der inneren Seitenoberfläche des Öffnungsabschnittes gebildet ist, durch anisotropes Ätzen der weiteren leitfähigen Schicht.

18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß der Schritt des Bildens des hervorragenden Abschnittes auf der ersten Elektrodenschicht die Schritte aufweist:

- Bilden einer leitfähigen Schicht (28) auf den Oberflächen der Verunreinigungsbereiche und der Oberfläche des Isolierfilmes, der in einer vorbestimmten Form strukturiert werden soll,
- Bilden einer weiteren Isolierschicht (36) bis zu einer relativen Dicke auf den Oberflächen des Isolierfilmes und der leitfähigen Schicht,
- Bilden eines Öffnungsabschnittes (37) hinab zur Oberfläche der leitfähigen Schicht in der weiteren Isolierschicht,
- Bilden einer weiteren leitfähigen Schicht (44) auf der Oberläche der weiteren Isolierschicht, der inneren Seitenoberfläche des Öffnungsabschnittes, und der Oberfläche der leitfähigen Schicht, die bei dem Bodenabschnitt des Öffnungsabschnittes freiliegt,
- Bilden einer Lackstruktur einer vorbestimmten Form auf der Oberfläche der weiteren leitfähigen Schicht, und Ätzen der weiteren leitfähigen Schicht unter Verwendung der Lackstruktur als Maske, und Bilden einer ersten Elektrodenschicht, wobei der Endabschnitt der weiteren leitfähigen Schicht auf einer ebenen Oberfläche der weiteren Isolierschicht gebildet ist.

19. Verfahren zur Herstellung einer Halbleiterspeichereinrichtung mit einer Speicherzelle, die einen Zugriffstransistor und einen Kondensator aufweist, gekennzeichnet durch die Schritte:

- Bilden eines Gateisolierfilmes (5 a) auf einer Hauptoberfläche eines Halbleitersubstrates (1), das einen Elementetrennbereich (3) aufweist,
- Bilden einer Gateelektrode (4 a) und einer Verbindungsschicht (4 b) durch Bilden und Strukturieren einer leitfähigen Schicht auf dem Gateisolierfilm und dem Elementetrennbereich,
- Bilden eines Paares von Verunreinigungsbereichen (6, 6) durch Ionenimplantation von Verunreinigungen in das Halbleitersubstrat, wobei die Gateelektrode als Maske verwendet wird,
- Bedecken der Oberflächen und der Seitenoberflächen der Gate elektrode und der Verbindungsschicht mit einem Isolierfilm (5 b),
- Bilden eines Stufenabschnittes (13) auf der Oberfläche der Isolierschicht,
- Bilden einer ersten Elektrodenschicht (7) auf der Oberfläche der Isolierschicht,
- Bilden einer dielektrischen Schicht (8) auf der Oberfläche der ersten Elektrodenschicht, und
- Bilden einer zweiten Elektrodenschicht (9) auf der Oberfläche der dielektrischen Schicht.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Schritt des Bildens des Stufenabschnittes auf der ersten Elektrodenschicht die Schritte aufweist:

- Entfernen eines Abschnittes auf dem Oberflächenbereich der Isolierschicht, die die Oberflächen der Gateelektrode und der Verbindungsschicht bedeckt, bis zu einer vorbestimmten Dicke und Bilden eines Stufenabschnittes auf der Oberfläche der Isolierschicht, und
- Bilden einer leitfähigen Schicht (7) auf den Oberflächen der Verunreinigungsbereiche und auf der Oberfläche der Isolierschicht und Bilden einer ersten Elektrodenschicht (7) mit einem Stufenabschnitt (13), der der Form der Stufe der Isolierschicht auf der Oberfläche der ersten Elektrodenschicht folgt.