DE3943617C2 - DRAM und Herstellungsverfahren dafür - Google Patents

Description

Die Erfindung betrifft einen DRAM mit einem Zugriffstransistor und einem Kondensator nach dem Oberbegriff des Patentanspruchs 1 und ferner ein Herstellungsverfahren für den DRAM.

Mit der enormen Verbreitung von informationsverarbeitenden Systemen, wie zum Beispiel Computer, ergibt sich eine große Nachfrage nach Halbleiterspeichereinrichtungen. Dabei werden insbesondere Halbleitereinrichtungen mit großen Speicherkapazitäten und hohen Betriebsgeschwindigkeiten benötigt. Dementsprechend wurde die Technologie im Hinblick auf hohe Packungsdichte, hohe Zugriffsgeschwindigkeit und hoher Zuverlässigkeit der Halbleiterspeichereinrichtungen entwickelt.

Ein DRAM (Dynamic Random Access Memory) stellt eine Halbleiterspeichereinrichtung dar, bei der die Eingabe und Ausgabe von Speicherdaten wahlweise erfolgen kann. Im allgemeinen weist ein DRAM ein Speicherzellenfeld auf, welches ein Speichergebiet zum Speichern einer großen Anzahl von Daten darstellt, sowie periphere Schaltungen, die zur externen Eingabe/Ausgabe benötigt werden.

Aus der US-PS 4 742 018 ist ein DRAM nach dem Oberbegriff des Patentanspruchs 1 bekannt. Insbesondere ist die Wortleitung und die Gateelektrode mit Isolierfilm bedeckt. Die untere Elektrode des Kondensators erstreckt sich direkt auf den Isolierfilm sowie auf dem dotierten Bereich.

Aus der EP 0 295 709 A2 ist ein DRAM bekannt. Der DRAM weist einen Zugriffstransistor und einen Kondensator auf. Die untere Elektrode des Kondensators weist hervorragende, eine Wand bildende Abschnitte auf. Die obere Elektrode des Kondensators ist die untere Elektrode umgebend ausgebildet, so daß die obere Elektrode des Kondensators auf den Isolierfilm auf der Wortleitung und auf der Gateelektrode angeordnet ist.

Es ist Aufgabe der Erfindung, einen DRAM mit einem Zugriffstransistor und einem Kondensator vorzusehen, bei dem die Ladungsspeicherkapazität des Kondensators vergrößert wird, und ein Herstellungsverfahren für einen derartigen DRAM anzugeben.

Diese Aufgabe wird durch einen DRAM mit den Merkmalen des Patentanspruchs 1 und ein Verfahren mit den Merkmalen des Patentanspruchs 5 gelöst.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen

Fig. 1 eine Draufsicht einer Speicherzelle eines DRAM, die ein erstes Ausführungsbeispiel dieser Erfindung veranschaulicht,

Fig. 2 eine Schnittansicht, genommen entlang der Linie A-A aus Fig. 1,

Fig. 3 eine Schnittansicht, genommen entlang der Linie B-B aus Fig. 1,

Fig. 4A-4L Schnittansichten von Herstellungsschritten der Speicherzelle des in den Fig. 1-3 gezeigten DRAM,

Fig. 5 eine Schnittansicht der Speicherzelle des DRAM, die ein zweites Ausführungsbeispiel dieser Erfindung veranschaulicht,

Fig. 6 eine Schnittansicht der hauptsächlichen Herstellungsschritte der in Fig. 5 gezeigten Speicherzelle,

Fig. 7 eine schematische Ansicht, die ein Beispiel einer Variation einer eben geformten, unteren Elektrode eines Kondensators der Speicherzelle entsprechend dem ersten und zweiten Ausführungsbeispiel veranschaulicht.

Die Fig. 1-3 zeigen den Aufbau der Halbleitereinrichtung entsprechend dem ersten Ausführungsbeispiel dieser Erfindung. Fig. 1 zeigt eine Draufsicht des Aufbaues der Speicherzelle des DRAM; Fig. 2 zeigt eine Schnittansicht, genommen entlang der Linie A-A aus Fig. 1; und Fig. 3 zeigt eine Schnittansicht, genommen entlang der Linie B-B aus Fig. 1. Unter Bezugnahme auf diese Figuren weist eine Speicherzelle einen Zugriffstransistor 21 und einen Kondensator 22 auf. Jede Speicherzelle ist durch einen Feldisoliertrennfilm 23, der selektiv auf der Oberfläche des Halbleitersubstrates 1 gebildet ist, getrennt und isoliert.

Der Zugriffstransistor 21 weist ein Paar von Verunreinigungsbereichen 24, 24, die auf der Oberfläche des Halbleitersubstrates 1 gebildet sind, und eine Gateelektrode 26, die durch einen dünnen Gateoxidfilm 25 gebildet ist, auf. Die Verunreinigungsbereiche 24 sind durch einen Verunreinigungsbereich 24a mit relativ hoher Konzentration und einem weiteren Verunreinigungsbereich 24b mit relativ niedriger Konzentration gebildet und stellen daher eine LDD-(Lightly Doped Drain = schwach dotiertes Drain)-Struktur dar. Ferner ist die Gateelektrode 26 auf einem Abschnitt einer Wortleitung 27 gebildet.

Der Kondensator 22 ist durch eine untere Elektrode 28, die aus einem leitfähigen Material, wie zum Beispiel polykristallinem Silizium, hergestellt ist, einer dielektrischen Schicht 29, die auf der Oberfläche der unteren Elektrode 28 gebildet ist, und einer oberen Elektrode 30 aus polykristallinem Silizium gebildet.

Ein Abschnitt der unteren Elektrode 28 ist mit einem Verunreinigungsbereich 24 des Zugriffstransistors 21 verbunden. Ferner erstreckt sich die untere Elektrode 28 über der Gateelektrode 25 bis zur oberen Oberfläche der Wortleitung 27, die über den Feldisolieroxidfilm 23 verläuft. Zusätzlich weist deren Abschnitt einen ansteigenden Wandabschnitt 28a auf, der sich nach oben in vertikaler Richtung erstreckt. Der ansteigende Wandabschnitt 28a dieser unteren Elektode 28 ist so ausgebildet, daß er auf dem Seitenabschnitt eines Hohlquaders angeordnet ist. Die Oberflächenfläche der unteren Elektrode 28 wird durch diesen ansteigenden Wandabschnitt 28a stark vergrößert.

Unter Bezugnahme auf die Fig. 4A-4L folgt nun die Beschreibung der Herstellungsschritte der Speicherzelle des oben beschriebenen DRAM.

Zuerst wird gemäß Fig. 4A ein dicker Feldisolieroxidfilm 23 auf einem vorbestimmten Bereich der Oberfläche des Halbleitersubstrates 1 unter Verwendung eines LOCOS-(Local Oxidation of Silicon = lokale Oxidation von Silizium)-Verfahrens gebildet.

Dann wird gemäß Fig. 4B die Oberfläche des Halbleitersubstrates 1 durch thermische Oxidation prozessiert, wodurch auf der Oberfläche des Halbleitersubstrates ein Oxidfilm 25 gebildet wird, der von dem Feldisolieroxidfilm 23 umgeben ist. Dann wird eine mit Phosphor dotierte polykristalline Siliziumschicht 31 durch das Niedrigdruck-CVD-Verfahren gebildet. Auf dessen Oberfläche wird dann ein Isolierfilm 32 durch das Niedrigdruck-CVD-Verfahren gebildet.

Weiterhin werden gemäß Fig. 4C durch Anwenden eines fotolithographischen Verfahrens und eines Trockenätzverfahrens der Isolierfilm 32, die polykristalline Siliziumschicht 31 und der Oxidfilm 25 in einer vorgeschriebenen Form strukturiert. Dementsprechend werden ein Gateoxidfilm 25, eine Gateelektrode 26 und eine Wortleitung 27 des Zugriffstransistors 21 gebildet.

Wie in Fig. 4D gezeigt, werden Verunreinigungsionen 33 auf der Oberfläche des Halbleitersubstrates 1 unter Verwendung der strukturierten Gateelektrode 26 oder dergleichen als Maske implantiert. Im Halbleitersubstrat 1 werden Verunreinigungsbereiche 24b, 24b mit niedriger Konzentration gebildet.

Ferner wird gemäß Fig. 4E ein Isolierfilm 34 wie zum Beispiel ein Oxidfilm vollständig durch Verwenden des Niedrigdruck-CVD- Verfahrens abgeschieden.

Wie in Fig. 4F gezeigt, wird der Isolierfilm 34 selektiv durch anisotopes Ätzen entfernt. Dementsprechend verbleiben die Isolierfilme 23, 34 lediglich an den oberen Oberflächen und den seitlichen Oberflächen der Gateelektrode 26 und der Wortleitung 27.

Daran anschließend werden gemäß Fig. 4G Verunreinigungsionen 35′ mit hoher Konzentration in die Oberfläche des Halbleitersubstrates 1 implantiert, wobei die Gateelektrode 26 und die Wortleitung 27, die mit den Isolierfilmen 32, 34 bedeckt sind, als Maske verwendet werden. Dementsprechend wird auf der Oberfläche des Halbleitersubstrates 1 ein Verunreinigungsbereich 24a mit hoher Konzentration gebildet, wobei gleichzeitig der LDD-Aufbau gebildet wird.

Als nächstes wird gemäß Fig. 4H durch das Niedrigdruck-CVD- Verfahren ein Nitridfilm 35 auf der ganzen Oberfläche des Halbleitersubstrates 1 abgeschieden. Dieser Nitridfilm 35 wird dann in einer vorbestimmten Form strukturiert.

Wie in Fig. 4I gezeigt, wird durch Anwenden des Niedrigdruck-CVD- Verfahrens eine polykristalline Siliziumschicht auf den Oberflächen des Nitridfilmes 35 und dergleichen abgeschieden. Diese polykristalline Siliziumschicht wird dann in einer vorbestimmten Form durch das fotolithographische Verfahren und das Ätzverfahren zur Bildung einer unteren Elektrode 28 strukturiert. Beide Endabschnitte der unteren Elektrode 28 werden jeweils so strukturiert, daß sie sich auf dem Nitridfilm 35 erstrecken.

Ferner wird gemäß Fig. 4J durch das CVD-Verfahren ein Isolierfilm 36 dick auf der oberen Oberfläche der unteren Elektrode 28 oder dem Nitridfilm 35 abgeschieden. Die Dicke des Isolierfilmes 36 definiert die Höhe des ansteigenden Wandabschnittes 28a der unteren Elektrode 28, die in den nachfolgenden Schritten gebildet wird. Dann wird ein Öffnungsabschnitt 37 in einer vorbestimmten Stelle des Isolierfilmes 36 gebildet. Zusätzlich wird auf der Oberfläche des Isolierfilmes 36 und in dem Öffnungsabschnitt 37 durch das Niedrigdruck-CVD-Verfahren eine polykristalline Siliziumschicht 38 abgeschieden.

Unter Bezugnahme auf Fig. 4K wird die polykristalline Siliziumschicht 38 selektiv durch anisotropes Ätzen entfernt. Dementsprechend wird die auf der ebenen Oberfläche des Isolierfilmes 36 und auf der oberen Oberfläche der unteren Elektrode 28 abgeschiedene polykristalline Siliziumschicht 38 selektiv entfernt, und die auf der inneren Seitenoberfläche des Öffnungsabschnittes 37 des Isolierfilmes 36 abgeschiedene polykristalline Siliziumschicht 38 verbleibt selektiv. Entsprechend diesem Ätzschritt wird der ansteigende Wandabschnitt 28a der unteren Elektrode integriert mit der unteren Elektrode 28 gebildet.

Ferner wird gemäß Fig. 4L, nachdem der Isolierfilm 36 entfernt worden ist, ein Nitridfilm durch Anwenden des Niedrigdruck-CVD- Verfahrens vollständig abgeschieden. Daran anschließend wird das Halbleitersubstrat 1 in einer Sauerstoffatmosphäre thermisch prozessiert, wobei ein Abschnitt des abgeschiedenen Nitridfilmes oxidiert wird, so daß ein dielektrischer Film 29 aus einem zusammengesetzten Film eines Nitridfilmes und eines Oxidfilmes gebildet wird. Dieser dielektrische Film 29 wird zum vollständigen Bedecken der Oberfläche der unteren Elektroden 28, 28a gebildet. Dann wird eine polykristalline Siliziumschicht 39 durch Verwenden des Niedrigdruck-CVD-Verfahrens abgeschieden. Daran anschließend werden die polykristalline Siliziumschicht 39 und der dielektrische Film 28 in einer vorbestimmten Form strukturiert. Ferner wird durch das CVD-Verfahren ein Zwischenschichtisolierfilm 40 wie zum Beispiel ein Oxidfilm auf der ganzen Oberfläche dick abgeschieden. In dem Zwischenschichtisolierfilm 40 wird ein Kontaktloch 41 gebildet. Ein Wolframfilm 43 wird selektiv in dem Kontaktbereich 41 durch das CVD-Verfahren gebildet. Zusätzlich wird ein Wolframsilizidfilm 44 und dergleichen auf der Oberfläche des Wolframfilmes 43 und der Oberfläche des Zwischenschichtisolierfilmes 40 durch Verwenden eines Sputterverfahrens abgeschieden und in einer vorbestimmten Form strukturiert. Entsprechend diesem Schritt wird eine Bitleitung 42 gebildet. Die Speicherzelle des DRAM wird entsprechend den vorhergehenden Schritten hergestellt.

Für eine Verbindungsschicht, wie zum Beispiel die Bitleitung 42 in dem oben beschriebenen Ausführungsbeispiel, kann beispielsweise ein polykristalliner Siliziumschichtfilm, ein Metallsilizidfilm, ein Metallfilm, ein TiN-(Titannitrid-)Film oder ein damit zusammengesetzter Film verwendet werden.

Fig. 5 zeigt eine Schnittansicht der Speicherzelle des DRAM entsprechend dem zweiten Ausführungsbeispiel dieser Erfindung. Dieses Ausführungsbeispiel unterscheidet sich von dem oben beschriebenen ersten Ausführungsbeispiel dadurch, daß ein hervorragender bzw. hervorspringender Abschnitt 28b gebildet wird, der sich ferner in einer horizontalen Richtung auf dem ansteigenden Wandabschnitt 28a der unteren Elektrode 28 erstreckt. Die äußere Oberfläche der unteren Elektrode 28 wird durch diesen hervorragenden Abschnitt 28b weiter vergrößert. Damit wird die entsprechende Kontaktfläche mit dem dielektrischen Film 29 ebenso vergrößert.

Fig. 6 zeigt eine Schnittansicht eines Hauptteiles der Herstellungsschritte der unteren Elektrode 28 der Speicherzelle des in Fig. 5 gezeigten DRAM und entspricht den Schritten nach den Fig. 4J und 4K des oben beschriebenen ersten Ausführungsbeispiels. Das heißt, die polykristalline Siliziumschicht 38 wird auf der inneren Oberfläche des Öffnungsabschnittes 37, der in dem Isolierfilm 36 gebildet ist, und auf der Oberfläche des Isolierfilmes 36 gebildet. Anschließend wird auf der Oberfläche der polykristallinen Siliziumschicht 38 eine Fotolackstruktur 44 mit einer vorbestimmten Form gebildet. Ferner wird die polykristalline Siliziumschicht 38 unter Verwendung der Fotolackstruktur 44 als Maske selektiv entfernt. Der hervorragende Abschnitt 28b der unteren Elektrode 28 wird entsprechend diesem fotolithographischen Schritt und dem Ätzschritt gebildet.

Fig. 7 veranschaulicht ein Beispiel einer Variation des ebenflächig geformten, ansteigenden Wandabschnittes 28a des Kondensators der in den Fig. 1-3 und 5 gezeigten Halbleitereinrichtung. Das heißt, die Grundfläche des ansteigenden Wandabschnittes 28a des oben beschriebenen Kondensators ist zum Beispiel rechteckig, wie in einer Draufsicht gemäß Fig. 1 gezeigt. Der ansteigende Wandabschnitt 28a der unteren Elektrode des Kondensators kann jedoch, wie in Fig. 7 gezeigt, beispielsweise elliptisch oder auch kreisförmig sein.

Claims (6)

1. DRAM mit einem Zugriffstransistor (21) und einem Kondensator (22),

• a) bei dem ein Halbleitersubstrat (1) mit einer Hauptoberfläche und ein auf der Hauptoberfläche gebildeter Elementtrennbereich (23) vorgesehen sind,
• b) bei dem der Zugriffstransistor (21) ein Paar von dotierten Bereichen (24), die in der Hauptoberfläche des Halbleitersubstrates (1) gebildet sind, und eine Gateelektrode (26), die auf einem dünnen Gateoxidfilm (25) gebildet ist, aufweist,
• c) bei dem eine Wortleitung (27) auf dem Elementtrennbereich (23) vorgesehen ist,
• d) bei dem Isolierfilme (32, 34) auf der oberen und seitlichen Oberfläche der Gateelektrode (26) und der Wortleitung (27) vorgesehen sind,
• e) bei dem sich eine untere Elektrode (28) des Kondensators (22), die mit einem dotierten Bereich (24) des Zugriffstransistors (21) verbunden ist, und sich von einer Position oberhalb der Gateelektrode (26) bis zu einer Position oberhalb der Wortleitung (27) erstreckt, vorgesehen ist,
• f) bei dem die untere Elektrode (28) einen sich vertikal nach oben erstreckenden Wandabschnitt (28a) aufweist, der einen vorbestimmten Raum umschließt,
• g) bei dem eine die Oberfläche der unteren Elektrode (28) bedeckende und den Wandabschnitt (28a) einschließende dielektrische Schicht (29) vorgesehen ist, und
• h) bei dem eine auf der Oberfläche der dielektrischen Schicht (29) gebildete und den Wandabschnitt (28a) einschließende zweite Elektrodenschicht (30) des Kondensators (22) vorgesehen ist,

dadurch gekennzeichnet, daß sich die Endabschnitte der unteren Elektrode (28) auf einem Nitridfilm (35) erstrecken, der auf den auf der oberen Oberfläche der Gateelektrode (26) und der Wortleitung (27) vorgesehenen Isolierfilmen (32, 34) gebildet ist.

2. DRAM nach Anspruch 1, dadurch gekennzeichnet, daß der Wandabschnitt (28a), der durch den sich nach oben erstreckenden Abschnitt der unteren Elektrode (28) dargestellt ist, einen kubischen Raum umgibt.

3. DRAM nach Anspruch 1, dadurch gekennzeichnet, daß der Wandabschnitt (28a), der durch den sich nach oben erstreckenden Abschnitt der unteren Elektrode (28) dargestellt ist, die Form eines hohlen Kreiszylinders oder eines hohlen elliptischen Zylinders aufweist.

4. DRAM nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß an den oberen Enden des Wandabschnittes (28a) ein sich in horizontaler Richtung erstreckender Abschnitt (28b) vorgesehen ist.

5. Verfahren zum Herstellen des DRAM nach Anspruch 1, mit den Schritten:

• - Bilden des Zugriffstransistors (21),
• - Abscheiden des Nitridfilmes (35) auf den auf der Gateelektrode (26) und der Wortleitung (27) gebildeten Isolierfilmen (32, 34) durch ein Niedrigdruck-CVD-Verfahren und Strukturieren des Nitridfilmes (35),
• - Abscheiden einer polykristallinen Siliziumschicht durch Nie­ derdruck-CVD-Verfahren auf der Oberfläche des Nitridfilmes (35) und auf dem dotierten Bereich (24) und Strukturieren der polykristallinen Siliziumschicht zum Bilden eines Abschnittes der unteren Elektrode (28),
• - Bilden des Wandabschnittes (28a) zur Vervollständigung der unteren Elektrode (28),
• - Bedecken der unteren Elektrode (28) mit dem dielektrischen Film (29), und
• - Bilden der zweiten Elektrodenschicht (30) auf dem dielektrischen Film (29).