DE4423818A1

DE4423818A1 - Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung

Info

Publication number: DE4423818A1
Application number: DE4423818A
Authority: DE
Inventors: Tatsuo Okamoto; Atsushi Hachisuka; Hideaki Arima; Mitsuya Kinoshita
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-07-07
Filing date: 1994-07-06
Publication date: 1995-01-19
Also published as: KR950004551A; KR100212623B1; US5892702A; JPH0774268A

Description

Die vorliegende Erfindung bezieht sich allgemein auf eine Halbleiterspeichereinrichtung und insbesondere auf eine Ver besserung einer Halbleiterspeichereinrichtung, bei der, selbst wenn der Integrationsgrad erhöht ist, eine ausreichende Kondensatorkapazität gewährleistet werden kann. Die vorlie gende Erfindung bezieht sich ebenso auf ein Verfahren zur Her stellung solch einer Halbleiterspeichereinrichtung.

In den letzten Jahren sind die Anforderungen für Halbleiterspeichereinrichtungen schnell erhöht worden dank ei ner außerordentlichen Verbreitung von Informationsgeräten wie Computern. Bezüglich der Funktion sind solche Einrichtungen gefordert, die Speicherkapazität in großem Maßstab aufweisen und mit hoher Geschwindigkeit betrieben werden können. Einher gehend mit diesen Anforderungen sind Technologien zum Verbes sern des Integrationsgrades, des Ansprechvermögens und der Zu verlässigkeit der Halbleiterspeichereinrichtungen entwickelt worden.

Dynamische Speicher mit wahlfreiem Zugriff (DRAMs) sind als eine Art von Halbleiterspeichereinrichtungen bekannt, die wahlfreie Eingabe und Ausgabe von Speicherinformation ermögli chen. Im allgemeinen ist das DRAM aus einem Speicherzellenfeld, das ein Speicherbereich ist, der eine große Anzahl von Speicherinformation speichert, und einer pe ripheren Schaltung, die für die externe Eingabe und Ausgabe erforderlich ist, gebildet.

Fig. 1 ist ein Blockdiagramm, welches eine Struktur eines her kömmlichen DRAMs zeigt. In Fig. 1 enthält ein DRAM 1 ein Speicherzellenfeld 2, das Datensignale von gespeicherter Information speichert, einen Zeilen- und Spaltenadreßpuffer 3, der extern ein Adreßsignal zum Auswählen einer Speicher zelle empfängt, die lediglich eine Speicherschaltung bildet, einen Zeilendekoder 4 und einen Spaltendekoder 5, die das Adreßsignal zum Bestimmen der Speicherzelle dekodieren, einen Lese-Wiederauffrischungsverstärker 6, der das Signal, das in der bezeichneten Speicherzelle gespeichert ist, verstärkt und liest, einen Dateneingabepuffer 7 und einen Datenausgabepuffer 8 zur Dateneingabe und -ausgabe und einen Taktgenerator 9, der ein Taktsignal erzeugt. Das Speicherzellenfeld 2, das eine große Fläche auf dem Halbleiterchip einnimmt, ist mit einer Mehrzahl von Speicherzellen versehen, die nur zum Speichern der Information wirken und die in einer Matrixform angeordnet sind.

Fig. 2 ist ein Ersatzschaltbild, welches Speicherzellen für 4 bits zeigt, die das Speicherzellenfeld bilden. Jede Speicherzelle in der Figur ist aus einem MOS-Transistor und einem Kondensator, der damit verbunden ist, gebildet und ist somit von dem sogenannten Ein-Transistor-/Ein-Kondensator-Typ. Da die Speicherzellen dieses Typs eine einfache Struktur auf weisen, kann der Integrationsgrad des Speicherzellenfeldes leicht erhöht werden, und sie werden ausgiebig in DRAMs einer großen Kapazität verwendet.

Die Speicherzelle des DRAMs kann in mehrere Typen auf der Grundlage der Struktur des Kondensators klassifiziert werden.

Fig. 3 ist ein Querschnitt einer Speicherzelle mit einem typi schen Kondensator vom Stapeltyp gemäß dem Stand der Technik. Unter Bezugnahme auf Fig. 3 enthält die Speicherzelle einen Transfergate Transistor und einen Kondensator vom Stapeltyp. Der Transfergate Transistor weist ein Paar von Source-/Drain- Gebieten 11 auf, die auf einer Oberfläche eines Siliziumsub strats 10 gebildet sind, und Gateelektroden (Wortleitungen) 12, die auf der Oberfläche des Siliziumsubstrats 10 mit einer Isolierschicht dazwischen gebildet sind. Der Kondensator vom Speichertyp ist aus einer unteren Elektrode (Speicherknoten) 14 gebildet, die sich über die Gateelektrode 12 und einen Feldisolationsfilm 13 erstreckt und die mit einem der Source- /Drain-Gebiete 11 verbunden ist, einer dielektrischen Schicht 15, die auf der Oberfläche der unteren Elektrode 14 gebildet ist, und einer oberen Elektrode (Zellplatte) 16, die auf der Oberfläche der dielektrischen Schicht 15 gebildet ist. Die obere Elektrode 16 ist mit einem Zwischenschichtisolierfilm 19 bedeckt, der auf dem Siliziumsubstrat 10 angeordnet ist. In dem Zwischenschichtisolierfilm 19 ist ein Kontaktloch 18, durch das die Oberfläche des anderen Source-/Drain-Gebietes des Transfergatetransistors freigelegt ist, vorgesehen. Eine Bitleitung 17 ist mit dem anderen Source-/Drain-Gebiet 11 des Transfergatetransistors durch das Kontaktloch 18 verbunden.

Fig. 4 ist ein Plan, der eine Halbleiterspeichereinrichtung mit einem zylindrischen Kondensator zeigt, die zu einem ande ren Typ von DRAM gehört, und die in der Japanischen Patentoffenlegungsschrift Nr. 02-89869 (1990) offenbart ist. Fig. 5 ist ein Querschnitt entlang der Linie V-V in Fig. 4.

Unter Bezugnahme auf diese Figuren sind eine Mehrzahl von Wortleitungen 12a, 12b, 12c, 12d und 12e auf der Oberfläche des Siliziumsubstrats 10 gebildet. Bitleitungen 21 erstrecken sich senkrecht zu den Wortleitungen 12a, 12b, 12c, 12d und 12e.

Speicherzellen sind in der Nähe der Kreuzungen der Wort leitungen und der Bitleitungen vorgesehen.

Jede Speicherzelle ist aus einem Transfergatetransistor 22 und einem Kondensator 23 gebildet. Der Transfergatetransistor 22 weist ein Paar von Source-/Drain-Gebieten 11 auf, die an der Oberfläche des Siliziumsubstrats 10 gebildet sind, und die Gateelektroden (Wortleitungen 12a und 12b) sind auf der Ober fläche des Siliziumsubstrats 10 gebildet. Die Wortleitungen 12a, 12b, 12c und 12d sind mit einer Isolierschicht 24 be deckt, die auf dem Siliziumsubstrat 10 vorgesehen ist. In der Isolierschicht 24 ist ein Kontaktloch 25 vorgesehen, durch welches eines der Source-/Drain-Gebiete 11 freigelegt ist.

Durch das Kontaktloch 25 ist ein Speicherknoten 26 mit einem der Source-/Drain-Gebiete 11 verbunden. Der Speicherknoten 26 weist einen leitenden Bodenabschnitt 27 und einen leitenden Seitenwandabschnitt 28 auf. Der leitende Bodenabschnitt 27 ist in Kontakt mit einem der Source-/Drain-Gebiete 11 über das Kontaktloch 25 und erstreckt sich entlang der Oberfläche der Isolierschicht 24. Der leitende Seitenwandabschnitt 28 schließt sich kontinuierlich an die äußere Peripherie des lei tenden Bodenabschnittes 27 an und erstreckt sich davon nach oben.

Die Oberfläche des Speicherknotens 26 ist mit einem Kondensatorisolierfilm 29 bedeckt und ist weiter bedeckt mit einer Zellplatte 30 mit dem Kondensatorisolierfilm 29 dazwi schen. Die Zellplatte 30 ist mit einem Zwischenschichtisolier film 31, der auf dem Siliziumsubstrat 10 vorgesehen ist, be deckt. Auf dem Zwischenschichtisolierfilm 31 sind Verbindungs schichten 32 vorgesehen, die mit einem Schutzfilm 33, der auf dem Siliziumsubstrat 10 vorgesehen ist, bedeckt sind.

In dem zylindrischen Kondensator mit der vorher erwähnten Struktur ist die Gesamtkapazität des Kondensators groß, da der Speicherknoten 26 den leitenden Seitenwandabschnitt 28 auf weist, dessen Oberfläche zur Kondensatorkapazität beiträgt.

Ein Verfahren zur Herstellung der in Fig. 5 gezeigten Halblei terspeichereinrichtung wird im nachfolgenden beschrieben.

Fig. 6 bis 20 sind fragmentarische Querschnitte der Halbleiterspeichereinrichtung bei einer Reihe von Schritten in einem Prozeß zur Herstellung der in Fig. 5 gezeigten Halbleiterspeichereinrichtung.

Unter Bezugnahme auf Fig. 6 wird ein Feldoxidfilm 13 auf der Hauptoberfläche des Siliziumsubstrats 10 durch das LOCOS- Verfahren gebildet.

Unter Bezugnahme auf Fig. 7 wird ein Gateisolierfilm 34 auf der Oberfläche des Siliziumsubstrats 10 gebildet, und dann werden die Wortleitungen 12a, 12b, 12c und 12d aus Polysili zium darauf gebildet. Die Isolierschichten 24 werden zum Be decken der Wortleitungen 12a, 12b, 12c und 12d gebildet. Unter Benutzung der Wortleitungen 12a, 12b, 12c und 12d, die mit den Isolierschichten 24 bedeckt sind, als eine Maske, werden Do tierungsionen in die Oberfläche des Siliziumsubstrats 10 zum Bilden der Source-/Drain-Gebiete 11 implantiert.

Unter Bezugnahme auf Fig. 8 wird eine Metallschicht wie Wolf ram, Molybdän oder Titan, welche einen hohen Schmelzpunkt auf weist, auf der Oberfläche des Siliziumsubstrats 10 zum Bilden der Bitleitung 17 abgeschieden und in eine vorbestimmte Konfi guration gemustert. Die so gemusterte Schicht bildet die Bit leitung 17, welche in direktem Kontakt mit einem der Source- /Drain-Gebiete 11 des Transfergatetransistors ist. Eine Iso lierschicht 35 wird zum Bedecken der Oberfläche der Bitleitung 17 gebildet.

Unter Bezugnahme auf Fig. 9 wird eine erste Polysilizium schicht 36, welche eine darin eingeführte Dotierung enthält, auf die Oberfläche des Siliziumsubstrats 10 durch das CVD-Ver fahren abgeschieden.

Unter Bezugnahme auf Fig. 10 wird eine Isolierschicht 37 aus einem Siliziumoxidfilm auf der Oberfläche des Siliziumsub strats 10 abgeschieden.

Unter Bezugnahme auf Fig. 11 werden Resiststrukturen 38 einer vorbestimmten Konfiguration auf der Oberfläche der Isolier schicht 37 gebildet. Wie später ersichtlich ist, bestimmt eine Breite w der Resiststruktur 38 einen Abstand zwischen angren zenden Kondensatoren.

Unter Bezugnahme auf Fig. 12 wird die Isolierschicht 37 selek tiv geätzt unter Benutzung der Resiststruktur 38 als eine Maske.

Unter Bezugnahme auf die Fig. 12 und 13 werden die Resiststrukturen 38 entfernt und dann eine zweite Polysilizi umschicht 39, welche darin eingeführt Dotierung enthält, auf der gesamten Oberfläche des Siliziumsubstrats 10 durch das CVD-Verfahren abgeschieden, so daß die zweite Polysilizium schicht 39 die Seitenwände und oberen Endoberflächen der strukturierten Isolierschichten 37 bedeckt.

Unter Bezugnahme auf Fig. 14 wird ein Resist 40 auf die Oberfläche des Siliziumsubstrats 10 aufgebracht, so daß der Resist 40 die obersten Oberflächen der zweiten Polysilizium schicht 39 voll bedeckt.

Unter Bezugnahme auf die Fig. 14 und 15 wird der Resist 40 zu rückgeätzt zum Freilegen der oberen Endoberfläche der zweiten Polysiliziumschicht 39.

Unter Bezugnahme auf die Fig. 15 und 16 werden die freigeleg ten oberen Endoberflächen der zweiten Polysiliziumschicht 39 geätzt. Danach werden die Isolierschichten 37 durch Ätzen z. B. mit HF Flüssigkeit entfernt.

Unter Bezugnahme auf die Fig. 16 und 17 wird anisotropes Ätzen zum Entfernen der freigelegten Abschnitte 36a der ersten Polysiliziumschicht 36 in einer selbstjustierenden Weise aus geführt. Danach wird der Resist 40 entfernt. Durch diese Schritte sind der leitende Bodenabschnitt 27 und der leitende Seitenwandabschnitt 28 des Speicherknotens 26 gebildet.

Unter Bezugnahme auf Fig. 18 wird der Kondensatorisolierfilm 29 aus z. B. Siliziumnitrid, Siliziumoxid, Tantalpentaoxid oder Hafniumoxid auf der Oberfläche des Speicherknotens 26 ge bildet.

Unter Bezugnahme auf Fig. 19 wird die Zellplatte 30 zum Bedecken der äußeren Oberfläche des Speicherknotens 26 mit dem Kondensatorisolierfilm 29 dazwischen gebildet. Die Zellplatte 30 besteht aus einem Material wie Polysilizium mit darin ein gebauter Dotierung.

Unter Bezugnahme auf Fig. 20 wird der Zwischenschichtisolier film 31 auf der gesamten Oberfläche des Siliziumsubstrats 10 zum Bedecken der Zellplatte 30 gebildet. Die Verbindungs schichten 32 mit einer vorbestimmten Konfiguration werden auf dem Zwischenschichtisolierfilm 31 gebildet. Der Schutzfilm 33, der die Verbindungsschichten 32 bedeckt, wird auf der gesamten Oberfläche des Siliziumsubstrats 10 gebildet. Durch die vorher genannten Schritte wird die in Fig. 5 gezeigte Halbleiterspeichereinrichtung fertiggestellt.

Die Halbleiterspeichereinrichtung mit den zylindrischen Kondensatoren weist die oben beschriebene Struktur auf und wird durch das vorhergenannte Verfahren hergestellt.

Inzwischen wurde kürzlich ein solches Verfahren vorgeschlagen, bei dem, um die Kondensatorkapazität zu erhöhen, aus Silizium teilchen gebildete Vorsprünge an der Oberfläche des zylindri schen Speicherknotens vorgesehen sind, so daß das Oberflächen gebiet bzw. der Flächeninhalt der Oberfläche des Kondensators erhöht wird (IEDM, Technical Digest, 1992, Seiten 259-263).

Fig. 21 ist ein Querschnitt einer Halbleiterspeichereinrich tung mit einem zylindrischen Kondensator, der durch das in der oben angegebenen Referenz vorgeschlagene Verfahren hergestellt wird.

Der in Fig. 21 gezeigte Stand der Technik unterscheidet sich von dem in Fig. 20 gezeigten Stand der Technik darin, daß Siliziumteilchen 41 an der äußeren Oberfläche des Speicherkno tens 26 vorgesehen sind, der Kondensatorisolierfilm 29 an der äußeren Oberfläche des Speicherknotens 26, der die Oberflächen der Siliziumteilchen 41 einschließt, vorgesehen ist, und die Zellplatte 30 auf dem Kondensatorisolierfilm 29 vorgesehen ist.

Die in Fig. 21 gezeigte Halbleiterspeichereinrichtung wird nur durch einen idealen Herstellungsprozeß erhalten und weist ein Problem derart auf, daß durch einen praktischen Herstellungsprozeß keine Siliziumteilchen 41 mit einem gleich mäßigen Durchmesser, wie sie in der Figur gezeigt sind, produ ziert werden können.

Dieses Problem wird im nachfolgenden unter Bezugnahme auf die Zeichnungen beschrieben.

Fig. 22 ist ein fragmentarischer Querschnitt einer Halbleiter speichereinrichtung bei einem Hauptschritt in dem Herstellungsprozeß der Halbleiterspeichereinrichtung, die in Fig. 21 gezeigt ist.

Der in Fig. 22 gezeigte Schritt wird zwischen den in den Fig. 17 und 18 gezeigten Schritten durchgeführt.

Die Siliziumteilchen 41 werden auf der Seitenwand des Speicherknotens 26 in der folgenden Weise gebildet.

Das Siliziumsubstrat 10, das mit dem Speicherknoten 26 verse hen ist, wird in eine druckreduzierte CVD-Kammer eingebracht. Eine Temperatur von 600°C und ein Hochvakuumzustand von nicht mehr als 1×10^-7 Torr (1.33×10^-5 Pa) werden in der CVD-Kammer aufrechterhalten. Unter diesen Bedingungen wird Si₂H₆-Gas oder ähnliches durch die CVD-Kammer für 10 Sekunden gespült, so daß winzige Kerne der Siliziumteilchen 41 auf den Oberflächen des leitenden Bodenabschnittes 27 und des leitenden Seitenwandab schnittes 28 des Speicherknotens 26 gebildet werden.

Unter Bezugnahme auf Fig. 22 hat das Siliziumteilchen im allgemeinen eine Größe von 500-1000 Å (50-100 nm). Wenn jedoch die Oberflächenbeschaffenheit des Speicherknotens 26 uneben ist oder die Prozeßbedingung nicht einheitlich ist, dann fluk tuieren die Dichte und die Größen der Siliziumteilchen 41.

Die unebene Oberflächenbeschaffenheit des Speicherknotens 26 kann z. B. durch solche Fälle verursacht werden, daß amorphes Silizium an der Oberfläche des Speicherknotens 26 teilweise kristallisiert wird, daß ein Resistüberrest und/oder ein Ätzüberrest auf der Oberfläche des Speicherknotens vorhanden sind und daß ein natürlicher Oxidfilm auf der Oberfläche des Speicherknotens gebildet ist. Die nicht gleichförmige Prozeß bedingung kann z. B. durch Variation der Temperatur und/oder Verringerung des Vakuums im CVD-Prozeß verursacht werden.

Wenn die Größen der Siliziumteilchen ungleich sind, wird das folgende Problem verursacht, weil ein Zwischenraum zwischen angrenzenden Speicherknoten einhergehend mit hoher Dichte und hohem Integrationsgrad der Elemente klein ist.

Unter Bezugnahme auf Fig. 23 können die angrenzenden Speicher knoten 26, die durch einen geringen Abstand voneinander ge trennt sind, über die Siliziumteilchen 41 kurzgeschlossen wer den, was einen Bitfehler bewirkt.

Selbst in dem Fall, in dem ein Kurzschluß nicht auftritt, ist der Raum zwischen den angrenzenden Speicherknoten 26 durch einen Abstand verringert, der den Dicken der sehr großen Siliziumteilchen 41 entspricht, so daß der Kondensatorisolier film 29 und die Zellplatte 30 die äußeren Oberflächen des Speicherknotens 26 nicht vollständig bedecken könnten. Dies resultiert in einer Minderung der Speicherzelleigenschaften.

Die vorliegende Erfindung wurde entwickelt, um die obengenann ten Probleme zu überwinden und hat zur Aufgabe, eine Halbleiterspeichereinrichtung einer großen Kondensatorkapazi tät zu erhalten.

Weiter soll eine Halbleiterspeichereinrichtung mit zylindri schen Kondensatoren bereitgestellt werden, bei der ein Kurz schluß zwischen angrenzenden Speicherknoten verhindert werden kann.

Außerdem soll ein Verfahren zur Herstellung einer Halbleiter speichereinrichtung, welche solche zylindrischen Kondensatoren aufweist, bereitgestellt werden.

Entsprechend einem Aspekt der Erfindung weist eine Halbleiter speichereinrichtung ein Halbleitersubstrat auf, welches an seiner Hauptoberfläche mit einer leitenden Schicht versehen ist. Eine Wortleitung und eine Bitleitung sind auf dem Halbleitersubstrat gebildet. Die Wortleitung und die Bitlei tung sind mit einem Isolierfilm, der auf dem Halbleitersub strat gebildet ist, bedeckt. Der Isolierfilm ist mit einem Kontaktloch versehen zum teilweise Freilegen der leitenden Schicht. Ein zylindrischer Speicherknoten ist mit der leiten den Schicht elektrisch verbunden. Der zylindrische Speicher knoten weist einen leitenden Bodenabschnitt, der durch das Kontaktloch in Kontakt mit der leitenden Schicht ist und der entlang einer Oberfläche des Isolierfilms angeordnet ist, auf sowie einen leitenden Seitenwandabschnitt, der mit einer äußeren Peripherie des leitenden Bodenabschnittes kontinuierlich zu sammenhängt und sich davon nach oben erstreckt. Der zylindri sche Speicherknoten, der aus dem leitenden Bodenabschnitt und dem leitenden Seitenwandabschnitt gebildet ist, weist eine in nere Wand auf, die mit einem hervorstehenden bzw. herausragen den Leiter versehen ist, der in einer radial einwärts gerich teten Richtung des zylindrischen Speicherknotens herausragt.

Die Halbleiterspeichereinrichtung weist weiter einen Kondensa torisolierfilm auf, der eine gesamte äußere Oberfläche des hervorstehenden Leiters bedeckt. Ebenso ist eine Zellplatte vorgesehen, die die äußere Oberfläche des zylindrischen Spei cherknotens mit dem Kondensatorisolierfilm dazwischen bedeckt.

Gemäß einem zweiten Aspekt der Erfindung weist eine Halbleiterspeichereinrichtung ein Halbleitersubstrat und einen Speicherknoten auf, der auf dem Halbleitersubstrat vorgesehen ist. Der Speicherknoten ist an seiner äußeren Oberfläche ver sehen mit einem konkaven Abschnitt, der einwärts von der äuße ren Oberfläche gewölbt bzw. ausgehöhlt ist. Die Halbleiter speichereinrichtung weist weiter einen Kondensatorisolierfilm auf, der die gesamte äußere Oberfläche des Speicherknotens einschließlich einer Oberfläche des konkaven Abschnittes be deckt. Es ist auch eine Zellplatte vorgesehen, die die äußere Oberfläche des Speicherknotens mit dem Kondensatorisolierfilm dazwischen bedeckt.

Ein dritter Aspekt der Erfindung stellt ein Verfahren zur Her stellung einer Halbleiterspeichereinrichtung bereit, die eine Mehrzahl von zylindrischen Kondensatoren, die aneinandergren zen, aufweist. Bei dem Verfahren wird zuerst eine Wortleitung auf einem Halbleitersubstrat gebildet. Source-/Drain-Gebiete werden auf einer Hauptoberfläche des Halbleitersubstrats mit der Wortleitung, die zwischen ihnen liegt gebildet. Eine Bit leitung, die mit einem der Source-/Drain-Gebiete verbunden ist, wird auf dem Halbleitersubstrat gebildet. Ein zylindri scher Speicherknoten wird auf dem Halbleitersubstrat gebildet. Der zylindrische Speicherknoten weist einen leitenden Bodenab schnitt auf, der mit dem anderen der Source-/Drain-Gebiete verbunden ist und der sich bis zu einer Position über der Wortleitung erstreckt mit der Isolierschicht dazwischen, und einen leitenden Seitenwandabschnitt, der sich durchgehend auf wärts von einer äußeren Peripherie des leitenden Bodenabschnit tes erstreckt und innere und äußere Wände aufweist. Herausra gende Leiter werden selektiv nur auf dem leitenden Bodenab schnitt und der inneren Wand des leitenden Seitenwandab schnittes des zylindrischen Speicherknotens gebildet. Ein Kondensatorisolierfilm wird zum Bedecken der gesamten äußeren Oberfläche des zylindrischen Speicherknotens einschließlich der äußeren Oberflächen der herausragenden Leiter gebildet. Eine Zellplatte wird zum Bedecken der äußeren Oberfläche des zylindrischen Speicherknotens mit dem Kondensatorisolierfilm dazwischen gebildet.

Ein vierter Aspekt der Erfindung stellt ein Verfahren zur Her stellung einer Halbleiterspeichereinrichtung bereit, die eine Mehrzahl von zylindrischen Kondensatoren aufweist, welche aneinandergrenzen. Bei dem Verfahren wird eine Wortleitung auf einem Halbleitersubstrat gebildet. Source-/Drain-Gebiete wer den auf einer Hauptoberfläche des Halbleitersubstrats mit der Wortleitung zwischen ihnen gebildet. Eine Bitleitung, die mit einem der Source-/Drain-Gebiete verbunden ist, wird auf dem Halbleitersubstrat gebildet. Ein erster leitender Film, der mit dem anderen der Source-/Drain-Gebiete verbunden ist und der die Wortleitung und die Bitleitung bedeckt, wird auf der gesamten oberen Oberfläche des Halbleitersubstrats mit einer Isolierschicht dazwischen gebildet. Eine Struktur bzw. ein Mu ster eines isolierenden Glieds, welches sich aufwärts er streckt und eine obere Endoberfläche und eine Seitenwand auf weist, wird in einem Bereich auf dem ersten leitenden Film mit Ausnahme eines Bereiches auf dem der zylindrische Kondensator gebildet ist, gebildet. Ein zweiter leitender Film wird auf der gesamten oberen Oberfläche des ersten leitenden Films zum Bedecken der oberen Endoberfläche und der Seitenwand der Struktur des isolierenden Glieds gebildet. Herausragende Lei ter werden auf der gesamten Oberfläche des zweiten leitenden Films gebildet. Ein Abschnitt des zweiten leitenden Films, der über der oberen Endoberfläche der Struktur des isolierenden Glieds gelegen ist, wird selektiv durch Ätzen entfernt zum Freilegen der oberen Endoberfläche des isolierenden Glieds. Ein Abschnitt der Struktur des isolierenden Glieds, der von der freigelegten oberen Endoberfläche beginnt, wird durch Ätzen entfernt zum Bilden eines zylindrischen Speicherknotens, welcher einen leitenden Bodenabschnitt aufweist, der die her ausragenden Leiter trägt, und einen leitenden Seitenwandab schnitt, der sich zusammenhängend aufwärts von einer äußeren Peripherie des leitenden Bodenabschnittes erstreckt und an seiner inneren Wand mit den herausragenden Leitern versehen ist. Ein Kondensatorisolierfilm wird zum Bedecken einer ge samten äußeren Oberfläche des zylindrischen Speicherknotens einschließlich der Oberflächen der herausragenden Leiter ge bildet. Eine Zellplatte wird zum Bedecken der äußeren Oberflä che des zylindrischen Speicherknotens mit dem Kondensatoriso lierfilm dazwischen gebildet.

Ein fünfter Aspekt der Erfindung stellt ein Verfahren zur Her stellung einer Halbleiterspeichereinrichtung bereit, in der ein Speicherknoten aus Silizium zuerst auf einem Halbleiter substrat gebildet wird. Ein Metallfilm wird zum Bedecken einer Oberfläche des Speicherknotens gebildet. Der Speicherknoten, der mit dem Metallfilm bedeckt ist, wird erhitzt zum Bilden eines Silizidfilms auf der Oberfläche des Speicherknotens. Der Silizidfilm wird kondensiert bzw. verdichtet. Der kondensierte Silizidfilm wird von der Oberfläche des Speicherknotens ent fernt. Ein Kondensatorisolierfilm wird zum Bedecken der Ober fläche des Speicherknotens gebildet. Eine Zellplatte wird zum Bedecken der äußeren Oberfläche des Speicherknotens mit dem Kondensatorisolierfilm dazwischen gebildet.

Gemäß der Halbleiterspeichereinrichtung, die den zylindrischen Kondensator des ersten Aspekts der Erfindung aufweist, ist, da der zylindrische Speicherknoten an seiner inneren Wand mit den herausragenden Leitern versehen ist, was seinen Oberflächenbe reich vergrößert, die Kondensatorkapazität erhöht. Da der her ausragende Leiter nicht an einer äußeren Wand des zylindri schen Speicherknotens vorgesehen ist, wird ein Kurzschluß zwi schen aneinandergrenzenden Speicherknoten verhindert.

Da der herausragende Leiter nicht an der äußeren Wand des zylindrischen Speicherknotens vorgesehen ist, bedeckt die Zellplatte gut die Oberfläche des Speicherknotens.

Gemäß der Halbleiterspeichereinrichtung des zweiten Aspekts der Erfindung ist der Speicherknoten an seiner äußeren Ober fläche mit konkaven Abschnitten versehen, die sich einwärts von der äußeren Oberfläche wölben, so daß ein Flächeninhalt der äußeren Oberfläche des Speicherknotens zunimmt und somit die Kondensatorkapazität erhöht ist.

Die Verfahren zur Herstellung der Halbleiterspeichereinrich tung gemäß dem dritten und vierten Aspekt stellen, da die herausragenden Leiter nur an der inneren Wand des zylindri schen Speicherknotens gebildet sind, eine Halbleiterspeicher einrichtung bereit, bei der kurz ein Kurzschluß zwischen dem zylindrischen Speicherknoten und einem daran angrenzenden zy lindrischen Speicherknoten verhindert wird und die eine große Kondensatorkapazität aufweist.

Gemäß dem Verfahren zur Herstellung der Halbleiterspeicherein richtung des fünften Aspekts der Erfindung wird der Speicherknoten, der mit dem Metallfilm bedeckt ist, zum Bilden des Silizidfilms auf der Oberfläche des Speicherknotens er hitzt. Danach wird der Silizidfilm kondensiert und dann der kondensierte Silizidfilm von der Oberfläche des Speicherkno tens entfernt. Dabei werden die konkaven Abschnitte, die ein wärts von der Oberfläche des Speicherknotens gewölbt sind, an der Oberfläche des Speicherknotens gebildet, so daß der Spei cherknoten einen großen Oberflächenbereich aufweist.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen:

Fig. 1 ein Blockdiagramm eines herkömmlichen DRAMs;

Fig. 2 ein Ersatzschaltbild von Speicherzellen in dem herkömmlichen DRAM;

Fig. 3 einen Querschnitt einer herkömmlichen DRAM- Speicherzelle mit einem Kondensator vom Stapel typ;

Fig. 4 einen Plan eines Speicherzellenfeldes in einem Stand der Technik, der für die Erfindung von Be deutung ist;

Fig. 5 einen Querschnitt entlang der Linie V-V in Fig. 4;

Fig. 6-20 fragmentarische Querschnitte der Halbleiterspei chereinrichtung bei den jeweils 1. bis 21. Schritten bei einem Prozeß zur Herstellung der in Fig. 5 gezeigten Halbleiterspeichereinrich tung;

Fig. 21 einen Querschnitt einer Halbleiterspeichereinrichtung in einem anderen Stand der Technik, welcher für die Erfindung von Bedeutung ist;

Fig. 22 einen fragmentarischen Querschnitt der Halbleiterspeichereinrichtung bei einem Haupt schritt in einem Prozeß zur Herstellung der in Fig. 21 gezeigten Halbleiterspeichereinrichtung;

Fig. 23 einen fragmentarischen Querschnitt der Halbleiterspeichereinrichtung zum Aufzeigen eines Problems im Prozeß zur Herstellung der in Fig. 21 gezeigten Halbleiterspeichereinrichtung;

Fig. 24 einen Querschnitt einer Halbleiterspeichereinrichtung einer Ausführungs form der Erfindung entlang einer Linie parallel zu einer Bitleitung;

Fig. 25 einen Querschnitt der Halbleitereinrichtung der Ausführungsform der Erfindung entlang einer Linie parallel zu einer Wortleitung;

Fig. 26A und 26B unterschiedliche Eigenschaften der Halblei terspeichereinrichtung der Ausführungsform der Erfindung;

Fig. 27-54 fragmentarische Querschnitte der Halbleiterspei chereinrichtung der ersten Ausführungsform der Erfindung jeweils bei den 1. bis 28. Schritten in einem Prozeß zur Herstellung der Halbleiterspeichereinrichtung;

Fig. 55-68 fragmentarische Querschnitte einer Halbleiterspeichereinrichtung einer zweiten Aus führungsform der Erfindung bei jeweils den 1. bis 14. Schritten in einem Prozeß zur Herstel lung der Halbleiterspeichereinrichtung;

Fig. 69A, 69B, 69C und 69D Querschnitte, die ein Grundkon zept eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung entsprechend der dritten Ausführungsform der Erfindung zeigen;

Fig. 70-74 fragmentarische Querschnitte einer Halbleiterspeichereinrichtung einer dritten Aus führungsform der Erfindung bei den jeweils 1. bis 5. Schritten in einem Prozeß zur Herstellung der Halbleiterspeichereinrichtung;

Fig. 75 einen Querschnitt eines Hauptabschnittes einer Halbleiterspeichereinrichtung gemäß einer vier ten Ausführungsform der Erfindung;

Fig. 76 einen Querschnitt eines Hauptabschnittes einer Halbleiterspeichereinrichtung gemäß einer fünf ten Ausführungsform der Erfindung;

Fig. 77 einen Querschnitt eines Hauptabschnittes einer Halbleiterspeichereinrichtung gemäß einer sech sten Ausführungsform der Erfindung; und

Fig. 78 einen Querschnitt einer Halbleiterspeichereinrichtung der siebenten Aus führungsform der Erfindung.

Fig. 24 stellt einen Querschnitt einer Halbleiterspeicherein richtung einer Ausführungsform der Erfindung entlang einer Li nie parallel zu einer Bitleitung dar. Fig. 25 stellt einen Querschnitt der Halbleiterspeichereinrichtung der Ausführungs form der Erfindung entlang der Linie parallel zu einer Wort leitung dar. Die Halbleiterspeichereinrichtung der Ausfüh rungsform der Erfindung kann durch denselben Plan wie in Punkt 4 dargestellt werden.

Die Halbleiterspeichereinrichtung der Ausführungsform ist ähn lich zu der herkömmlichen Halbleiterspeichereinrichtung, die in Fig. 5 gezeigt ist, mit Ausnahme von Punkten, welche im weiteren beschrieben werden. Dieselben oder entsprechende Ab schnitte tragen dieselben Bezugszeichen und werden im weiteren nicht beschrieben.

Die Halbleiterspeichereinrichtung der Erfindung hat eine charakteristische Eigenschaft, die darin besteht, daß der zy lindrische Speicherknoten 26, der aus dem leitenden Bodenab schnitt 27 und dem leitenden Seitenwandabschnitt 28 gebildet ist, an seiner inneren Wand mit Siliziumteilchen 41 versehen ist, die herausragende Leiter sind und die in einer radial einwärts gerichteten Richtung der zylindrischen Form des Spei cherknotens 26 hervorstehen. Es ist der Kondensatorisolierfilm 29 vorgesehen, der die gesamte äußere Oberfläche des zylindri schen Speicherknotens 26 einschließlich der äußeren Oberflä chen der Siliziumteilchen 41 bedeckt.

Die Kondensatorkapazität der Halbleiterspeichereinrichtung mit der obigen Struktur wird im folgenden beschrieben.

Unter Bezugnahme auf die Fig. 26A und 26B, die einen Quer schnitt und eine Draufsicht des Speicherknotens darstellen (wie aus Fig. 26B ersichtlich ist, kann der Speicherknoten einen rechteckigen Umriß aufweisen), wird angenommen, daß der leitende Seitenwandabschnitt 28 eine Höhe von 6000 Å (600 nm) aufweist und der Speicherknoten die Abmessungen (dargestellt durch 1 × m in Fig. 26b) von 1.0 × 0.4 µm aufweist, und daß der Kondensatorisolierfilm eine Dicke von 40 Å (4 nm) an SiO₂ auf weist. In diesem Fall hat eine herkömmliche Einrichtung, wel che keine Siliziumteilchen beinhaltet eine Kon densatorkapazität von 22fF. Es kann jedoch eine Kondensatorkapazität von 27fF in der Ausführungsform erhalten werden, in der die Siliziumteilchen auf der inneren Wand des zylindrischen Speicherknotens zum Erhalten des Oberflächenin halts der Kondensatorkapazität, welche 1.5mal so groß als die des herkömmlichen Kondensators ist, gebildet sind. Wenn der Oberflächeninhalt des Kondensators zwei mal so groß als der der herkömmlichen Einrichtung ist, wird eine Kondensatorkapa zität von 33fF erhalten. Es sei angemerkt, daß die Kondensa torkapazität von 25fF erforderlich ist zum Gewährleisten der Bauteileigenschaften.

Im nachfolgenden wird ein Verfahren zur Herstellung der in Fig. 24 gezeigten Halbleiterspeichereinrichtung beschrieben.

Ausführungsform 1

Die Fig. 27-54 sind fragmentarische Querschnitte der Halbleiterspeichereinrichtung bei den jeweiligen Schritten in dem Verfahren zur Herstellung der Halbleiterspeichereinrich tung, welche mit zylindrischen Kondensatoren wie in Fig. 24 gezeigt ist, versehen ist.

Unter Bezugnahme auf Fig. 27 wird der Feldoxidfilm 13 an der Hauptoberfläche des Siliziumsubstrats 10 gebildet. Der Gateoxidfilm 34 wird auf der Oberfläche des Siliziumsubstrats 10 gebildet. Der Wortleitungsfilm 12 und der Zwischenschichtisolierfilm 24 werden aufeinanderfolgend auf dem Gateoxidfilm 34 gebildet.

Unter Bezugnahme auf Fig. 28 werden der Wortleitungsfilm 12 und der Zwischenschichtisolierfilm 24 selektiv durch Photolithographie zum Bilden einer Mehrzahl von Wortleitungen 12a, 12b, 12c und 12d geätzt. Bei diesem Schritt verbleiben die Zwischenschichtisolierfilme 24 auf jeder der Wortleitungen 12a, 12b, 12c und 12d.

Unter Bezugnahme auf Fig. 29 wird ein Isolierfilm 42 auf dem Siliziumsubstrat 10 zum Bedecken der Wortleitungen 12a, 12b, 12c und 12d gebildet.

Unter Bezugnahme auf die Fig. 29 und 30 wird anisotropes Ätzen durchgeführt zum Ätzen des Isolierfilms 42 zum Bilden von Sei tenwandabstandshaltern auf den Seitenwänden der Wortleitungen 12a, 12b, 12c und 12d. Dabei werden die Wortleitungen 12a, 12b, 12c und 12d mit den ersten Isolierfilmen 43a, 43b, 43c und 43d bedeckt. Unter Benutzung der ersten Isolierfilme 43a, 43b, 43c und 43d als eine Maske werden Dotierungsionen in die Hauptoberfläche des Siliziumsubstrats 10 implantiert, wobei die Source-/Drain-Gebiete 11 an der Hauptoberfläche des Sili ziumsubstrats 10 gebildet werden.

Unter Bezugnahme auf Fig. 31 wird ein Isolierfilm 44 zum Be decken der Wortleitungen 12a, 12b, 12c und 12d, die mit den ersten Isolierfilmen 43a, 43b, 43c und 43d bedeckt sind, ge bildet. Der Isolierfilm 44 wird selektiv geätzt zum Bilden des Bitleitungskontaktloches 18. Ein Bitleitungsfilm und ein Iso lierfilm (TEOS-Oxidfilm), die im Kontakt mit dem Source- /Drain-Gebiet 11 durch das Bitleitungskontaktloch 18 sind, werden nacheinander auf dem Siliziumsubstrat 10 gebildet. Die ser Bitleitungsfilm und der Isolierfilm werden selektiv struk turiert zum Bilden der Bitleitung 17. Bei diesem Schritt ver bleibt der Isolierfilm 35 auf der Bitleitung 17.

Unter Bezugnahme auf Fig. 32 wird ein Isolierfilm 45 auf dem Siliziumsubstrat 10 zum Bedecken der Bitleitung 17, die mit dem Isolierfilm 35 versehen ist, gebildet.

Unter Bezugnahme auf Fig. 33 wird der Isolierfilm 35 zurückge ätzt zum Bilden von Seitenwandabstandshaltern auf den Seitenwänden der Bitleitung 17 und zum teilweisen Freilegen der Source-/Drain-Gebiete 11.

Unter Bezugnahme auf Fig. 34 wird die gesamte Oberfläche des Siliziumsubstrats 10 mit einem Siliziumnitridfilm 46 bedeckt.

Unter Bezugnahme auf die Fig. 35 und 36 wird der Siliziumnitridfilm 46 unter Verwendung der Resiststruktur 38 als Maske selektiv zum Bilden des Kontaktloches 25 zum Freile gen der Oberfläche des anderen Source-/Drain-Gebietes 11 ge ätzt. Dann wird die Resiststruktur 38 entfernt.

Unter Bezugnahme auf Fig. 37 wird eine erste Siliziumschicht 47, welche hinzugefügten Phosphor oder ähnliches enthält, auf der gesamten oberen Oberfläche des Siliziumsubstrats 10 gebil det. Die erste Siliziumschicht 47 ist mit dem anderen Source- /Drain-Gebiet 11 verbunden und bedeckt die Bitleitung 17 und die Wortleitungen 12a, 12b, 12c und 12d mit Isolierschichten dazwischen. Die erste Siliziumschicht 47 ist vorzugsweise amorph.

Unter Bezugnahme auf Fig. 38 wird ein Isolierfilm 48, beste hend aus einem TEOS-Oxidfilm, auf der ersten Siliziumschicht 47 gebildet. Die Bildung des Isolierfilms 48 wird vorzugsweise bei einer relativ niedrigen Temperatur, niedriger als ungefähr 500°C, ausgeführt, so daß die erste Siliziumschicht 47 sich nicht von amorphem zu Polysilizium ändern kann.

Unter Bezugnahme auf Fig. 39 werden Resiststrukturen 49 mit einer vorbestimmten Konfiguration auf der Isolierschicht 48 gebildet. Eine Breite w der Resiststruktur 49 bestimmt einen Abstand zwischen angrenzenden Kondensatoren.

Unter Bezugnahme auf die Fig. 39 und 40 wird die Isolier schicht 48 unter Verwendung der Resiststrukturen 49 als Maske selektiv geätzt. Unter Bezugnahme auf die Fig. 40 und 41 wird die Resiststruktur 49 entfernt.

Gemäß den Fig. 41 und 42 wird eine zweite Siliziumschicht 50, welche eine darin eingebaute Dotierung bzw. Verunreinigung wie Phosphor aufweist, durch das CVD-Verfahren auf der gesamten oberen Oberfläche der ersten Siliziumschicht 47 abgeschieden, so daß die zweite Siliziumschicht 50 eine obere Endoberfläche 48a und eine Seitenwand 48b von jeder Isolierschicht 48 be deckt. Die zweite Siliziumschicht 50 ist vorzugsweise amorph.

Wie in Fig. 43 gezeigt ist, wird ein Resist 51 auf die Oberfläche des Siliziumsubstrats 10 aufgebracht, so daß er vollständig eine oberste Oberfläche 50a der zweiten Silizium schicht 50 bedeckt.

Unter Bezugnahme auf die Fig. 43 und 44 wird der Resist 51 zu rückgeätzt zum Freilegen der obersten Oberfläche 50a der zwei ten Siliziumschicht 50.

Gemäß den Fig. 44 und 45 wird die freigelegte oberste Oberflä che 50a der zweiten Siliziumschicht 50 durch Ätzen entfernt.

Gemäß den Fig. 45 und 46 wird die Isolierschicht 48 durch Ät zen mit HF-Flüssigkeit oder ähnlichem entfernt.

Wie die Fig. 46 und 47 zeigen, wird anisotropes Ätzen ausge führt zum Entfernen des freigelegten Abschnittes 47a der er sten Siliziumschicht 47 auf selbstjustierende Weise. Bei die ser Behandlung wirkt der Siliziumnitridfilm 46 als eine Ätz sperre zum Verhindern weiteren Ätzens.

Durch Ätzen und Entfernen des freigelegten Abschnittes 47a der ersten Siliziumschicht 47 wird die Grundkonfiguration des zylindrischen Speicherknotens 26 vervollständigt, bei dem der leitende Bodenabschnitt 27 mit dem anderen Source-/Drain-Ge biet 11 verbunden ist und sich bis auf einen Bereich über den Wortleitungen 12a, 12b, 12c und 12d mit den Isolierschichten dazwischen erstreckt und sich der leitende Seitenwandabschnitt 28 kontinuierlich und nach oben von der äußeren Peripherie des leitenden Bodenabschnittes 27 erstreckt und die inneren und äußeren Wände 28a und 28b aufweist.

Unter Bezugnahme auf die Fig. 47 und 48 definieren der zylindrische Speicherknoten 26 und jeder der zylindrischen Speicherknoten 261 und 262, die an den zylindrischen Speicher knoten 26 angrenzen, einen Raum 260 zwischen diesen, der mit einem Isolierfilm 52 in flüssigem Zustand wie Spin-On-Glas ge füllt ist. Das Füllen mit dem Isolierfilm 52 wird durch Zu rückätzen eines Spin-On-Glas-Films, der auf die gesamte Ober fläche des Siliziumsubstrats 10 aufgebracht ist, durchgeführt.

Wie die Fig. 48 und 49 zeigen, werden die Resiste 51, welche die Speicherknoten 26, 261 und 262 ausfüllen, durch Ätzen mit O₂-Plasma entfernt.

Unter Bezugnahme auf die Fig. 49 und 50 wird das Siliziumsub strat 10 mit Säure und Lauge (Alkali) gespült und dann wird das Siliziumsubstrat 10 in eine CVD-Kammer (nicht gezeigt) ge stellt. Die druckreduzierte CVD-Kammer wird auf eine Tempera tur von 600°C und eine Hochvakuumbedingung von nicht mehr als 1×10^-7 Torr (1.33×10^-5 Pa) eingestellt. Danach wird Si₂H₆-Gas in die druckreduzierte CVD-Kammer für 10 bis 20 Sekunden ein gelassen. Dabei werden winzige Siliziumteilchen 41 d. h. herausragende Leiter auf den inneren Wänden der zylindrischen Speicherknoten 26, 261 und 262 gebildet. Das Siliziumteilchen 41 hat einen Durchmesser von ungefähr 100 Å (10 nm). Die Sili ziumteilchen 41 werden durch den folgenden Mechanismus gebil det. Erst werden dünne Filme aus Silizium auf den inneren Wän den der zylindrischen Speicherknoten 26, 261 und 262 gebildet und dann sammeln sich Siliziumkerne aufgrund des Temperaturan stiegs zum Bilden der winzigen Siliziumteilchen 41. Die Bil dung der Siliziumteilchen 41 wird gefördert, wenn die erste Siliziumschicht 47 amorph ist.

Gemäß den Fig. 50 und 51 wird der Isolierfilm 52 mit HF- Flüssigkeit entfernt. Bei dieser Behandlung wird die Isolier schicht 35 nicht geätzt aufgrund des Vorhandenseins des Sili ziumnitridfilms 46.

Gemäß den Fig. 51 und 52 wird der Kondensatorisolierfilm 29, welcher ein hochdielektrischer Film aus einer Siliziumnitrid, Siliziumoxid, Tantalpentaoxid, Hafniumoxid, BaSrTiO₂, PbZnTiO oder SrTiO enthaltenden Verbindung ist, auf den äußeren Ober flächen der zylindrischen Speicherknoten 26, 261, und 262 ge bildet.

Gemäß Fig. 53 wird die Zellplatte 30 auf dem Siliziumsubstrat 10 zum Bedecken der äußeren Oberflächen der zylindrischen Speicherknoten 26, 261 und 262 mit dem Kondensatorisolierfilm 29 dazwischen gebildet. Die Zellplatte 30 kann aus Polysili zium mit eingebauter Dotierung gefertigt sein.

Unter Bezugnahme auf Fig. 45 wird der Zwischenschichtisolier film 31 auf der gesamten Oberfläche des Siliziumsubstrats 10 zum Bedecken der Zellplatte 30 gebildet. Die Verbindungs schichten 32 mit vorbestimmten Konfigurationen werden auf dem Zwischenschichtisolierfilm 31 gebildet. Der Schutzfilm 33 wird auf der gesamten Oberfläche des Siliziumsubstrats 10 zum Be decken der Verbindungsschichten 33 gebildet.

Die Halbleiterspeichereinrichtung mit den zylindrischen Kondensatoren, die wie oben beschrieben hergestellt ist, kann eine ausreichende Kondensatorkapazität mit einer kleinen eingenommenen Fläche gewährleisten.

Ausführungsform 2

Diese Ausführungsform bezieht sich auf ein anderes Verfahren zum Bilden der herausragenden Leiter auf der inneren Wand des zylindrischen Speicherknotens.

Obgleich sie nicht gezeigt sind, werden dieselben Schritte, wie die, die in den Fig. 27-33 gezeigt sind, zuerst ausgeführt, ähnlich wie bei der Ausführungsform 1.

Unter Bezugnahme auf Fig. 55 wird die Isolierschicht 48 auf der ersten Siliziumschicht 47 gebildet.

Gemäß der Fig. 56 werden Resiststrukturen 49 mit einer vorbe stimmten Konfiguration auf der Oberfläche der Isolierschicht 48 gebildet. Die Breite w jeder Resiststruktur 49 bestimmt einen Abstand zwischen angrenzenden Kondensatoren.

Unter Bezugnahme auf die Fig. 56 und 57 wird die Isolier schicht 48 selektiv geätzt unter Verwendung der Resiststruktur 49 als Maske.

Unter Bezugnahme auf die Fig. 57 und 58 werden die Resiststrukturen 49 entfernt und dann wird die zweite Silizi umschicht 50, welche eine eingebaute Dotierung wie Phosphor enthält, auf der gesamten Oberfläche des Siliziumsubstrats 10 durch das CVD-Verfahren zum Bedecken der oberen Endoberfläche und der Seitenwand jeder Isolierschicht 48 abgeschieden.

Das Siliziumsubstrat wird in die druckreduzierte CVD-Kammer gestellt. Die druckreduzierte CVD-Kammer wird auf eine Tempe ratur von 600°C und eine Hochvakuumbedingung von nicht mehr als 1×10^-7 Torr (1.33×10^-5 Pa) eingestellt. Si₂H₆-Gas wird in die druckreduzierte CVD-Kammer für 10-20 Sekunden eingelas sen, wobei die Siliziumteilchen 41 auf der gesamten Oberfläche der zweiten Siliziumschicht 50, wie in Fig. 59 gezeigt ist, gebildet werden.

Unter Bezugnahme auf Fig. 60 wird der Resist 51 auf die Oberfläche des Siliziumsubstrats 10 aufgebracht, so daß er vollständig die oberste Oberfläche 50a der zweiten Silizium schicht 50 bedeckt.

Gemäß den Fig. 60 und 61 wird der Resist 51 zurückgeätzt zum Freilegen der obersten Oberfläche 50a der zweiten Silizium schicht 50.

Gemäß den Fig. 61 und 62 wird die oberste Oberfläche 50a der zweiten Siliziumschicht 50 geätzt und entfernt zum Freilegen der oberen Endoberfläche jeder Isolierschicht 48.

Unter Bezugnahme auf die Fig. 62 und 63 wird die Isolier schicht 48 durch Ausführen von Ätzen auf ihrem freigelegten Abschnitt mit HF-Flüssigkeit oder ähnlichem entfernt.

Unter Bezugnahme auf die Fig. 63 und 64 wird durch Ätzen des freigelegten Abschnittes 47a der ersten Siliziumschicht 47 die Grundkonfiguration des zylindrischen Speicherknotens 26 fertiggestellt, bei der der leitende Bodenabschnitt 27 an sei ner inneren Wand mit den Siliziumteilchen 41 versehen ist und der leitende Seitenwandabschnitt 28 sich kontinuierlich und nach oben von der äußeren Peripherie des leitenden Bodenab schnittes 27 erstreckt und an seiner inneren Wand mit den Si liziumteilchen 41 versehen ist.

Unter Bezugnahme auf die Fig. 64 und 65 wird der Resist 51 entfernt.

Gemäß den Fig. 65 und 66 wird der Kondensatorisolierfilm 29 auf der gesamten Oberfläche des Siliziumsubstrats 10 zum Be decken der äußeren Oberfläche des zylindrischen Speicherkno tens 26 einschließlich der Oberflächen der Siliziumteilchen 41 gebildet.

Gemäß den Fig. 66 und 67 wird die Zellplatte 30 über der äuße ren Oberfläche des zylindrischen Speicherknotens 26 mit dem Isolierfilm 29 dazwischen gebildet. Der Zwischenschichtiso lierfilm 31 wird auf dem Siliziumsubstrat 10 zum Bedecken der Zellplatte 30 gebildet.

Gemäß den Fig. 67 und 68 werden die Verbindungsschichten 32 auf dem Zwischenschichtisolierfilm 31 gebildet. Der Schutzfilm 33 wird auf dem Zwischenschichtisolierfilm 31 zum Bedecken der Verbindungsschichten 32 gebildet.

Ausführungsform 3

Die Fig. 69A, 69B, 69C und 69D zeigen ein Grundkonzept eines Verfahrens zur Herstellung der Halbleiterspeichereinrichtung gemäß dieser Ausführungsform. Unter Bezugnahme auf Fig. 69A wird ein Metallfilm, z. B. ein Ti-Film 90 von ungefähr 500- 1000 Å (50-100 nm) Dicke durch das Sputterverfahren auf dem aus Silizium gefertigten Speicherknoten 26 abgelegt bzw. abge schieden.

Unter Bezugnahme auf die Fig. 69A und 69B wird der Speicherknoten 26, der mit dem Ti-Film 90 bedeckt ist, in Inertgas wie Ar bei einer Temperatur von 800-900°C für mehr als 30 Sekunden erhitzt zum Umwandeln des Ti-Film 90 in einen Silizidfilm 92 (TiSi₂). Für den Fall daß Ti verwendet wird, hat der Silizidfilm 92 die gleichmäßige Dicke, wie in Fig. 69B gezeigt ist, wenn er bei einer Temperatur von nicht weniger als 700°C behandelt wird.

Eine Behandlung bei einer hohen Temperatur, die höher als 800°C ist, fördert jedoch eine Kondensierungsreaktion des Sili zidfilms 92, wie in Fig. 69C gezeigt ist. Diese Kondensie rungsreaktion ist ähnlich einem Phänomen, bei dem ein Wasser tropfen in eine sphärische Form auf einer Glasplatte übergeht zum Minimieren des Flächeninhalts seiner Oberfläche und stellt ein Phänomen dar, bei dem Atome sich bewegen zum Minimieren der Oberflächenenergie von TiSi₂ selbst und welches in dem Maße, wie die Temperatur ansteigt, an Bedeutung gewinnt.

Gemäß Fig. 69D werden die kondensierten TiSi₂-Filme 92 mit HF- Flüssigkeit oder ähnlichem entfernt zum Bilden von konkaven Abschnitten 93 an der Oberfläche des Siliziumsubstrats. Danach wird der Kondensatorisolierfilm auf der Oberfläche des Speicherknotens 26 gebildet, wobei der Kondensator mit einem großen Oberflächeninhalt erhalten wird.

Obwohl Ti als Beispiel der Komponente des Metallfilms beschrieben wurde, können Ta, Hf und Zr vorzugsweise verwendet werden.

Die Fig. 70-74 sind Querschnitte, die ein Verfahren zur Her stellung der Halbleiterspeichereinrichtung, welche den zylindrischen Kondensator, auf den das vorher genannte Konzept angewendet wird, aufweist.

Zuerst werden die in den Fig. 27-47 gezeigten Schritte ausgeführt.

Danach wird der Resist 51 entfernt, wie aus den Fig. 47 und 70 ersichtlich ist.

Unter Bezugnahme auf Fig. 71 wird der Ti-Film 90 auf der ge samten Oberfläche des zylindrischen Speicherknotens 26 durch das Sputterverfahren abgeschieden.

Unter Bezugnahme auf die Fig. 71 und 72 wird der zylindrische Speicherknoten 26, der mit dem Ti-Film 90 bedeckt ist, in Ar bei einer Temperatur von 900°C für 60 Minuten durch das Lampenausglühverfahren thermisch verarbeitet. Aufgrund dieser Wärmebehandlung wandelt sich der Ti-Film 90 in den Silizidfilm 92 um und verändert sich weiter in die kondensierten Formen, wie in der Figur gezeigt ist.

Gemäß den Fig. 72 und 73 werden die Silizidfilme 92 durch Ät zen in einer Lösung, welche HF enthält, entfernt. Obwohl sich das TiSi₂ in HF löst, löst sich Si nicht wesentlich in HF. Durch Entfernen der Silizidfilme 92 weist der Speicherknoten 26 eine Oberfläche auf, welche entgegengesetzt in der Gestalt zu der TiSi₂/Si-Grenzfläche ist und weist die halbkugelförmi gen konkaven Abschnitte 93, die einwärts von der äußeren Ober fläche gewölbt sind, auf. Während der Behandlung mit der HF- Lösung wird der Isolierfilm 35, der aus dem TEOS-Oxidfilm ge bildet ist, nicht geätzt, da er durch den SiN-Film 46 ge schützt ist.

Bei dieser Ausführungsform könnte Metall wie Ti den Speicherknoten 26 verunreinigen. Das Oxid eines Metalls wie Ti hat jedoch eine hohe Dielektrizitätskonstante und die Verwen dung desselben als Kondensatorisolierfilm wurde studiert. Da her gibt es kein Problem, selbst wenn Metall wie Ti und Ta in dem Silizium des Speicherknotens 26 verbleibt.

Gemäß Fig. 74 wird die äußere Oberfläche des zylindrischen Speicherknotens 26 mit dem Kondensatorisolierfilm 29 bedeckt. Die Zellplatte 30 wird auf dem Siliziumsubstrat 10 zum Bedecken der äußeren Oberfläche des zylindrischen Speicherkno tens mit dem Kondensatorisolierfilm 29 dazwischen gebildet. Der Zwischenschichtisolierfilm 31 wird auf der Oberfläche des Siliziumsubstrats 10 zum Bedecken der Zellplatte 30 gebildet. Die Verbindungsschichten 32 mit einer vorbestimmten Konfigura tion werden auf dem Zwischenschichtisolierfilm 31 gebildet. Der Schutzfilm 33 wird auf der gesamten Oberfläche des Siliziumsubstrats 10 zum Bedecken der Verbindungsschicht 32 gebildet.

Die Halbleiterspeichereinrichtung mit den zylindrischen Kondensatoren, die wie oben beschrieben hergestellt ist, kann eine Kondensatorkapazität mit einer kleinen eingenommenen Flä che ausreichend gewährleisten.

Ausführungsform 4

In der vorher genannten Ausführungsform wurde als Beispiel be schrieben, daß die Silizidfilme 92 nach Kondensieren dersel ben, wie in den Fig. 72 und 73 gezeigt ist, entfernt werden. In dieser Ausführungsform 4 wird, wie in Fig. 75 gezeigt ist, der Kondensatorisolierfilm 29 auf der gesamten Oberfläche des Speicherknotens 26 abgeschieden, ohne die Silizidfilme 92 zu entfernen. In dieser Ausführungsform ist der Speicherknoten 26 mit halbkugelförmigen nach außen konvexen Abschnitten 92 ver sehen. Auch in dieser Ausführungsform kann der Speicherknoten 26 eine äußere Oberfläche mit einem großen Flächeninhalt be sitzen und kann daher die Kondensatorkapazität ausreichend ge währleisten.

Ausführungsform 5

Die Ausführungsformen, die beschrieben wurden, weisen Speicherknoten mit zylindrischer Form auf, wie in Fig. 74 ge zeigt ist. Die vorliegende Erfindung ist jedoch nicht auf diese beschränkt und könnte auf eine Struktur, welche Stapel kondensatoren, wie in Fig. 76 gezeigt ist, aufweist, angewen det werden.

Ausführungsform 6

Fig. 77 ist ein fragmentarischer Querschnitt einer Halbleiter speichereinrichtung der Ausführungsform 6. In dieser Ausfüh rungsform ist das in Fig. 75 gezeigte Konzept der Erfindung auf den herkömmlichen Kondensator vom Stapeltyp angewendet. Auch in dieser Ausführungsform kann eine ausreichend große Kondensatorkapazität mit einer kleinen eingenommenen Fläche gewährleistet werden.

Ausführungsform 7

An der Oberfläche eines Halbleitersubstrats 200 wird ein isolierender Oxidfilm 201 gebildet. Auf dem Halbleitersubstrat 200 ist eine Gateelektrode 202 vorgesehen. In dem Halbleiter subsatrat 200 sind auf beiden Seiten der Gateelektrode 202 Source-/Drain-Schichten 203, 203 vorgesehen. In dem Halblei tersubstrat 200 ist ein Graben 204 zum Bilden eines Kondensa tors vorgesehen. Eine diffundierte Dotierungsschicht 205, wel che einen Speicherknoten darstellt, ist den Graben 204 umge bend vorgesehen. Eine der Source-/Drain-Schichten 203 ist mit der diffundierten Dotierungsschicht 205 verbunden. Auf der in neren Wandoberfläche des Grabens 204 sind Siliziumteilchen 206 gebildet. Ein Kondensatorisolierfilm 207 bedeckt die innere Wandoberfläche des Grabens 204, so daß er die Siliziumteilchen 206 bedeckt. Eine Zellplatte 208 ist in den Graben 204 einge füllt.

Eine Bitleitung 209 ist mit den anderen der Source-/Drain- Schichten 203 verbunden. In der Halbleiterspeichereinrichtung der Ausführungsform 7 kann, da der Flächeninhalt der Oberflä che des Speicherknotens mittels der Siliziumteilchen 206 ver größert ist, die Kondensatorkapazität durch die Vergrößerung des Flächeninhalts der Oberfläche vergrößert werden.

Die Siliziumteilchen 206 werden in der folgenden Weise gebil det. Ein amorpher dünner Film wird auf der inneren Wandober fläche des Grabens 204 gebildet. Danach werden durch Ausfüh rung einer thermischen Behandlung Siliziumteilchen 206 an der inneren Wandoberfläche des Grabens 204 gebildet.

Gemäß der Halbleiterspeichereinrichtung des ersten Aspekts der Erfindung ist, wie vorher beschrieben, der zylindrische Spei cherknoten an seiner inneren Wandoberfläche mit den herausragenden Leitern versehen, so daß die Kondensatorkapazi tät aufgrund des großen Flächeninhalts der Oberfläche der her ausragenden Leiter vergrößert ist. Es tritt kein Kurzschluß zwischen dem zylindrischen Speicherknoten und einem angrenzen den zylindrischen Speicherknoten auf.

Gemäß der Halbleiterspeichereinrichtung des zweiten Aspekts der Erfindung ist der Speicherknoten an seiner äußeren Ober fläche mit konkaven Abschnitten, die einwärts von der äußeren Oberfläche gewölbt sind, versehen, so daß die äußere Oberflä che des Speicherknotens einen großen Flächeninhalt hat, was in einer großen Kondensatorkapazität resultiert.

Gemäß dem Verfahren zur Herstellung der Speichereinrichtung der dritten und vierten Aspekte der Erfindung werden die herausragenden Leiter nur an der inneren Wand des zylindri schen Speicherknotens gebildet, so daß ein Kurzschluß nicht zwischen dem zylindrischen Speicherknoten und einem an diesen angrenzenden zylindrischen Speicherknoten auftritt, und die Halbleiterspeichereinrichtung kann eine große Kondensatorkapa zität aufweisen.

Gemäß dem Verfahren zur Herstellung der Halbleiterspeicherein richtung des fünften Aspekts der Erfindung wird der Speicher knoten, der mit dem Metallfilm bedeckt ist, erhitzt zum Bilden des Silizidfilms auf der Oberfläche des Speicherknotens. Da nach wird der Silizidfilm kondensiert und dann werden die kondensierten Silizidfilme von der Oberfläche des Speicherkno tens entfernt. Dabei werden die konkaven Abschnitte, die ein wärts von der Oberfläche des Speicherknotens gewölbt sind, an der Oberfläche des Speicherknotens gebildet, so daß der Spei cherknoten einen großen Oberflächeninhalt aufweist.

Claims

1. Halbleiterspeichereinrichtung mit:
einem Halbleitersubstrat (10), das an seiner Hauptoberfläche mit einer leitenden Schicht versehen ist;
einer Wortleitung (12a, 12b, 12c und 12d) und einer Bitleitung (17), die auf dem Halbleitersubstrat gebildet sind;
einem Isolierfilm (24, 25), der auf dem Halbleitersubstrat (10) vorgesehen ist und der die Wortleitungen (12a, 12b, 12c und 12d) und die Bitleitung (17) bedeckt;
einem Kontaktloch (18), das an dem Isolierfilm (24) zum teilweisen Freilegen der leitenden Schicht (11) vorgesehen ist; und
einem zylindrischen Speicherknoten (26), der elektrisch mit der leitenden Schicht (11) verbunden ist, wobei der zylindri sche Speicherknoten (26) aufweist:

einen leitenden Bodenabschnitt (27), der im Kontakt mit der leitenden Schicht (11) durch das Kontaktloch (18) ist und der entlang einer Oberfläche des Isolierfilms (24) angeordnet ist, einen leitenden Seitenwandabschnitt (28), der sich an eine äußere Peripherie des leitenden Bodenabschnittes (27) kontinu ierlich anschließt und sich aufwärts davon erstreckt, einen herausragenden Leiter (41) der an der inneren Wand des zylindrischen Speicherknotens (26), der aus dem leitenden Bodenabschnitt (27) und dem leitenden Seitenwandabschnitt (28) gebildet ist, vorgesehen ist und in einer Richtung radial ein wärts von dem zylindrischen Speicherknoten hervorsteht; und die Halbleiterspeichereinrichtung weiter aufweist:
einen Kondensatorisolierfilm (29), der eine gesamte äußere Oberfläche des zylindrischen Speicherknotens (26) einschließ lich einer äußeren Oberfläche des herausragenden Leiters (41) bedeckt; und
eine Zellplatte (30), die die äußere Oberfläche des zylindri schen Speicherknotens (26) mit dem Kondensatorisolierfilm (29) dazwischen bedeckt.

2. Halbleiterspeichereinrichtung mit:
einem Halbleitersubstrat (10);
einem Speicherknoten (26), der auf dem Halbleitersubstrat (10) vorgesehen ist, wobei der Speicherknoten (26) an seiner äußeren Oberfläche mit einem konkaven Abschnitt (93), der einwärts von der äußeren Oberflä che gewölbt ist, versehen ist; und
das Halbleitersubstrat zudem aufweist:
einen Kondensatorisolierfilm (29), der die gesamte äußere Oberfläche des Speicherknotens (26) einschließlich einer Ober fläche des konkaven Abschnittes (93) bedeckt; und
einer Zellplatte (30), die die äußere Oberfläche des Speicher knotens (26) mit dem Kondensatorisolierfilm (29) dazwischen bedeckt.

3. Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der konkave Abschnitt (93) eine sphärische Gestalt aufweist.

4. Halbleiterspeichereinrichtung nach Anspruch 2 oder 3, gekennzeichnet durch einen Silizidfilm (92), der zwischen dem Speicherknoten (26) und dem Kondensatorisolierfilm (29) zum Ausfüllen des konkaven Abschnittes (93) vorgesehen ist.

5. Halbleiterspeichereinrichtung nach einem der Ansprüche 2-4, dadurch gekennzeichnet, daß der Speicherknoten (26) einen sich nach oben erstreckenden zylindrischen Speicherknoten aufweist.

6. Halbleiterspeichereinrichtung nach einem der Ansprüche 2-4, dadurch gekennzeichnet, daß der Speicherknoten (26) einen Speicherknoten vom Stapeltyp aufweist.

7. Verfahren zur Herstellung einer Halbleiterspeichereinrich tung mit einer Mehrzahl von zylindrischen Kondensatoren, die aneinandergrenzen mit den Schritten:
Bilden einer Wortleitung (12a, 12b, 12c und 12d) auf einem Halbleitersubstrat (10);
Bilden von Source-/Drain-Gebieten (11) auf einer Hauptoberflä che des Leitersubstrats (10) wobei die Wortleitung (12a) zwi schen diesen liegt;
Bilden einer Bitleitung (17), die mit einem der Source-/Drain- Gebiete (11) auf dem Halbleitersubstrat (10) verbunden ist;
Bilden eines zylindrischen Speicherknotens (26) auf dem Halbleitersubstrat (10), wobei der zylindrische Speicherknoten einen leitenden Bodenabschnitt (27) aufweist, der mit dem an deren der Source-/Drain-Gebiete (11) verbunden ist und sich bis zu einer Position über der Wortleitung (12b, 12c) mit der Isolierschicht (24) dazwischen erstreckt und der einen leiten den Seitenwandabschnitt (28) aufweist, der sich kontinuierlich nach oben von einer äußeren Peripherie des leitenden Bodenab schnittes (27) erstreckt und innere und äußere Wände aufweist;
selektives Bilden von herausragenden Leitern (41) nur auf dem leitenden Bodenabschnitt (27) und der inneren Wand des leiten den Seitenwandabschnittes (28) des zylindrischen Speicherkno tens (26);
Bilden eines Kondensatorisolierfilms (29) zum Bedecken der ge samten äußeren Oberfläche des zylindrischen Speicherknotens (26) einschließlich der äußeren Oberflächen der herausragenden Leiter (41); und
Bilden einer Zellplatte (30) zum Bedecken der äußeren Oberflä che des zylindrischen Speicherknotens (26) mit dem Kondensatorisolierfilm (29) dazwischen.

8. Verfahren zur Herstellung einer Halbleiterspeichereinrich tung, welche eine Mehrzahl von aneinander grenzenden zylindri schen Kondensatoren aufweist, mit den Schritten:
Bilden einer Wortleitung (12a, 12b, 12c und 12d) auf einem Halbleitersubstrat (10);
Bilden von Source-/Drain-Gebieten (11) auf einer Hauptoberflä che des Halbleitersubstrats (10) wobei die Wortleitung (12a) zwischen diesen liegt;
Bilden einer Bitleitung (17), die mit einem der Source-/Drain- Gebiete (11) auf dem Halbleitersubstrat (10) verbunden ist;
Bilden eines ersten leitenden Films (47), der mit dem anderen der Source-/Drain-Gebiete (11) verbunden ist und der die Wort leitung und die Bitleitung bedeckt, auf der gesamten oberen Oberfläche des Halbleitersubstrats mit einer Isolierschicht (24) dazwischen;
Bilden eines Musters (48) aus einem isolierenden Glied, wel ches sich nach oben erstreckt und eine obere Endoberfläche und eine Seitenwand aufweist, in einem Bereich auf dem ersten lei tenden Film (47) mit Ausnahme eines Bereiches, auf dem der zy lindrische Kondensator gebildet ist;
Bilden eines zweiten leitenden Films (50) auf der gesamten oberen Oberfläche des ersten leitenden Films (47) zum Bedecken der oberen Endoberfläche und der Seitenwand der Struktur (48) aus dem isolierenden Glied;
Bilden von herausragenden Leitern (41) auf der gesamten Oberfläche des zweiten leitenden Films (50);
selektives Entfernen durch Ätzen eines Abschnittes des zweiten leitenden Films (50), der über der oberen Endoberfläche des Musters (48) aus dem isolierenden Glied gelegen ist, zum Frei legen der oberen Endoberfläche des isolierenden Glieds (48);
Entfernen durch Ätzen eines Abschnittes des Musters (48) aus dem isolierenden Glied beginnend von der freigelegten oberen Endoberfläche zum Bilden eines zylindrischen Speicherknotens (26), welcher einen leitenden Bodenwandabschnitt (27) auf weist, der die herausragenden Leiter (41) trägt und der einen leitenden Seitenwandabschnitt (28) aufweist, der sich zusam menhängend nach oben von einer äußeren Oberfläche des leiten den Bodenabschnittes (27) erstreckt und an seiner inneren Wand den herausragenden Leitern (41) versehen ist;
Bilden eines Kondensatorisolierfilms (29) zum Bedecken der ge samten äußeren Oberfläche des zylindrischen Speicherknotens (26) einschließlich der Oberflächen der herausragenden Leiter (41); und
Bilden einer Zellplatte (30) zum Bedecken der äußeren Oberflä che des zylindrischen Speicherknotens (26) mit dem Kondensatorisolierfilm (29) dazwischen.

9. Verfahren zur Herstellung einer Halbleiterspeichereinrich tung mit den Schritten:
Bilden eines Speicherknotens (26) aus Silizium auf einem Halb leitersubstrat;
Bilden eines Metallfilms (92) zum Bedecken einer Oberfläche des Speicherknotens (26);
Erhitzen des Speicherknotens (26), der mit dem Metallfilm (92) bedeckt ist, zum Bilden eines Silizidfilms (92) auf der Oberfläche des Speicherknotens (26);
Kondensieren des Silizidfilms (92);
Bilden eines Kondensatorisolierfilms (29) zum Bedecken der Oberfläche des Speicherknotens (26); und
Bilden einer Zellplatte (30) zum Bedecken der äußeren Oberflä che des Speicherknotens (26) mit dem Kondensatorisolierfilm (29) dazwischen.

10. Verfahren zur Herstellung der Halbleiterspeichereinrich tung nach Anspruch 9, gekennzeichnet durch den Schritt des Entfernens des kondensierten Silizidfilms (92) von der Oberfläche des Spei cherknotens (26) nach dem Schritt des Kondensierens des Sili zidfilms (92) und vor dem Schritt des Bildens des Kondensa torisolierfilms (29) auf der Oberfläche des Speicherknotens (26).

11. Verfahren zur Herstellung der Halbleiterspeichereinrich tung nach Anspruch 9 oder 10, dadurch gekennzeichnet daß die Kondensation des Silizidfilms (92) durch Erhitzen des Silizidfilms (92) auf eine Temperatur, die nicht weniger als 800°C beträgt, ausgeführt wird.

12. Verfahren zur Herstellung der Halbleiterspeichereinrich tung nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, daß der Speicherknoten (26) einen zylindrischen Speicherknoten aufweist, der sich von dem Halbleitersubstrat nach oben erstreckt.