DE4132820A1

DE4132820A1 - Halbleitereinrichtung mit kondensator und herstellungsverfahren fuer dieselbe

Info

Publication number: DE4132820A1
Application number: DE4132820A
Authority: DE
Inventors: Makoto Ohi; Hideaki Arima; Natsuo Ajika
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-10-05
Filing date: 1991-10-02
Publication date: 1992-04-09
Also published as: JPH04144278A; US5523596A; US5683929A

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halb leitereinrichtungen mit Kondensatoren und ein Herstellungs verfahren für dieselben und im besonderen auf eine verbes serte Anordnung eines Kondensators zum Gebrauch in einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM) und ein Herstellungsverfahren für diese.

In den letzten Jahren gibt es infolge der weiten Verbreitung von Informationsverarbeitungseinrichtungen, wie Computern, eine wachsende Nachfrage nach Halbleiterspeichereinrich tungen. Insbesondere wachsen die Anforderungen an und die Nachfrage nach Halbleiterspeichereinrichtungen mit großer Speicherkapazität und hoher Arbeitsgeschwindigkeit. Unter diesen Umständen wurde die Technologie zur Erzielung höherer Integrationsdichten, höherer Ansprechgeschwindigkeit und höherer Zuverlässigkeit von Halbleiterspeichereinrichtungen verbessert.

Zu den Halbleiterspeichereinrichtungen zählt der DRAM, der die wahlfreie Eingabe/Ausgabe gespeicherter Information er möglicht. Allgemein weist ein DRAM ein Speicherzellenarray als Speichergebiet zum Speichern einer Menge von Einheiten zu speichernder Information und eine zur Eingabe von außen und zur Ausgabe nach außen benötigte periphere Schaltung auf.

Fig. 1 ist ein Blockschaltbild, das die Anordnung eines her kömmlichen DRAM zeigt. Wie Fig. 1 zeigt, weist ein DRAM 150 ein Speicherzellenarray 151, einen Zeilen- und Spaltenadreß puffer 152, einen Zeilendecoder 153 und einen Spaltendecoder 154, einen Lese-Auffrisch-Verstärker 155, einen Datenein gangspuffer 156 und einen Datenausgangspuffer 157 und einen Taktgenerator 158 auf. Das Speicherzellenarray 151 dient dazu, die Datensignale der Speicherinformation zu speichern. Der Zeilen- und Spaltenadreßpuffer 152 dient dazu, externe Adreßsignale A₀-A₉ zur Auswahl von Speicherzellen, die eine Einheitsspeicherschaltung bilden, aufzunehmen. Der Zei lendecoder 153 und der Spaltendecoder 154 dienen dazu, durch Decodierung eines Adreßsignals eine Speicherzelle zu bestim men. Der Lese-Auffrisch-Verstärker 155 dient dazu, ein in einer ausgewählten Speicherzelle gespeichertes Signal zu verstärken und zu lesen. Der Dateneingangspuffer 156 und der Datenausgangspuffer 157 dienen zur Ein-/Ausgabe von Daten. Der Taktgenerator 158 dient zur Erzeugung eines Takt signals als Steuersignal für jeden Abschnitt.

Das Speicherzellenarray 151, das eine große Fläche auf einem Halbleiterchip einnimmt, weist eine Mehrzahl von Speicher zellen zum Speichern von Informationseinheiten auf, die in einer Matrix angeordnet sind. Fig. 2 ist ein Schaltbild, das die Äquivalenzschaltung von 4-Bit-Speicherzellen zeigt, die das Speicherzellenarray 151 bilden. Eine Speicherzelle ist in der Umgebung des Kreuzungspunktes einer Wortleitung 104 mit einer Bitleitung 115 gebildet. Die dargestellte Spei cherzelle weist einen MOS-(Metall-Oxid-Halbleiter)-Transistor 103 und einen Kondensator 110 auf. Jede Speicherzelle stellt also eine sogenannte Ein-Transistor-Ein-Kondensator-Speicher zelle dar. Mit ihrem einfachen Aufbau erlaubt eine Speicher zelle dieses Typs eine leichte Erhöhung der Integrations dichte, aus welchem Grunde diese Speicherzelle in DRAM mit großer Speicherkapazität weit verbreitet ist.

Bei den Speicherzellen eines DRAM gibt es je nach Anordnung des Kondensators verschiedene Typen. Fig. 3 ist eine teil weise Querschnittsdarstellung, die den Schnitt einer Spei cherzelle mit einem typischen Stapelkondensator zeigt. Wie Fig. 3 zeigt, weist eine Speicherzelle einen Transfergate transistor 203 und einen Kondensator vom Stapeltyp (Stapel kondensator) 210 auf. Der Transfergatetransistor 203 weist ein Paar von Source- und Drain-Gebieten 206, 206 und eine Gateelektrode (Wortleitung) 204 auf. Die Source-/Drain- Gebiete 206, 206 sind in der Oberfläche eines Siliziumsub strates 201 gebildet. Die Gateelektrode 204 ist auf dem Sili ziumsubstrat 201 mit einer dazwischen angeordneten Gateoxid schicht 205 gebildet. Der Kondensator 210 enthält eine untere Elektrode (einen Speicherknoten) 211, eine dielektrische Schicht 212 und eine obere Elektrode (Zellplatte) 213. Die untere Elektrode 211 erstreckt sich von der Gateelektrode 204 aus über eine isolierende Feldoxidschicht 202 hin, wobei ein Teil der unteren Elektrode mit einem der Source-/Drain gebiete 206, 206 verbunden ist. Eine dielektrische Schicht 212 ist auf der Oberfläche der unteren Elektrode 211 gebil det. Eine obere Elektrode 213 ist auf der Oberfläche der dielektrischen Schicht 212 gebildet. Eine Bitleitung 215 ist auf dem Kondensator 210 mit einem dazwischen angeordneten Zwischenschichtisolierfilm 220 gebildet. Die Bitleitung 215 ist mit dem anderen der Source-/Drain-Gebiete 206 über ein Kontaktloch 216 verbunden. Der Stapelkondensator ist dadurch gekennzeichnet, daß ein Hauptteil des Kondensators sich nach oberhalb der Gateelektrode und der Feldoxidschicht erstreckt, wodurch die Fläche vergrößert wird, auf der die Elektroden des Kondensators einander gegenüberliegen, was wiederum eine hohe Kapazität des Kondensators sichert.

Im allgemeinen ist die Kapazität eines Kondensators propor tional zur Fläche, auf der die Elektroden einander gegenüber liegen, und umgekehrt proportional zur Dicke der dielektri schen Schicht. Es ist daher wünschenswert, die Fläche zu vergrößern, auf der die Elektroden eines Kondensators einander gegenüberliegen, um die Kapazität des Kondensators zu er höhen. Eine Erhöhung der Integrationsdichte eines DRAM ist mit einer drastischen Verringerung der Speicherzellengröße verbunden. Die ebene Fläche des Gebietes, das ein Kondensator einnimmt, verringert sich dementsprechend. Im Hinblick auf einen stabilen Betrieb und eine hohe Zuverlässigkeit eines DRAM als Speichereinrichtung sollten jedoch die elektrischen Ladungen, die ein 1-Bit-Speicher speichern kann, nicht ver ringert werden. Zur Erfüllung dieser widersprüchlichen Anfor derungen wurden verschiedene Anordnungen eines Kondensators vorgeschlagen, die die ebene Fläche des Kondensators ver ringern, während die Fläche, auf der die Elektroden einander gegenüberliegen, vergrößert wird.

Im Hinblick auf eine wachsende Kapazität des Kondensators ist die Dicke der dielektrischen Schicht des Kondensators vorzugsweise klein zu machen. Außerdem wird von der dielek trischen Schicht eine hohe Zuverlässigkeit erwartet. Für einen solchen Kondensator werden eine polykristalline Sili ziumschicht als Elektrodenschicht und eine auf der polykri stallinen Siliziumschicht gebildete Siliziumnitridschicht und eine durch Oxidieren der Oberfläche der Siliziumnitrid schicht gebildete Oxidschicht als dielektrische Schicht ver wendet. Eine solche Anordnung ermöglicht eine Verringerung der Schichtdicke der dielektrischen Schicht, wodurch ein Kondensator mit großer Kapazität und hoher Zuverlässigkeit erhalten wird.

Fig. 4 ist eine teilweise Querschnittsdarstellung, die die Anordnung eines herkömmlichen Kondensators zeigt. Wie Fig. 4 zeigt, ist ein Zwischenschichtisolierfilm 220 auf einem Siliziumsubstrat 201 gebildet. Eine polykristalline Silizium schicht 11, die die untere Elektrodenschicht des Kondensators bildet, ist auf dem Zwischenschichtisolierfilm 220 gebildet. Die polykristalline Siliziumschicht 11 ist mit Verunreini gungen dotiert. Eine natürliche Oxidschicht 12 ist auf der polykristallinen Siliziumschicht 11 gebildet. Eine Silizium nitridschicht 13 ist auf der natürlichen Oxidschicht 12 durch ein Niederdruck-CVD-Verfahren gebildet. Die Oxidation der Oberfläche der Siliziumnitridschicht 13 führt zu einer Oxid schicht 14. Wie oben beschrieben, weist die dielektrische Schicht des Kondensators die natürliche Oxidschicht 12, die Siliziumnitridschicht 13 und die Oxidschicht 14 auf. Eine polykristalline Siliziumschicht 15, die die obere Elektroden schicht des Kondensators bildet, ist auf der Oxidschicht 14 gebildet.

Die in Fig. 4 gezeigte Anordnung des Kondensators eines DRAM hat die folgenden Nachteile. Fig. 6 zeigt schematisch die Anordnung einer CVD-Einrichtung zur Bildung einer Silizium nitridschicht 13, die eine dielektrische Kondensatorschicht bildet. Bei dem in Fig. 4 gezeigten Kondensator ist die untere Elektrodenschicht durch eine polykristalline Silizium schicht 11 gebildet. Eine Reaktion der Oberfläche der poly kristallinen Siliziumschicht 11 mit Wasser oder Sauerstoff in der Luft führt zur Bildung der natürlichen Oxidschicht 12, die eine Schichtdicke von etwa 10 Å aufweist, auf der polykristallinen Siliziumschicht 11. Danach wird zur Bildung der Siliziumoxidschicht 13 auf der polykristallinen Silizium schicht 11 durch ein CVD-Verfahren ein Wafer 73 automatisch in eine CVD-Apparatur 71 mechanisch eingeführt, wie in Fig. 6 gezeigt. Zu diesem Zeitpunkt wird die äußere Oberfläche der CVD-Apparatur 71 durch einen Heizer 72 aufgeheizt. Während des automatischen Einführens wird zusammen mit dem Wafer 73 Luft in die CVD-Apparatur 71 gebracht. Wenn die Temperatur der CVD-Apparatur 71 eine Höhe von etwa 400°C hat, reagiert die die untere Elektrodenschicht bildende polykristalline Siliziumschicht 11 mit Luftsauerstoff, wodurch die Schicht durch die natürliche Oxidschicht 12 weiter oxidiert wird. Im Ergebnis dessen ist nach der Bildung der Siliziumnitrid schicht 13 auf der polykristallinen Siliziumschicht 11 eine unerwünscht dicke Oxidschicht 12 gebildet, auf der die Sili ziumnitridschicht 13 gebildet ist.

Die beschriebene unerwünscht dicke Oxidschicht 12 vergrößert die Dicke der zwischen den polykristallinen Siliziumschichten 11 und 15 angeordneten dielektrischen Schicht, was nicht nur zu einer Verringerung der Kapazität des Kondensators, sondern auch zu einer Verringerung der Zuverlässigkeit der dielektrischen Schicht führt.

In der japanischen Patent-Offenlegungsschrift Nr. 2-16 763 wird eine verbesserte Anordnung eines Kondensators zur Lösung dieses Problems beschrieben. Fig. 5 ist eine teilweise Quer schnittsdarstellung, die die Anordnung des in dieser Patent schrift beschriebenen Kondensators zeigt. Eine Oxidschicht 220 als Zwischenschichtisolierfilm ist auf einem Silizium substrat 201 gebildet. Eine polykristalline Siliziumschicht 11, die eine untere Elektrodenschicht bildet, ist auf der Oxidschicht 220 gebildet. Die polykristalline Siliziumschicht 11 ist mit Phosphor als Verunreinigung dotiert. Das Silizium substrat 201 mit der darauf gebildeten polykristallinen Sili ziumschicht 11 bildet bei Raumtemperatur eine natürliche Oxidschicht von etwa 5-10 Å Dicke auf der Oberfläche der polykristallinen Siliziumschicht 11. Bei dieser Kondensator anordnung ist jedoch durch schnelles Nitrieren (Nitridbil dung) der auf der Oberfläche der polykristallinen Silizium schicht 11 gebildeten natürlichen Oxidschicht eine Nitrid schicht 22 gebildet. Diese schnelle Nitridbildung wird durch schnelles thermisches Tempern (RTA) in einer NH₃-Atmosphäre bei einer Temperatur von 950-1150°C erreicht. Dieses Ver fahren stellt ein schnelles Nitrieren einer natürlichen Oxid schicht dar, wodurch das Anwachsen der Dicke der Schicht infolge natürlicher Oxidation verhindert wird. Eine natürli che Oxidschicht mit einer Dicke von etwa 5-10 Å, die auf der Oberfläche der polykristallinen Siliziumschicht 11 aufge wachsen ist, kann nitriert werden. Eine Siliziumnitridschicht 13 von 80 A Dicke wird auf der auf diese Weise gebildeten Nitridschicht 22 durch ein Niederdruck-CVD-Verfahren gebil det. Das Oxidieren der Oberfläche der Siliziumnitridschicht 13 führt zu einer Oxidschicht 14, die eine Schichtdicke von etwa 20 A aufweist. Eine polykristalline Siliziumschicht 15, die eine obere Elektrodenschicht bildet, ist auf der Oxidschicht 14 gebildet.

Wie oben beschrieben, wird eine dünne natürliche Oxidschicht, die auf der Oberfläche der polykristallinen Siliziumschicht 11 gebildet ist, durch ein Verfahren der schnellen Nitridbil dung in die Nitridschicht 22 umgewandelt. Damit kann, wenn in einem späteren Schritt durch ein Niederdruck-CVD-Verfahren eine Siliziumnitridschicht 13 gebildet wird, das Wachstum einer Oxidschicht auf der Oberfläche der polykristallinen Siliziumschicht 11 in der Phase des Einführens eines Wafers in die CVD-Apparatur verhindert werden. Im Ergebnis dessen wird die Verringerung der Kapazität des Kondensators infolge des Wachsens einer natürlichen Oxidschicht unterdrückt. Die Anordnung des in Fig. 5 gezeigten Kondensators wird in der japanischen Patent-Offenlegungsschrift Nr. 63-3 16 465 be schrieben.

Bei der in Fig. 5 beschriebenen Kondensatoranordnung wird eine eine dielektrische Schicht bildende obere Oxidschicht (Deckoxidschicht) 14 mit einer relativ großen Dicke von etwa 20 A gebildet. Eine polykristalline Siliziumschicht 15 als obere Elektrodenschicht wird auf der Deckoxidschicht 14 durch das auch bei der Bildung der Siliziumnitridschicht 13 verwen deten Niederdruck-CVD-Verfahren gebildet. Daher kann nach der Bildung der Deckoxidschicht 14 die Deckoxidschicht auf eine große Schichtdicke anwachsen, bevor die polykristalline Siliziumschicht 15 gebildet wird. Das sich daraus ergebende Anwachsen der Schichtdicke der ganzen dielektrischen Schicht verringert nicht nur die Kapazität des Kondensators, sondern verschlechtert auch die Zuverlässigkeit der dielektrischen Schicht. Für die Lösung dieses Problemes bietet die erwähnte Patentschrift keine Lösung.

Es ist Aufgabe der vorliegenden Erfindung, eine Anordnung anzugeben, mit der die Kapazität des Kondensators vergrößert, die Zuverlässigkeit der dielektrischen Schicht des Kondensa tors erhöht und die Lebensdauer der dielektrischen Schicht vergrößert wird und die auf einen DRAM mit hohem Integra tionsgrad anwendbar ist.

Es ist weiter Aufgabe der Erfindung, ein Verfahren zur Her stellung eines solchen Kondensators mit erhöhter Kapazität, verbesserter Zuverlässigkeit, vergrößerter Lebensdauer und Anwendbarkeit auf einen hochintegrierten DRAM anzugeben.

Eine Halbleitereinrichtung mit Kondensator nach einem Aspekt der vorliegenden Erfindung enthält eine erste Elektroden schicht, eine dielektrische Schicht und eine zweite Elektro denschicht. Die erste Elektrodenschicht ist auf einem Halb leitersubstrat gebildet. Die dielektrische Schicht ist auf der ersten Elektrodenschicht gebildet. Die zweite Elektroden schicht ist auf der dielektrischen Schicht gebildet. Die dielektrische Schicht enthält eine Oxynitridschicht, eine Nitridschicht und eine Oxidschicht. Die Oxynitridschicht ist auf der ersten Elektrodenschicht gebildet. Die Nitrid schicht ist auf der Oxynitridschicht gebildet. Die Oxid schicht ist auf der Nitridschicht mit einer auf weniger als 20 Å eingestellten Dicke gebildet.

Gemäß dem Verfahren zur Herstellung einer Halbleitereinrich tung mit Kondensator nach einem weiteren Aspekt der Erfindung wird auf einem Halbleitersubstrat zuerst eine erste Elektro denschicht gebildet. Auf der ersten Elektrodenschicht wird zunächst eine Oxynitridschicht gebildet. Auf der Oxynitrid schicht wird eine Nitridschicht gebildet. Auf der Nitrid schicht wird eine Oxidschicht mit einer auf weniger als 20 Å eingestellten Dicke gebildet. Auf der Oxidschicht wird eine zweite Elektrodenschicht gebildet.

Eine Halbleitereinrichtung mit Kondensator nach einem weite ren Aspekt der Erfindung enthält eine erste Elektroden schicht, eine dielektrische Schicht und eine zweite Elektro denschicht. Die dielektrische Schicht enthält eine Oxynitrid schicht, eine Nitridschicht und eine Oxidschicht. Die Oxid schicht ist auf der Nitridschicht derart gebildet, daß Defekte der Nitridschicht verringert werden, aber die Lebens dauer der Isolierung der dielektrischen Schicht als Ganze nicht verschlechtert wird.

Entsprechend einem Verfahren zur Herstellung einer Halb leitereinrichtung mit Kondensator nach einem weiteren Aspekt der Erfindung wird die Oxidschicht auf der Nitridschicht durch thermische Oxidation gebildet. Nach der Bildung der Oxidschicht wird das Halbleitersubstrat in eine Inertgas atmosphäre gebracht. Danach wird auf der Oxidschicht die zweite Elektrodenschicht gebildet.

Bei der erfindungsgemäßen Halbleitereinrichtung wird die Dicke der Deckoxidschicht der dielektrischen Schicht des Kondensators auf weniger als 20 Å eingestellt. Es gibt daher keine Erhöhung der Dicke der Deckoxidschicht, die zu einer Verringerung der Kapazität des Kondensators führen würde. Indem die Schichtdicke der Deckoxidschicht auf weniger als 20 Å eingestellt wird, ist es möglich, eine lange Lebensdauer der dielektrischen Schicht sicherzustellen. Damit erlaubt die erfindungsgemäße Halbleitereinrichtung eine Erhöhung der Kapazität des Kondensators bei gleichzeitiger Verbesse rung von dessen Zuverlässigkeit.

Das Verfahren zur Herstellung einer Halbleitereinrichtung nach der Erfindung unterdrückt das Wachsen der Deckoxid schicht der dielektrischen Schicht eines Kondensators. Die Dicke der Deckoxidschicht kann damit zur Verhinderung einer Verringerung der Kapazität des Kondensators und zur Sicherung einer großen Lebensdauer der dielektrischen Schicht gesteuert werden.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Erläuterung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Blockschaltbild, das die Gesamtanordnung eines herkömmlichen DRAM zeigt,

Fig. 2 ein Ersatzschaltbild, das einen Lesever stärker und vier Ein-Bit-Speicherzellen einer Speicherzellenanordnung zum Gebrauch in dem in Fig. 1 gezeigten DRAM zeigt,

Fig. 3 eine teilweise Querschnittsdarstellung, die eine einen herkömmlichen Stapelkonden sator aufweisende Speicherzelle zeigt,

Fig. 4 eine teilweise Querschnittsdarstellung, die eine Anordnung eines herkömmlichen Kon densators zeigt,

Fig. 5 eine teilweise Querschnittsdarstellung, die eine verbesserte Anordnung für den in Fig. 4 gezeigten Kondensator zeigt,

Fig. 6 die schematische Darstellung einer herkömm lichen CVD-Apparatur zur Verwendung für die Bildung der dielektrischen Schicht eines Kondensators,

Fig. 7 die teilweise Querschnittsdarstellung einer Kondensatoranordnung nach einer Ausführungs form der Erfindung,

Fig. 8 eine teilweise Querschnittsdarstellung eines herkömmlichen Kondensators zum Vergleich mit der erfindungsgemäßen Kondensatoranord nung,

Fig. 9 eine graphische Darstellung der Beziehung zwischen der Schichtdicke einer Deckoxid schicht und der Lebensdauer der dielektri schen Schicht in einer Kondensatoranordnung entsprechend der Erfindung,

Fig. 10 eine graphische Darstellung der Beziehung zwischen der Schichtdicke einer Oxynitrid schicht und der Lebensdauer der dielektri schen Schicht bei der Kondensatoranordnung entsprechend der Erfindung,

Fig. 11A-11F teilweise Querschnittsdarstellungen des Kondensators bei Herstellungsschritten des erfindungsgemäßen Verfahrens,

Fig. 12 die schematische Darstellung der Anordnung einer Lichtausheilapparatur zur Verwendung bei der Bildung einer Oxynitridschicht in einem Schritt des erfindungsgemäßen Herstel lungsverfahrens,

Fig. 13 eine schematische Darstellung, die eine Einrichtung nach einer weiteren Ausführungs form zur Bildung der Oxynitridschicht in einem Schritt des erfindungsgemäßen Herstel lungsverfahrens zeigt,

Fig. 14 eine teilweise Querschnittsdarstellung einer Speicherzelle in einem DRAM, auf die der beschriebene Kondensator angewendet wurde, und

Fig. 15A-15N teilweise Querschnittsdarstellungen, die die in Fig. 14 gezeigte Speicherzelle in verschiedenen Stufen des Herstellungsver fahrens zeigen.

Im folgenden wird unter Bezugnahme auf Fig. 7 der Aufbau eines Kondensators entsprechend einer Ausführungsform be schrieben. Eine Oxynitridschicht (auch nitrierte Oxidschicht genannt) 2 ist auf einer polykristallinen Siliziumschicht 1 mit eindotierten Verunreinigungen als untere Elektroden schicht des Kondensators gebildet. Die Oxynitridschicht 2 hat zum Beispiel eine Dicke von 5 Å oder mehr. Eine Silizium nitridschicht 3 ist auf der Oxynitridschicht 2 gebildet. Die Schichtdicke der Siliziumnitridschicht 3 entspricht der gewünschten Kapazität des Kondensators und beträgt beispiels weise etwa 20 Å-50 Å. Eine Deckoxidschicht 4 ist auf der Siliziumnitridschicht 3 gebildet. Die Deckoxidschicht 4 hat eine Schichtdicke, die auf weniger als 20 Å eingestellt wurde. Eine polykristalline Siliziumschicht 5, die die obere Elektrodenschicht des Kondensators bildet, ist auf der Deck oxidschicht 4 gebildet. Wie im vorangehenden beschrieben, weist die dielektrische Schicht 112 eine Oxynitridschicht 2, eine Siliziumnitridschicht 3 und eine Deckoxidschicht (obere Oxidschicht) 4 auf.

Im folgenden werden die Vorteile des Kondensatoraufbaus ent sprechend der Ausführungsform gegenüber dem in Fig. 8 gezeig ten herkömmlichen Kondensatoraufbau beschrieben. Wie in Fig. 8 gezeigt, ist auf der die untere Elektrodenschicht bei der herkömmlichen Kondensatoranordnung bildenden polykristallinen Siliziumschicht 11 eine natürliche Oxidschicht 12 gebildet. Auf der natürlichen Oxidschicht 12 ist eine Siliziumnitrid schicht 13 gebildet. Auf der Siliziumnitridschicht 13 ist eine Oxidschicht 14 gebildet. Auf der Oxidschicht 14 ist eine die obere Elektrodenschicht bildende polykristalline Siliziumschicht 15 gebildet.

Es sei angenommen, daß die Dicken der dielektrischen Schich ten der in Fig. 7 und 8 gezeigten Kondensatoraufbauten T₁ bzw. T₂ seien. Die Dicken der die entsprechenden dielektri schen Schichten bildenden Filme seien wie im folgenden be schrieben vorgegeben. Die Dicke der natürlichen Oxidschicht 12 sei t₀, diejenige der Oxynitridschicht 2 sei t₁, die der Siliziumnitridschichten 3 bzw. 13 sei t₂ und die der Deck oxidschichten 4 bzw. 14 sei t₃. Die Dicke T₁ der dielektri schen Schicht des Kondensators entsprechend der Ausführungs form wird durch die Gleichung

T₁ = t₁ + t₂ + t₃,

ausgedrückt.

Die Dicke T₂ der dielektrischen Schicht des herkömmlichen Kondensators wird durch die Gleichung

T₂ = t₀ + t₂ + t₃,

ausgedrückt.

Im weiteren sei angenommen, daß t_eff1 die Dicke einer fikti ven SiO₂-Schicht mit der gleichen Kapazität wie der der di elektrischen Schicht des erfindungsgemäßen Kondensators und t_eff2 die Dicke einer fiktiven SiO₂-Schicht mit der gleichen Kapazität wie der der dielektrischen Schicht des herkömmli chen Kondensators sei. t_eff1 und t_eff2 werden durch die fol genden Gleichungen ausgedrückt, in denen ε_O die Dielektrizi tätskonstante der Siliziumoxidschicht und ε_N die Dielektri zitätskonstante der Siliziumnitridschicht bezeichnet:

Da ε_O < ε_N ist, ist bei 5 ≧ t₁ immer

gültig. Das heißt, bei der Kondensatoranordnung entsprechend Fig. 7 ist t_eff1 der dielektrischen Schicht kleiner als t_eff2 der herkömmlichen dielektrischen Schicht infolge der Bildung der Oxynitridschicht 2 mit gleicher oder kleinerer Schicht dicke als der Schichtdicke t₀ der natürlichen Oxidschicht 12 bei der in Fig. 8 gezeigten herkömmlichen Kondensatoranord nung. Dies impliziert, daß die Kapazität des Kondensators entsprechend der Erfindung auch dann größer als die des her kömmlichen Kondensators ist, wenn die Schichtdicke T₁ der dielektrischen Schicht bei der erfindungsgemäßen Anordnung gleich der Schichtdicke T₂ der herkömmlichen dielektrischen Schicht ist.

Es sei angenommen, daß die in Fig. 7 und 8 gezeigten Konden satoren die gleiche Kapazität haben. Das heißt, es sei t_eff1 = t_eff2. Dann gilt wegen

Das heißt, wenn der herkömmliche Kondensator die gleiche Kapazität wie der erfindungsgemäße Kondensator hat, gilt

Unter der Annahme, daß die dielektrische Durchbruchsfeld stärke der Siliziumoxidschicht b (V/cm) sei, wird die dielek trische Durchbruchsfeldstärke der dielektrischen Schicht bei der erfindungsgemäßen Anordnung auf

erhöht.

Wie beschrieben, weist der erfindungsgemäße Kondensatoraufbau auch dann eine erhöhte dielektrische Durchbruchsspannung auf, die zu einer zufriedenstellenden Zuverlässigkeit des Kondensators führt, wenn er die gleiche Kapazität wie der herkömmliche Kondensator hat.

Fig. 9 zeigt das Ergebnis eines beschleunigten Tests, bei dem die Schichtdicke t₃ der Deckoxidschicht 4 variiert und an die dielektrische Schicht 112 ein festgehaltenes starkes elektrisches Feld zur Verursachung eines dielektrischen Durchbruchs für eine kurze Zeitspanne angelegt wurde, wobei die Schichtdicke t₁ der Oxynitridschicht 2 und die Schicht dicke t₂ der Siliziumnitridschicht 3 bei der in Fig. 7 ge zeigten Kondensatoranordnung festgehalten wurden. Die Abszisse der Fig. 9 repräsentiert die Schichtdicke t₃ (Å) der Deckoxidschicht 4, und die Ordinate dieser Abbildung repräsentiert die Lebensdauer MTTF (s) der dielektrischen Schicht 112. Die Lebensdauer der dielektrischen Schicht wird als die Zeitspanne (s) angesehen, die verstreicht, bis 30% aller Kondensatoren dielektrisch durchbrechen, unter der Bedingung, daß ein elektrisches Feld der Stärke 14 MV/cm an die Kondensatoren angelegt wird. Wie aus Fig. 9 klar wird, ist die Lebensdauer der dielektrischen Schicht in der Größen ordnung von 10⁵ (s) im Bereich der Schichtdicke t₃ der Deck oxidschicht 4 bis 15 Å. Wenn jedoch die Schichtdicke t₃ der Deckoxidschicht 4 15 Å übersteigt, sinkt die Lebensdauer der dielektrischen Schicht bis auf 200 (s) ab, wenn die Schichtdicke t₃ 28 Å beträgt. Aus diesen Ergebnissen wird klar, daß die Schichtdicke t₃ der Deckoxidschicht auf weniger als 20 Å begrenzt werden sollte, um eine 10-jährige oder längere Lebensdauer der Isolation im praktischen Gebrauch zu sichern. Beim Kondensatoraufbau entsprechend dem Ausführungs beispiel wird die Schichtdicke t₃ der Deckoxidschicht 4 der dielektrischen Schicht in Anbetracht dessen auf weniger als 20 Å eingestellt. Im Vergleich mit dem herkömmlichen, in Fig. 5 gezeigten Kondensator mit einer Deckoxidschicht 14 mit einer Schichtdicke von etwa 20 Å hat die dielektrische Schicht des Kondensators nach dieser Ausführungsform eine größere Lebensdauer der Isolierung. Außerdem kann die Kapa zität des erfindungsgemäßen Kondensators dadurch weiter er höht werden, daß die Deckoxidschicht 4 in der dielektrischen Schicht des Kondensators dünn gemacht wird.

Fig. 10 zeigt das Ergebnis eines beschleunigten Tests, bei dem die Schichtdicke t₁ der Oxynitridschicht (RTN-Nitrid schicht) 2 verändert wird und bei dem an die dielektrische Schicht 112 ein festgehaltenes starkes elektrisches Feld angelegt wird, um für eine kurze Zeitspanne einen dielektri schen Durchbruch zu erzeugen, wobei die Schichtdicke t₂ der Siliziumnitridschicht 3 und die Schichtdicke t₃ der Deckoxid schicht 4 in Fig. 7 festgehalten werden. Die Abszisse der Fig. 10 stellt die Schichtdicke t₁ (Å) der Oxynitridschicht 2 und die Ordinate die Lebensdauer MTTF (s) der dielektri schen Schicht dar. Die Definition der Lebensdauer der dielek trischen Schicht und die Bedingungen des beschleunigten Tests sind dieselben wie bei Fig. 9. Wenn die Schichtdicke t₁ der Oxynitridschicht 2 wächst, so wächst - wie aus Fig. 10 klar wird - auch die Lebensdauer der dielektrischen Schicht an. Genauer gesagt, vervierfacht sich die Lebensdauer der dielek trischen Schicht, wenn die Schichtdicke t₁ von 17 Å auf 25 Å ansteigt. Dieses Resultat zeigt, daß eine Schichtdicke t₁ der Oxynitridschicht 2 von mehr als 15 Å eine 10jährige oder längere Lebensdauer der Isolation der dielektrischen Schicht des Kondensators im praktischen Gebrauch sichert.

Die Deckoxidschicht 4 dient zusätzlich dazu, Defekte (Fehl stellen) der Siliziumnitridschicht 3 zu verringern. Die Schichtdicke t₃ der Deckoxidschicht 4 sollte zur sicheren Erfüllung dieser Aufgabe 5 Å oder mehr betragen.

Wie in Fig. 8 gezeigt, gibt es an der Grenzfläche zwischen der natürlichen Oxidschicht 12 und der polykristallinen Siliziumschicht 11 Unregelmäßigkeiten 16. Wie in Fig. 7 ge zeigt, glättet jedoch die Bildung der Oxynitridschicht 2 im Ergebnis der schnellen thermischen Nitridbildung in der natürlichen Oxidschicht die Grenzfläche zwischen der Oxy nitridschicht 2 und der polykristallinen Siliziumschicht 1. Dies liegt daran, daß die Nitridbildung sich während der schnellen thermischen Nitrierung der natürlichen Oxidschicht in die polykristalline Siliziumschicht 1 hinein erstreckt. Wie oben beschrieben, stabilisiert das Glätten der Grenz fläche zwischen der polykristallinen Siliziumschicht 1 und der Oxynitridschicht 2 die elektrischen Charakteristiken des Kondensators.

Unter Bezugnahme auf die Fig. 11A bis 11F wird ein Ver fahren zur Herstellung des in Fig. 7 gezeigten Kondensators beschrieben.

Wie in Fig. 11A gezeigt, wird auf einem Siliziumsubstrat 101 ein eine Oxidschicht oder ähnliches umfassender Zwischen schichtisolierfilm 120 gebildet. Eine die untere Elektroden schicht des Kondensators bildende polykristalline Silizium schicht 1 wird durch ein Niederdruck-CVD-Verfahren auf dem Zwischenschichtisolierfilm 120 gebildet. Die polykristalline Siliziumschicht 1 ist mit Verunreinigungen, wie Phosphor, dotiert.

Wie Fig. 11B zeigt, wird auf der Oberfläche der polykristal linen Siliziumschicht 1 eine natürliche Oxidschicht 12 ge bildet.

Wie in Fig. 11C gezeigt, wird im Ergebnis einer schnellen thermischen Nitridbildung aus der natürlichen Oxidschicht 12 eine Oxynitridschicht 2 gebildet.

Die schnelle thermische Nitridbildung wird unter Nutzung einer in Fig. 12 gezeigten Lampentempervorrichtung durchge führt. Wie in Fig. 11B gezeigt, wird ein Siliziumsubstrat 101, auf dem eine natürliche Oxidschicht 12 gebildet ist, in Form des Wafers 53 auf einem Suszeptor 54 angeordnet. Nach Einführen des Wafers 53 in ein Reaktionsrohr 51 wird ein Deckel 55 geschlossen. Der Druck im Reaktionsrohr 51 wird durch Ableiten von Gas durch einen Absauganschluß 56 verringert, und dann wird NH₃-Gas in das Reaktionsrohr 51 über einen Reaktionsgasanschluß 57 eingeleitet. Der Wafer 53 wird durch eine Halogenlampe 52 bei gleichzeitigem Ein strömen von NH₃ in das Reaktionsrohr 51 aufgeheizt, wodurch eine Reaktion der Oberfläche des Wafers 53 mit NH₃-Gas verur sacht wird. Dieser Prozeß wird für etwa 30 Sekunden bei einer Temperatur von 850-1050°C durchgeführt. Im Ergebnis dessen wird die natürliche Oxidschicht 12 schnell thermonitriert und in die Oxynitridschicht 2 überführt.

Die beschriebene schnelle thermische Nitridbildung wird unter Nutzung der in Fig. 13 gezeigten Apparatur ausgeführt. Wie Fig. 13(A) zeigt, wird ein Wafer 62 auf einen Suszeptor 61 gebracht. Während ein Graphit-(Kohlenstoff-)Heizer 59 von 10×10 cm aufgeheizt wird, wird der Wafer 62 zusammen mit dem Suszeptor 61 in einem Abstand von 1-2 cm vom Graphitheizer längs des Graphitheizers 59 geführt, wie in Fig. 13(B) gezeigt ist. Da der Wafer 62 parallel zum Graphitheizer 59 angeordnet ist, treffen die Photonen einer Schwarze-Körper-Strahlung auf den Wafer 62 auf, wenn ein Verschluß 60 geöffnet wird. Die natürliche Oxidschicht 12 auf der Oberfläche der polykristallinen Siliziumschicht 1 wird durch dieses Verfahren aufgeheizt, während Nitriergas in die Kammer fließt, um die Nitrierung zu bewirken, die zur Bildung der Oxynitridschicht 2 führt.

Dann wird, wie in Fig. 11D gezeigt, auf der Oxynitridschicht 2 durch ein Niederdruck-CVD-Verfahren eine Siliziumnitrid schicht 3 gebildet.

Danach wird unter einer wasserdampfhaltigen Atmosphäre bei einer Temperatur von 800°C oder darüber ein thermischer Oxi dationsschritt ausgeführt, um die Oberfläche der Silizium nitridschicht 3 zu oxidieren, wie in Fig. 11 gezeigt. Im Ergebnis dessen wird eine Deckoxidschicht (obere Oxidschicht) 4 gebildet. Danach wird das Siliziumsubstrat 101 mit der darauf gebildeten Deckoxidschicht in eine Inertgas-, wie etwa Stickstoff-Atmosphäre, gebracht. Dann wird die Tempera tur der Inertgas-Atmosphäre bis zu einer vorbestimmten Tem peratur verringert. Ein solches Vorgehen unterdrückt das Wachstum der Deckoxidschicht 4, wodurch die Dicke so ge steuert werden kann, daß sie kleiner als 20 Å ist.

Schließlich wird auf der Deckoxidschicht 4 durch ein Nieder druck-CVD-Verfahren, wie in Fig. 11F gezeigt, eine polykri stalline Siliziumschicht 5 gebildet. Die polykristalline Siliziumschicht 5 ist mit Verunreinigungen, wie etwa Phos phor, dotiert. Auf diese Weise wird der erfindungsgemäße Kondensator hergestellt.

Im folgenden wird die Anordnung einer Speicherzelle zum Ge brauch in einem DRAM unter Einsatz des erfindungsgemäßen Kondensatoraufbaus unter Bezugnahme auf die Fig. 14 be schrieben. Eine Speicherzelle weist einen Transfergatetran sistor 103 und einen Kondensator 110 auf. Der Transfergate transistor 103 enthält ein Paar von Source-/Drain-Gebieten 106, 106 und Gateelektroden (Wortleitungen) 104b und 104c. Das Paar von Source-/Drain-Gebieten 106, 106, die n-Stör stellengebiete umfassen, ist in der Oberfläche eines p-Sili ziumsubstrates 101 gebildet. Die Gateelektroden 104b und 104c sind auf der Oberfläche des Siliziumsubstrates 101 mit einer dazwischen angeordneten Gateoxidschicht 105 zwischen den Source-/Drain-Gebieten 106, 106 gebildet. Die äußeren Oberflächen der Gateelektroden 104b und 104c sind mit einer Isolierschicht 122 bedeckt. Eine Bitleitung 115 ist so ge bildet, daß sie in Kontakt mit einem der Source-/Drain- Gebiete 106 des Transfergatetransistors 103 steht.

Der Kondensator 110 weist eine gestapelte Schichtanordnung unter Einschluß einer unteren Elektrode (eines Speicherkno tens) 111, einer dielektrischen Schicht 112 und einer oberen Elektrode (Zellplatte) 113 auf. Die dielektrische Schicht 112 ist so strukturiert wie in Fig. 7 gezeigt. Die untere Elektrode 111 weist ein Grundteil (erstes Teil) 111a und ein stehendes Wandteil (zweites Teil) 111b auf. Das Grundteil 111a ist so gebildet, daß es in Kontakt mit dem anderen der Source-/Drain-Gebiete 106 des Transfergatetransistors 103 steht. Das stehende Wandteil 111b ist auf dem Grundteil 111a so gebildet, daß es sich vertikal und nach oben vom äußeren Rand des Grundteils 111a aus erstreckt. Das Grundteil 111a und das stehende Wandteil 111b sind zusammenhängend aus einer polykristallinen Siliziumschicht mit darin implantierten Störstellen gebildet. Die dielektrische Schicht 112 ist auf der Oberfläche der unteren Elektrode 111 gebildet. Die di elektrische Schicht 112 ist so gebildet, daß sie sowohl die innere Oberfläche als auch die äußere Oberfläche des stehen den Wandteils 111b der unteren Elektrode 111 bedeckt. Im Ergebnis dessen bildet das stehende Wandteil 111b der unteren Elektrode 111 sowohl auf der inneren als auch auf der äußeren Seitenfläche Kondensatorabschnitte. Die obere Elektrode 113 ist auf der Oberfläche der dielektrischen Schicht 112 ge bildet. Die obere Elektrode 113 ist so gebildet, daß sie im wesentlichen die gesamte Oberfläche des Speicherzellen arrays bedeckt. Die obere Elektrode 113 ist aus einer poly kristallinen Siliziumschicht mit darin implantierten Ver unreinigungen gebildet. Ein Zwischenschichtisolierfilm 120 ist auf der Oberfläche der oberen Elektrode 113 gebildet. Eine Verdrahtungsschicht 124 ist auf dem Zwischenschicht isolierfilm 120 gebildet. Die Oberfläche der Verdrahtungs schicht 124 ist mit einer Schutzschicht 126 bedeckt.

Im folgenden wird ein Verfahren zur Herstellung der in Fig. 14 gezeigten Speicherzelle beschrieben.

Wie in Fig. 15A gezeigt, werden eine Feldoxidschicht 102 und ein Kanalstoppergebiet (nicht gezeigt) in einem vorbe stimmen Gebiet der Oberfläche eines p-Siliziumsubstrates 101 zur Isolation der Elementbildungsgebiete gebildet. Die Feldoxidschicht 102 wird unter Nutzung des LOCOS-Verfahrens gebildet.

Dann wird, wie in Fig. 15B gezeigt, eine Gateoxidschicht 105 durch ein thermisches Oxidationsverfahren oder ähnliches gebildet. Danach werden aus polykristallinem Silizium herge stellte Gateelektroden (Wortleitungen) 104b, 104c, 104d und 104e selektiv durch ein CVD-Verfahren, Photolithographie und Ätzen gebildet. Dann werden zweimal die Schritte des Bildens einer Oxidschicht und des Ätzens ausgeführt, um eine Isolierschicht 122 zu bilden, die die äußeren Randabschnitte der Gateelektroden 104b bis 104e bedeckt. n-Störstellenionen werden in die Oberfläche des Siliziumsubstrates 101 implan tiert durch ein Ionenimplantationsverfahren unter Nutzung der Gateelektroden 104b und 104c, die mit der Isolierschicht 122 bedeckt sind, als Masken. Damit werden die Source-/Drain- Gebiete 106, 106 gebildet.

Wie in Fig. 15C gezeigt, wird eine Schicht aus einem Metall mit hohem Schmelzpunkt, wie Wolfram, Molybdän oder Titan gebildet und in eine vorbestimmte Konfiguration gemustert. Damit wird eine Bitleitung 125 in direktem Kontakt mit einem der Source-/Drain-Gebiete 106 des Transfergatetransistors gebildet. Als Material für die Bitleitung 115 kann ein Silizid oder Polysilizid eines Metalls mit hohem Schmelzpunkt verwendet werden. Die äußeren Randabschnitte der Bitleitung 115 werden mit einer Isolierschicht 127 bedeckt.

Dann wird, wie in Fig. 15D gezeigt, eine polykristalline Siliziumschicht 110a mit darin implantierten Verunreinigungen durch ein CVD-Verfahren so gebildet, daß sie die gesamte Oberfläche des Siliziumsubstrates 1 bedeckt. In die poly kristalline Siliziumschicht 110a sind Störstellen mit einer Konzentration von 10²⁰/cm³ oder mehr implantiert.

Wie in Fig. 15E gezeigt, wird beispielsweise die aus einer Siliziumoxidschicht bestehende Isolierschicht 135 so gebil det, daß sie die gesamte Oberfläche bedeckt. Die Schicht dicke der Isolierschicht 135 definiert die Höhe des stehenden Wandteils 111b der unteren Elektrode 111 des Kondensators.

Wie in Fig. 15F gezeigt, wird ein Resist 136 auf die Ober fläche der Isolierschicht 135 aufgebracht, der durch Photo lithographie in eine vorbestimmte Konfiguration gemustert wird. Im Ergebnis dessen wird ein gemusterter Resist (Konden satorisolierschicht) 136 gebildet. Die Breite des Resistmu sters 136 definiert den Isolationsabstand zwischen benachbar ten Kondensatoren.

Wie in Fig. 15G gezeigt, wird die Isolierschicht 135 unter Nutzung des Resistmusters 136 als Maske selektiv entfernt. Diese selektive Entfernung wird beispielsweise durch aniso tropes Ätzen ausgeführt. Zusätzlich kann ein Naßätzen ausge führt werden, wenn die (Muster-)Breite der Isolierschicht 135 kleiner als die des Resistmusters 136 gemacht werden soll.

Wie in Fig. 15H gezeigt, wird nach Entfernung des Resist musters 136 auf der gesamten Oberfläche mittels eines CVD- Verfahrens eine polykristalline Siliziumschicht 110b mit darin implantierten Verunreinigungen gebildet. Die Schicht dicke der polykristallinen Siliziumschicht 110b wird kleiner als die der ersten polykristallinen Siliziumschicht 110a, die darunter gebildet ist, gemacht. Die Schichtdicke der polykristallinen Siliziumschicht 110b wird beispielsweise auf etwa 500 Å gesetzt. Auch in die polykristalline Silizium schicht 110b sind Störstellen mit einer Konzentration von 10²⁰/cm³ oder mehr implantiert.

Wie in FIg. 15I gezeigt, wird ein dicker Resist 137 so aufge bracht, daß er die Oberfläche der zweiten polykristallinen Siliziumschicht 110b völlig bedeckt. Rückätzen des Resists 137 führt zum Freilegen eines Teils der zweiten polykristal linen Siliziumschicht 110b, die die obere Oberfläche der Isolierschicht 135 bedeckt.

Wie in Fig. 15I gezeigt, wird der vom Resist 137 befreite Teil der zweiten polykristallinen Siliziumschicht 110b durch Ätzen entfernt, woraufhin die Isolierschicht 135 durch Atzen in selbstausrichtender Weise entfernt wird. Im inneren Be reich der Öffnung, die durch das Entfernen der Isolierschicht 135 durch Ätzen geöffnet wurde, ist die Oberfläche der ersten polykristallinen Siliziumschicht 110a freigelegt.

Wie in Fig. 15K gezeigt, wird nur der freigelegte Abschnitt der polykristallinen Siliziumschicht 110a in selbstausrich tender Weise unter Nutzung eines anisotropen Ätzprozesses entfernt. Danach wird der Resist 137 entfernt. In diesem Schritt werden der Grundteil 111a und der stehende Wandteil 111b der unteren Elektrode 111 des Kondensators gebildet.

Dann wird, wie in Fig. 15L gezeigt, eine dielektrische Schicht 112 mit dem in Fig. 7 gezeigten Aufbau auf der Ober fläche der unteren Elektrode 111 usw. gebildet.

Wie in Fig. 15M gezeigt, wird eine obere Elektrode (Zell platte) 113 aus einer leitenden polykristallinen Silizium schicht über der gesamten Oberfläche gebildet. Die Zellplatte kann beispielsweise aus einem Metall mit hohem Schmelzpunkt hergestellt sein.

Wie in Fig. 15N gezeigt, wird auf der oberen Elektrode 113 ein dicker Zwischenschichtisolierfilm 120 gebildet. Eine Verdrahtungsschicht 124 aus Aluminium mit einer vorbestimmten Konfiguration wird auf der Oberfläche des Zwischenschicht isolierfilms 120 gebildet. Eine Schutzschicht 126 wird so gebildet, daß sie die Oberfläche der Verdrahtungsschicht 124 bedeckt. Auf diese Weise wird eine Speicherzelle herge stellt.

Wie oben beschrieben, kann mit der vorliegenden Erfindung ein Kondensatoraufbau bereitgestellt werden, der eine Er höhung der Kapazität und eine Verbesserung der Zuverlässig keit ermöglicht.

Claims

1. Halbleitereinrichtung mit Kondensator mit
einer ersten Elektrodenschicht (1; 111) auf einem Halbleiter substrat (101),
einer dielektrischen Schicht (112) auf der ersten Elektroden schicht und
einer zweiten Elektrodenschicht (5; 113) auf der dielektri schen Schicht,
wobei die dielektrische Schicht (112) aufweist:
eine Oxynitridschicht (2) auf der ersten Elektrodenschicht,
eine Nitridschicht (3) auf der Oxynitridschicht und
eine Oxidschicht (4), die auf der Nitridschicht gesteuert derart gebildet ist, daß die Defekte der Nitridschicht (3) verringert sind, und die Lebensdauer der Isolation der di elektrischen Schicht als Ganzes nicht verringert ist.

2. Halbleitereinrichtung mit Kondensator nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidschicht (4) eine Dicke von 5 Å oder mehr aufweist.

3. Halbleitereinrichtung mit Kondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oxynitridschicht (2) Sili ziumoxynitrid der chemischen Formel SiO_x/2N_(4-x)/3 (0<X<4) aufweist.

4. Halbleitereinrichtung mit Kondensator nach einem der An sprüche 1 bis 3, dadurch gekennzeichnet, daß die Oxidschicht (4) eine Sili ziumoxidschicht aufweist.

5. Halbleitereinrichtung mit Kondensator nach einem der An sprüche 1 bis 4, dadurch gekennzeichnet, daß die Nitridschicht (3) eine Sili ziumnitridschicht aufweist.

6. Halbleitereinrichtung mit Kondensator nach einem der An sprüche 1 bis 5, dadurch gekennzeichnet, daß die erste und zweite Elektroden schicht (1, 5) eine polykristalline Siliziumschicht aufwei sen.

7. Halbleitereinrichtung mit Kondensator nach einem der An sprüche 1 bis 6, dadurch gekennzeichnet, daß die Oxidschicht (4) eine auf weniger als 20 Å eingestellte Dicke aufweist.

8. Halbleiterspeichereinrichtung mit Kondensator mit
einem Halbleitersubstrat (101) eines ersten Leitungstyps mit einer Hauptoberfläche,
einem Störstellengebiet (106) eines zweiten Leitungstyps, das in der Hauptoberfläche des Halbleitersubstrates gebildet ist,
einer Isolierschicht (122), die auf der Hauptoberfläche des Halbleitersubstrates (101) gebildet ist und eine das Stör stellengebiet (106) erreichende Öffnung aufweist,
einer ersten Elektrodenschicht (111), die einen ersten Teil (111a), der in Kontakt mit der Oberfläche des Störstellen gebietes (106) und der Oberfläche der Isolierschicht (122) gebildet ist, und einen zweiten Teil (111b), der längs des äußeren Randes des ersten Teiles (111a) und sich vertikal und nach oben bezüglich der Hauptoberfläche des Halbleiter substrates erstreckend gebildet ist, aufweist,
einer dielektrischen Schicht (112), die so gebildet ist, daß sie die Oberfläche der ersten Elektrodenschicht (111) bedeckt, und
einer zweiten Elektrodenschicht (113), die so gebildet ist, daß sie die Oberfläche der dielektrischen Schicht (112) be deckt,
wobei die dielektrische Schicht aufweist:
eine Oxynitridschicht (2), die auf der ersten Elektroden schicht gebildet ist,
eine Nitridschicht (3), die auf der Oxynitridschicht gebildet ist, und
eine Oxidschicht (4), die auf der Nitridschicht gebildet ist und eine auf weniger als 20 Å eingestellte Dicke auf weist.

9. Verfahren zur Herstellung einer Halbleitereinrichtung mit Kondensator mit den Schritten:
Bilden einer ersten Elektrodenschicht (1; 111) auf einem Halbleitersubstrat (101),
Bilden einer Oxynitridschicht (2) auf der ersten Elektroden schicht,
Bilden einer Nitridschicht (3) auf der Oxynitridschicht,
Bilden einer Oxidschicht (4) mit einer auf weniger als 20 A eingestellten Dicke auf der Nitridschicht und
Bilden einer zweiten Elektrodenschicht (5; 113) auf der Oxid schicht.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Schritt des Bildens der ersten Elektrodenschicht (1; 111) den Schritt des Bildens einer polykristallinen Siliziumschicht aufweist.

11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß der Schritt des Bildens der Oxy nitridschicht (2) die Schritte des Bildens einer natürlichen Oxidschicht (12) auf der ersten Elektrodenschicht und des schnellen thermischen Nitrierens der natürlichen Oxidschicht aufweist.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß der Schritt des schnellen ther mischen Nitrierens einen Schritt des Lampentemperns unter einer ammoniumhaltigen Gasatmosphäre aufweist.

13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß der Schritt des Bildens der Oxid schicht (4) einen Schritt des thermischen Oxidierens der Oberfläche der Nitridschicht aufweist.

14. Verfahren nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, daß der Schritt des Bildens der Nitridschicht (3) einen Schritt des Bildens einer Silizium nitridschicht durch ein CVD-Verfahren aufweist.

15. Verfahren zur Herstellung einer Halbleitereinrichtung mit Kondensator mit den Schritten:
Bilden einer ersten Elektrodenschicht (1; 111) auf einem Halbleitersubstrat (101),
Bilden einer Oxynitridschicht (2) auf der ersten Elektroden schicht,
Bilden einer Nitridschicht (3) auf der Oxynitridschicht,
Bilden einer Oxidschicht (4) auf der Nitridschicht durch thermische Oxidation,
Einbringen des Halbleitersubstrates in eine Inertgasatmo sphäre nach der Bildung der Oxidschicht und
Bilden einer zweiten Elektrodenschicht (5; 113) auf der Oxid schicht nach Einbringen des Halbleitersubstrates in die Inertgasatmosphäre.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Schritt des Einbringens des Halbleitersubstrates in eine Inertgasatmosphäre die Schritte des Einbringens des Halbleitersubstrates in die Inertgas atmosphäre und des Verringerns der Temperatur der Inertgas atmosphäre auf eine vorbestimmte Temperatur aufweist.