JPS63316456A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS63316456A
JPS63316456A JP15117187A JP15117187A JPS63316456A JP S63316456 A JPS63316456 A JP S63316456A JP 15117187 A JP15117187 A JP 15117187A JP 15117187 A JP15117187 A JP 15117187A JP S63316456 A JPS63316456 A JP S63316456A
Authority
JP
Japan
Prior art keywords
wiring
base layer
contact hole
wiring metal
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15117187A
Other languages
English (en)
Inventor
Shigeru Kawamata
川又 繁
Yutaka Misawa
三沢 豊
Naohiro Monma
直弘 門馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15117187A priority Critical patent/JPS63316456A/ja
Publication of JPS63316456A publication Critical patent/JPS63316456A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はLSIなどにおけるる半導体装置およびその製
造方法に係り、特にコンタクト孔などの段差部での金属
のつき廻りを改善するに好適な半導体装置および製造方
法に関する。
〔従来の技術〕
サブミクロンのLSIではコンタクト孔は微細なうえ、
アスペクト比(高さ/径)が1以上になる6段差被覆性
の良いバイアス・スパッタ等で金属膜を被着してもコン
タクト孔では側壁が互いに被着粒子の陰になり底部にお
ける膜厚が極めて薄くなる。コンタクト部では断線やエ
レクトロマイグレーションによる導通不良が発生する。
そこで、第2図のような金a膜を加熱溶融してコンタク
ト孔内に流動させて埋込む配線の平坦化技術が特開昭6
1−93650号公報に開示されている。
具体的には半導体基板1に絶縁膜2を被着し、コンタク
ト孔3を開口する工程と、金属膜6を被着する工程と、
該金属膜6を融点以上に加熱処理して溶融しコンタクト
孔3内に流動せしめる工程からなる。
LSIの配線材料にはAQが最も広く用いられている。
AQの融点は660℃である。金属を溶融して配線を平
坦化するのに支配的な力はその温度における表面張力と
粘性である。800℃におけるAQの表面張力は520
dyna++″″lで水の8倍と大きく、粘性は1.4
X10″″”poisaで水と同程度である。このため
、溶融したAQをコンタクト孔に埋込む配線方法は表面
を比較的容易に平坦化できる。
〔発明が解決しようとする問題点〕
上記従来技術は溶融するAQと下地の絶g膜5i02と
の界面での濡れ性や加熱溶融時に生じるAQと5iOz
との反応生成物の粘性が高いことについて十分な配慮1
がされておらず、コンタクト孔の径がサブミクロンで、
アスペクト比が1以上と埋込み条件がきびしくなると溶
融したAQは孔内部に落ち込まず、上部でブリッジング
し、配線の表面では平坦化されるが孔の内部に空洞を生
じるため、配線抵抗が高くなり、信頼性が著しく悪くな
る問題があった。
本発明の目的はこのような問題点を解決するためになさ
れたもので、微細なコンタクト孔部に溶融した金属を流
動させて容易に埋込むことのできる信頼性の優れた半導
体装置およびその製造方法を提供することにある。
〔問題点を解決するための手段〕
上記目的は、配線金属よりも濡れ性の傑れた下地層を介
して、配線金属を半導体装置の配線部分に形成する構造
を採ることにより達成される。
また、上記目的は半導体基板上に絶縁膜を被着する工程
と、該絶縁膜にコンタクト孔を開口する工程と、前記コ
ンタクト孔の側壁及び前記絶縁股上に延在して濡れ性に
優れた下地層を被着する工程と、該下地層上に配線金属
を被着する工程と、該配線金属を融点以上に加熱処理し
て溶融し、前記コンタクト孔及びその近傍から孔の内部
に流動させて埋込む工程とを有する本発明の半導体装置
の配線形成方法により、達成される。
〔作用〕
本発明の下地層は配線金属より高い融点を有し、配線金
属との濡れ性が良い上、下地組a膜との付着、力が優れ
ている材料から選ばれる。
本発明ではコンタクト孔、特に側壁に下地層が被着され
ているため、溶融金属は自身の表面張力と位置のエネル
ギーにより、下地層面上をコンタクト孔の近彷から孔の
側壁をつたわって流れ込む。
つまり、孔の側壁に被着させた下地層が溶融した配線金
属を孔の内部へ誘導する作用をしている。
このように下地層は配線金属との濡れ性を改善するため
、溶融金属がコンタクト孔の上部でブリッジングして空
洞を生じることがないので、コンタクト孔全体に溶融し
た配線金yLヲ埋込むことができ1表面が平坦で信頼性
の高い配線を容易に形成できる。
C実施例〕 (実施例1) 本発明の一実施例を第1図により説明する0本実施例で
は、トランジスタ、キャパシタ等の機能素子が形成され
た半導体装置において、配線層と、前記機能素子とのコ
ンタクトをとるためのコンタクト領域(又は、コンタク
ト孔)における高信頼性の配線構造について述べる。第
1図(a)において1機能素子を構成した半導体基板1
に5iOz絶縁膜2を被着した後、リソグラフィ技術に
よってコンタクト領域に所定のパターンを形成する。
次に、反応性イオンエツチング(RIE)により5if
tよりなる絶縁膜2を半導体基板1に達するまでエツチ
ングしてサブミクロンのコンタクト孔3を形成する0次
に、第1図(b)のようにコンタクト孔3の側壁5を含
む半導体基板1上にM o S i zから成る下地層
4を00スパツタで0、O1〜0.2μmの厚さに被着
する。次に、第1図(c)に示すように下地M4上にバ
イアススパッタ等でAQから成る配線金属膜6を被着す
る。
その後、第1図(d)に示すように配線金属膜6のA 
Qをその融点(660℃)以上に赤外或いはレーザ等を
用いてラピッドアニールによって加熱すると、AQは固
相から液相状態に瞬時に変化し、下地層4上を表面張力
や位置のエネルギーによって流動し、コンタクト領域及
びその近傍からコンタクト孔3に流れ込み表面が平坦化
される。この後、溶融した配線金属膜6をリソグラフィ
技術によってパターンニングし、PIEでエツチングし
て所定の配線を形成する。下地層4もこの工程で同時に
エツチングされる。
以上のようにして、本発明の一実施例では下地層4とし
てM o S i zを用いることにより、微細なコン
タクト孔3の内部に空洞を生じない表面の平坦な配線を
形成できる。
本実施例の下地yf!J4は、コンタクト領域と配線金
属間とを電気的に接続するために導電性を有しているこ
とはいうまでもない。
本実施例では下地層4として高融点のMo5iz膜を用
いているため、700℃で数秒間加熱しても反応して消
滅することがないので、プロセスの余裕度が大きい。ま
た、従来、下地P:II4を設けない溶融面な比較的大
きい凹凸があり、微細な精度の高い形状加工ができない
問題があったが、本発明の一実施例によれば溶融した配
線金属膜6の表面は極めて平滑で、均一性の良いことか
ら微細加工できる実用上の利点がある。
なお、本実施例では、下地層の材料としてM o S 
i 2を使用した場合について説明したが、W、Ti、
Ta、Crとその窒化物及び少なくともこれら高融点金
属を一層以上含み、その上に配線金属と濡れ性の良い金
属を積属した多層膜であっても同様な効果を得ることが
できる。
また、上記実施例では一層目の配線のコンタクト孔の場
合について示したが、本発明の技術的範囲は多層配線に
おけるスルーホール等の広義のコンタクト孔の場合にも
適用できるものである。
この場合゛について、実施例2で述べる。
(実施例2) 次に、本発明の他の実施例を第3図を用いて説明する。
なお、第1図と同一符号は、同−物相当物を示す。
上述した実施例では、一層目の配線層を形成する配線金
属膜6と1機能素子の形成された半導体基板1とのコン
タクト部分への本発明の適用について示した。本実施例
では、多層配線におけるスルーホール等の広義のコンタ
クト孔に適用した場合である。
機能素子が形成された半導体基板1上に実施例1と同様
の方法で、SiOzgよりなる絶縁膜2゜コンタクト孔
3が形成され、さらに、Tiからなる下地層4.第1M
のAQよりなる配線金属層6が形成される。次にRIE
により5iOzからなる絶縁膜12を形成とし、スルー
ホール13となる孔をエツチングにより開孔する0次に
、Tiからなる第2の下地JI!J14を0.01〜0
.2μm厚さに形成する。この第2の下地層14の厚さ
は、第1の下地層4の場合と同様にスルーホール13の
側壁15.および第1の配線金属膜6に密着して形成さ
れるように、あまり厚くならないように形成される。
次に、第2の配線金属膜16となるAQを、バイアスス
パッタにて被着したのち、ラピッドアニールし、スルー
ホール13を、埋込むことにより形成される。
上記実施例1では、下地層としてM o S i zを
用い、実施例2ではTiを用いたが、W、Ta。
Cr等の高融点金属、又はこれらの窒化物等で、配線金
属(AQ、Cu等)との濡れ性に優れたものを用いるこ
とができる。
また、下地層と配線金属層とが金属同士であれば、レー
ザ等でラピッドアニールした場合に、溶融した配線金属
膜と下地層との界面での反応生成物は金属間の反応であ
り粘性が比較的小さい。したがって、溶融金属の流動性
が下地層金属膜との界面で悪くなることがない、また、
溶融した配線金属と下層金属との反応は極く表面部分に
限られるため、配線金属と絶縁膜とが直接反応すること
がない。
また、コンタクト孔3又はスルーホール13の側l(5
,15)のみに下地層を形成してもよく、この場合は、
下地層自体の導電性を考慮する必要はなく、配線金属と
の濡れ性を考慮すればよい・本実施例では、配線金属膜
と濡れ性が良く、がつ配線金rA膜より融点の高い下層
金属膜を溶融する配線金属膜と下地絶縁膜との界面、特
にコンタクト孔の内壁に被着して設けることにより、加
熱溶融時における界面での配線金属の流動性が増すので
溶融全屈の表面張力や自重によって容易に配線金属を孔
内に流動し埋込むことができる。
〔発明の効果〕
本発明によれば配線金属のつき廻りを改善でき、コンタ
クト孔内に空洞を発生しない表面が平坦化された配線を
形成できるので、配線抵抗の増大や断線、エレクトロマ
イグレーションによる不良がなくなり、配線の信頼性が
向上できる。
【図面の簡単な説明】
第1図は本発明の一実施例を工程順に示す縦断面図、第
2図は従来の半導体装置の配線形成方法を工程順に示す
縦断面、第3図は、本発明の他の実施例を示す縦断面図
である。 1・・・半導体基板、2・・・5iOz絶縁膜、3・・
・コンタクト孔、4・・・下層全屈膜、5・・・孔側壁
、6・・・配線金属膜。 代理人 弁理士 /J%川勝用、  ”−\(′ (d) λ

Claims (1)

  1. 【特許請求の範囲】 1、所定の開孔を有する絶縁膜で被覆された半導体基板
    と、前記開孔を下地層を介して埋め込む配線金属とを有
    し、前記下地層は、前記配線金属に対して、濡れ性の良
    い材料からなることを特徴とする半導体装置。 2、特許請求の範囲第1項において、前記下地層は、M
    o、W、Ti、Ta、Cr、およびこれらの窒化物から
    選ばれた少なくとも一種の材料からなることを特徴とす
    る半導体装置。 3、絶縁膜で被覆された半導体基板にコンタクト孔を開
    口し、配線金属膜を被着して機能素子からの引き出し配
    線を形成する半導体装置の製造方法において、前記配線
    金属膜と前記絶縁膜との界面に前記配線金属膜と濡れ性
    の良い下地層を被着し、前記下地層表面上に前記配線金
    属膜を被着して、前記配線金属膜を加熱溶融し、前記コ
    ンタクト孔を含む段差部に流動せしめて埋込み、表面が
    ほぼ平坦化された配線を形成することを特徴とする半導
    体装置の製造方法、。
JP15117187A 1987-06-19 1987-06-19 半導体装置およびその製造方法 Pending JPS63316456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15117187A JPS63316456A (ja) 1987-06-19 1987-06-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15117187A JPS63316456A (ja) 1987-06-19 1987-06-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS63316456A true JPS63316456A (ja) 1988-12-23

Family

ID=15512866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15117187A Pending JPS63316456A (ja) 1987-06-19 1987-06-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS63316456A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03229420A (ja) * 1990-02-05 1991-10-11 Matsushita Electron Corp 半導体装置の製造方法
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
US5523596A (en) * 1990-10-05 1996-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having capacitor and manufacturing method therefor
US6054770A (en) * 1996-08-13 2000-04-25 Kabushiki Kaisha Toshiba Electric solid state device and method for manufacturing the device
US6306756B1 (en) 1994-06-21 2001-10-23 Kabushiki Kaisha Toshiba Method for production of semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961146A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
JPS609159A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961146A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
JPS609159A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110759A (en) * 1988-12-20 1992-05-05 Fujitsu Limited Conductive plug forming method using laser planarization
JPH03229420A (ja) * 1990-02-05 1991-10-11 Matsushita Electron Corp 半導体装置の製造方法
US5523596A (en) * 1990-10-05 1996-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having capacitor and manufacturing method therefor
US6306756B1 (en) 1994-06-21 2001-10-23 Kabushiki Kaisha Toshiba Method for production of semiconductor device
US6054770A (en) * 1996-08-13 2000-04-25 Kabushiki Kaisha Toshiba Electric solid state device and method for manufacturing the device

Similar Documents

Publication Publication Date Title
JP5550076B2 (ja) 低抵抗のウエハ貫通ビア
US5824597A (en) Method of forming contact hole plug
JPS63316456A (ja) 半導体装置およびその製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
JPS63244858A (ja) 金属配線の形成方法
JPS60173856A (ja) 半導体装置の製造方法
JPH02239665A (ja) 半導体装置の製造方法
JPS63169043A (ja) 半導体装置の配線形成方法
JPS61102755A (ja) 半導体装置の製造方法
JP3340578B2 (ja) 半導体装置の多層配線及びその製造方法
JPH06333874A (ja) 半導体装置の製造方法
JPS6373644A (ja) 半導体装置の製造方法
KR100325303B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
JPS60193336A (ja) コンタクト電極の形成方法
JP3331756B2 (ja) 配線形成法
JPH01238044A (ja) 半導体装置
JPH0334675B2 (ja)
JPH05243219A (ja) 半導体装置の製造方法
JPH03116932A (ja) 多層配線の形成方法
JPH02164039A (ja) 半導体装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPH04215435A (ja) 金属層部分を除去するためのリフトオフ方法
JPS63288045A (ja) 半導体装置の製造方法
JPS62136857A (ja) 半導体装置の製造方法
JPS62271453A (ja) 半導体素子の製造方法