JPS61102755A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61102755A JPS61102755A JP22521484A JP22521484A JPS61102755A JP S61102755 A JPS61102755 A JP S61102755A JP 22521484 A JP22521484 A JP 22521484A JP 22521484 A JP22521484 A JP 22521484A JP S61102755 A JPS61102755 A JP S61102755A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- wiring
- aluminum
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に寸法精度並
びに信頼性の優れ友金属配線構造金有する半導体装置の
製造方法に関する。
びに信頼性の優れ友金属配線構造金有する半導体装置の
製造方法に関する。
（従来の技術〕
半導体装置における一層又は多層金属配線は蒸着法、ス
バ、タリング法などによる金属被膜形成技術、ＣＶＤ法
などによる絶縁膜形成技術及びこれらヲ〃ロエするエツ
チング技術などを駆使して形成される。
バ、タリング法などによる金属被膜形成技術、ＣＶＤ法
などによる絶縁膜形成技術及びこれらヲ〃ロエするエツ
チング技術などを駆使して形成される。
第２図にテーバ−エツチング法や平担化技術全適用しな
いで形成し几従来０２層配線構造の断面図で、シリコン
基板１０１上のシリコン酸化膜１０２上に第１層目の金
属配線であるアルミニウム層１０３を形成し、次いで１
〜２層間絶縁膜１０４を形成し、層間絶縁膜にスルーホ
ール部の工、チングを行い２層目の金属配線であるアル
ミニウム層１０５が形成されている。
いで形成し几従来０２層配線構造の断面図で、シリコン
基板１０１上のシリコン酸化膜１０２上に第１層目の金
属配線であるアルミニウム層１０３を形成し、次いで１
〜２層間絶縁膜１０４を形成し、層間絶縁膜にスルーホ
ール部の工、チングを行い２層目の金属配線であるアル
ミニウム層１０５が形成されている。
また、第３図はスルーホール部の断線等を防止するため
にスルーホール部にテーバ−エツチング會適用した従来
０２層配線構造の断面図である。
にスルーホール部にテーバ−エツチング會適用した従来
０２層配線構造の断面図である。
この工うに開孔部はテーパー状となっているため、スル
ーホール部のエッヂ１２４では２層目のアルミニウム層
の厚さが薄くなることになく、断線のおそれはなくなる
。
ーホール部のエッヂ１２４では２層目のアルミニウム層
の厚さが薄くなることになく、断線のおそれはなくなる
。
ま几、第４図に工、チバヅク法を用いて、１〜２層間絶
縁膜１０４の平担化を行なった場合の従来０２層配線構
造の断面図である。第１層目アルミニウム１０３のエッ
ヂ１１３の１−２層間絶縁膜１０４は十分厚く形成でき
、１−２層間ショートを引き起こすことは無く、１−２
層間絶縁膜〆１０４が平担化されている几め、第２層目
アルミニウム１０５が第１層目アルミニウム１０３の工
、ヂ１１３で断線する恐れもない。
縁膜１０４の平担化を行なった場合の従来０２層配線構
造の断面図である。第１層目アルミニウム１０３のエッ
ヂ１１３の１−２層間絶縁膜１０４は十分厚く形成でき
、１−２層間ショートを引き起こすことは無く、１−２
層間絶縁膜〆１０４が平担化されている几め、第２層目
アルミニウム１０５が第１層目アルミニウム１０３の工
、ヂ１１３で断線する恐れもない。
（発明が解決しょうとする問題点）
上述した従来の製造方法に工り形成された配線構造では
先ず第２図の方法では、１−２層間絶縁膜１０４に開孔
したスルーホール部のエッヂ１２４でｔｌ′４ｇ２層目
アルミニウム１０５の厚さが薄くなり断線を引き起こす
恐れがある。また第１層目のアルミニウム１０３のエッ
ヂ１１３でＨｌ−２／１間絶縁膜１０４の厚さが薄くな
り、第１層目アルミニウム１０３と第２層目アルミニウ
ム１０５のいわゆる１−２層間シ、−トヲ引き起こす恐
れがある。さらに第１層目アルミニウム１０３の工。
先ず第２図の方法では、１−２層間絶縁膜１０４に開孔
したスルーホール部のエッヂ１２４でｔｌ′４ｇ２層目
アルミニウム１０５の厚さが薄くなり断線を引き起こす
恐れがある。また第１層目のアルミニウム１０３のエッ
ヂ１１３でＨｌ−２／１間絶縁膜１０４の厚さが薄くな
り、第１層目アルミニウム１０３と第２層目アルミニウ
ム１０５のいわゆる１−２層間シ、−トヲ引き起こす恐
れがある。さらに第１層目アルミニウム１０３の工。
ヂ１１３上の第２層目アルミニウム１０５も断線音引き
起こす恐れがある。
起こす恐れがある。
また、第３図に示した方法では、第１層目アルミニウム
１０３のエツジ１１３上での層間ショット又ｕ２Ｒ目ア
ルミニウム１０５の断線の恐れは残っている。
１０３のエツジ１１３上での層間ショット又ｕ２Ｒ目ア
ルミニウム１０５の断線の恐れは残っている。
また、第４図に示し友方法で工、前に記したエリに、眉
間ショートや断線の問題も発生しなくなるが、テーバ−
エッチによる寸法精度の悪化や平担化による工数増加、
設備投資にＬる製造コストの上昇を招くことになる。
間ショートや断線の問題も発生しなくなるが、テーバ−
エッチによる寸法精度の悪化や平担化による工数増加、
設備投資にＬる製造コストの上昇を招くことになる。
特にＬＳＩや超ＬＳＩでに設計の自由度が減少し、超微
細加工が困難となってしまう。たとえば５層配線を行な
う場合、平面的同一箇所に各層の配線間を結ぶスルーホ
ールを設けることは不可能に近い これは、上層配線に
なるほどスルーホールの深さが深くなるためで、各層の
配線間を結ぶスルーホールは、平面的同一箇所に集らな
い様設計する必要がある。
細加工が困難となってしまう。たとえば５層配線を行な
う場合、平面的同一箇所に各層の配線間を結ぶスルーホ
ールを設けることは不可能に近い これは、上層配線に
なるほどスルーホールの深さが深くなるためで、各層の
配線間を結ぶスルーホールは、平面的同一箇所に集らな
い様設計する必要がある。
以上のように従来は問題全解決するために、コンタクト
部及びスルーホール部に対してにテーパーエツチング法
等が、絶縁物層の段部及び下層金層配線の段部に対して
はシリカフィルム塗布法、工、チバ、り法、几Ｆバイア
ススバ、タリング法等を用いた平担化技術が開発され実
用化されている。しかしテーパーエツチング法でに寸＠
精度が悪化する問題、量産に於ける再現性の問題、異常
発生による歩留り低下の問題等があり、また平担化技術
においても同様の問題の他に装置の高価格化の問題や工
数増大化、長工期化の問題があり。
部及びスルーホール部に対してにテーパーエツチング法
等が、絶縁物層の段部及び下層金層配線の段部に対して
はシリカフィルム塗布法、工、チバ、り法、几Ｆバイア
ススバ、タリング法等を用いた平担化技術が開発され実
用化されている。しかしテーパーエツチング法でに寸＠
精度が悪化する問題、量産に於ける再現性の問題、異常
発生による歩留り低下の問題等があり、また平担化技術
においても同様の問題の他に装置の高価格化の問題や工
数増大化、長工期化の問題があり。
設計部門においても製造部間においても大きな負担とな
っている。
っている。
本発明は上記問題点に対処してなされ几もので、寸法精
度を損うことなく、製造コストｔ−上昇させることなく
、さらに設計の自由度を低下させることのない一層又は
多層金属配線構造を有する半導体集積回路装置の製造方
法を提供することを目的とする。
度を損うことなく、製造コストｔ−上昇させることなく
、さらに設計の自由度を低下させることのない一層又は
多層金属配線構造を有する半導体集積回路装置の製造方
法を提供することを目的とする。
（問題点を解決するための手段）
本発明の半導体装置の製造方法は、半導体基板の一主表
面上に少なくとも一層の金属配線を有する半導体装置の
製造方法において、コンタクト孔を有する第１の絶縁膜
を形成する工程と、該第１の絶縁膜上の金属配線を設け
ない領域に第２の絶縁膜である配線間絶縁膜を設ける工
程と、該配線間絶嫌膜の形成さ！Ｌ７’（基板表面のう
ち前記第１の絶縁膜の露出領域および前記配線間絶盪繰
の側面九牛導体層又はアルミニウムの濡れ謳い異種金属
の薄膜を形成する工程と、表面にアルミニウムを蒸着又
はスパッタ法等にエフ付着させ、所定のパターニング全
行う工程と、高周波加熱等によりアルミニウムのみを加
熱、溶融、冷却することにエフアルミニウム全再結晶化
させる工程と金含んで構成される。
面上に少なくとも一層の金属配線を有する半導体装置の
製造方法において、コンタクト孔を有する第１の絶縁膜
を形成する工程と、該第１の絶縁膜上の金属配線を設け
ない領域に第２の絶縁膜である配線間絶縁膜を設ける工
程と、該配線間絶嫌膜の形成さ！Ｌ７’（基板表面のう
ち前記第１の絶縁膜の露出領域および前記配線間絶盪繰
の側面九牛導体層又はアルミニウムの濡れ謳い異種金属
の薄膜を形成する工程と、表面にアルミニウムを蒸着又
はスパッタ法等にエフ付着させ、所定のパターニング全
行う工程と、高周波加熱等によりアルミニウムのみを加
熱、溶融、冷却することにエフアルミニウム全再結晶化
させる工程と金含んで構成される。
また、本発明で再結晶化させる工程で配線金属を溶融さ
せると共に金属の流動又に移動を発生させることにＬっ
て、ま九移動する金属金堂ける器をあらかじめ必！！部
分に設けることに二〇、エフ信頼性の優れた半導体装置
全製造することができる。
せると共に金属の流動又に移動を発生させることにＬっ
て、ま九移動する金属金堂ける器をあらかじめ必！！部
分に設けることに二〇、エフ信頼性の優れた半導体装置
全製造することができる。
（実施例）
次に、本発明の実施例について、図面を参照して説明す
る。
る。
第１図１ａ）〜ｆｄ）ｔ！本発明の一実施例を説明する
几めに工程順に示し几断面図である。
几めに工程順に示し几断面図である。
先ず、第１図（ａ）に示すように、シリコン基板２０１
上に第１の絶縁膜であるシリコン酸化膜２０２ｔ−形成
し、７リコン基板との電気的接触に必要なコンタクト孔
２９９を形成する。次いで、第１層目配線間絶縁膜（第
２の絶縁膜）２２３を第１層目の配線金膜けない領域の
みに形成し、次にリフトオフ法等を用い、蒸着法又はス
パッタリング法に工９薄い多結晶シリコン被膜２１３を
シリコン酸化膜２０２の露出している領域及び第１層目
配線間絶縁膜２２３の側面のみに形成する。第１層目ア
ルミニウム２０３を類Ｎ法又はスパッタリング法ＶＣエ
ク形成し、所定のパターニングを行なう。
上に第１の絶縁膜であるシリコン酸化膜２０２ｔ−形成
し、７リコン基板との電気的接触に必要なコンタクト孔
２９９を形成する。次いで、第１層目配線間絶縁膜（第
２の絶縁膜）２２３を第１層目の配線金膜けない領域の
みに形成し、次にリフトオフ法等を用い、蒸着法又はス
パッタリング法に工９薄い多結晶シリコン被膜２１３を
シリコン酸化膜２０２の露出している領域及び第１層目
配線間絶縁膜２２３の側面のみに形成する。第１層目ア
ルミニウム２０３を類Ｎ法又はスパッタリング法ＶＣエ
ク形成し、所定のパターニングを行なう。
この時、第１層目配線間絶縁膜２２３のパターンと石干
のズレがあっても良いし、同一寸法である必要はない。
のズレがあっても良いし、同一寸法である必要はない。
次に、第１図（ｂ）に示すように、高周波加熱などを用
いて、第１層目アルミニウム２０３のみｔ短時間融点ま
で加熱すると、第１層目アルミニウムは溶融し、流動す
る。流動したアルミニウムはその光面張力に工９最小の
表面積にならうとして、第１層目配線を設けようとしｔ
領域へ流れ込み冷却されて再結晶する。
いて、第１層目アルミニウム２０３のみｔ短時間融点ま
で加熱すると、第１層目アルミニウムは溶融し、流動す
る。流動したアルミニウムはその光面張力に工９最小の
表面積にならうとして、第１層目配線を設けようとしｔ
領域へ流れ込み冷却されて再結晶する。
０の時、溶融し九アルミニウムは第１層目配線間絶縁膜
２２３とは舗れ性が悪いため、第１層目配線間絶縁膜２
２３の薄い多結晶シリコン被膜２１３に覆われていない
領域には残留でき逢い。
２２３とは舗れ性が悪いため、第１層目配線間絶縁膜２
２３の薄い多結晶シリコン被膜２１３に覆われていない
領域には残留でき逢い。
矢に、第１図（Ｃ）に示す工うに、ｌ−２層間絶縁膜２
０４ｔ−形成し、スルーホール全開孔するが、このスル
ーホールはテーバ−エッチを行う必要はない。続いて第
２層目配線間絶縁膜２２５ｔ−第２層配線を設け々い領
域のみに形成し、次にリフトオフ法を用い、蒸着法又は
スパッタリング法に工り薄い多結晶シリコン被膜２１５
を１−２層間絶縁膜２０４の躾出している領域及び第２
層目配線間絶縁膜２２５の側面のみに形成し、次いで第
２層目アルミニウム２０５ｔ−蒸着法又はスパッタリン
グ法により形成し、所定のパターニングを行なう。
０４ｔ−形成し、スルーホール全開孔するが、このスル
ーホールはテーバ−エッチを行う必要はない。続いて第
２層目配線間絶縁膜２２５ｔ−第２層配線を設け々い領
域のみに形成し、次にリフトオフ法を用い、蒸着法又は
スパッタリング法に工り薄い多結晶シリコン被膜２１５
を１−２層間絶縁膜２０４の躾出している領域及び第２
層目配線間絶縁膜２２５の側面のみに形成し、次いで第
２層目アルミニウム２０５ｔ−蒸着法又はスパッタリン
グ法により形成し、所定のパターニングを行なう。
次に、第１図ｔｄ）に示すように、高周波加熱等を用い
て第２層目アルミニウム２０５のみを短時間加熱すると
、溶融したアルミニウムに第２層目配線を設けようとし
た領域へ流れ込み、冷却されて再結晶する。
て第２層目アルミニウム２０５のみを短時間加熱すると
、溶融したアルミニウムに第２層目配線を設けようとし
た領域へ流れ込み、冷却されて再結晶する。
なお、第３層目配線以上の多層配線を得たい場合は上記
工程をくり返丁ことで実現できる。なお、上記し比重う
に加熱を行りと金属配線被膜の溶融状態の時に表面張力
に工９表面積が最小になる様に金属配線被膜が流動する
。あらかじめ溶融した金属が流れ込む器を設けておけば
、その器の型通りのパターンが形成され、金線配線被膜
被Ｎ時薄かっ几コンタクト部及びスルーホール部や絶縁
物層の段部及び下層金属配線の段部でも金属配線被膜を
厚く丁、もことが出来、さらに表面張力に工り金属配線
被膜の上面を平担化することが可能となる。
工程をくり返丁ことで実現できる。なお、上記し比重う
に加熱を行りと金属配線被膜の溶融状態の時に表面張力
に工９表面積が最小になる様に金属配線被膜が流動する
。あらかじめ溶融した金属が流れ込む器を設けておけば
、その器の型通りのパターンが形成され、金線配線被膜
被Ｎ時薄かっ几コンタクト部及びスルーホール部や絶縁
物層の段部及び下層金属配線の段部でも金属配線被膜を
厚く丁、もことが出来、さらに表面張力に工り金属配線
被膜の上面を平担化することが可能となる。
また上記実施例では、あらかじめ設けておいた器の金属
配線被膜と接する面にのみ半導体被膜として多結晶シリ
コンを設けたが、これに限定されることなく、金属配線
被膜との濡れ性の良い異種金属を設けておいても再現性
は向上する。
配線被膜と接する面にのみ半導体被膜として多結晶シリ
コンを設けたが、これに限定されることなく、金属配線
被膜との濡れ性の良い異種金属を設けておいても再現性
は向上する。
（発明の効果）
以上説明したとおり、本発明に工ｔＬば、コンタクト又
ハスルーホールのテーバーエ、チングハ不要となり、寸
法精度が向上し、設計の自由度が向上し、超微細加工が
可能となるばかりか、金属配線被膜の加熱方法以外は従
来の技術や装置をそのまま使用でき、製造コス）Ｈ逆に
低下させることも可能となる。
ハスルーホールのテーバーエ、チングハ不要となり、寸
法精度が向上し、設計の自由度が向上し、超微細加工が
可能となるばかりか、金属配線被膜の加熱方法以外は従
来の技術や装置をそのまま使用でき、製造コス）Ｈ逆に
低下させることも可能となる。
その他、前記した平面的同一個所に各層の配線間を結ぶ
スルーホールを設けることも可能となり、工り超微細加
工が可能となる。
スルーホールを設けることも可能となり、工り超微細加
工が可能となる。
第１図（ａｌ〜ｔｄｌは本発明の一実施例鷺説明する几
めに工程順に示した断面図、第２図〜第４図は何れも従
来の配線構造ｔ−有する半導体装置の製造方法を説明す
るための断面図である。 １０１・・・・・・シリコン１Ｌ１０２・・・・・・シ
リコン酸化膜、１０３・・・・・・第１層目アルミニウ
ム、１０４・・・・・・ｌ−２層間絶縁膜、１０５・・
・・・・第２層目アルミニウム、１１３・・・・・・第
１７＊目アルミニウム１０３ノエツｆｌＢ、１２４・・
・・・・スルーホール部のエッヂ部、２０１・・・・シ
リコン基板、２０２・・・・シリコン酸化［，２０３・
・・・・・Ｉ！１層目アルミニウム、２０４・・・・・
１−２層間絶縁膜、２０５・・・・・・＠２層目アルミ
ニウム、２１３・・・・・薄い多結晶シリコン被膜、２
１５・・・・・・薄い多結晶シリコン被膜、２２３・・
・・・・第１層目配線間絶縁膜、２２５・・・・・第２
層目配線間絶縁膜、２３５・・・・・・再結晶した第２
層目アルミニウム、２９９・・・・・・コンタクト孔。 ＄／ ＴｆＪ 葉 ｌ 圓
めに工程順に示した断面図、第２図〜第４図は何れも従
来の配線構造ｔ−有する半導体装置の製造方法を説明す
るための断面図である。 １０１・・・・・・シリコン１Ｌ１０２・・・・・・シ
リコン酸化膜、１０３・・・・・・第１層目アルミニウ
ム、１０４・・・・・・ｌ−２層間絶縁膜、１０５・・
・・・・第２層目アルミニウム、１１３・・・・・・第
１７＊目アルミニウム１０３ノエツｆｌＢ、１２４・・
・・・・スルーホール部のエッヂ部、２０１・・・・シ
リコン基板、２０２・・・・シリコン酸化［，２０３・
・・・・・Ｉ！１層目アルミニウム、２０４・・・・・
１−２層間絶縁膜、２０５・・・・・・＠２層目アルミ
ニウム、２１３・・・・・薄い多結晶シリコン被膜、２
１５・・・・・・薄い多結晶シリコン被膜、２２３・・
・・・・第１層目配線間絶縁膜、２２５・・・・・第２
層目配線間絶縁膜、２３５・・・・・・再結晶した第２
層目アルミニウム、２９９・・・・・・コンタクト孔。 ＄／ ＴｆＪ 葉 ｌ 圓
Claims (3)
- （１）半導体基板の一主表面上に少なくと、一層の金属
配線を有する半導体装置の製造方法において、コンタク
ト孔を有する第１の絶縁膜を形成する工程と、該第１の
絶縁膜上の金属配線を設けない領域に第２の絶縁膜であ
る配線間絶縁膜を設ける工程と、該配線間絶縁膜の形成
された基板表面のうち前記第１の絶縁膜の露出領域およ
び前記配線間絶縁膜の側面に半導体層又はアルミニウム
の濡れ易い異種金属の薄膜を形成する工程と、表面にア
ルミニウムを蒸着又はスパッタ法等により付着させ所定
のパターニングを行う工程と、高周波加熱等によりアル
ミニウムのみを加熱、溶融、冷却することによりアルミ
ニウムを再結晶化させる工程とを含むことを特徴とする
半導体装置の製造方法。 - （２）金属配線被膜を再結晶化させる工程が、配線材料
の流動又は移動を伴っている特許請求の範囲第１項記載
の半導体装置の製造方法。 - （３）金属配線被膜を再結晶化させる工程に先立ち、配
線パターンの必要部分にあらかじめ金属が流れ込む器部
を設けた特許請求の範囲第（１）項又は第２項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22521484A JPS61102755A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22521484A JPS61102755A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102755A true JPS61102755A (ja) | 1986-05-21 |
Family
ID=16825770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22521484A Pending JPS61102755A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102755A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260051A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体装置 |
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
-
1984
- 1984-10-26 JP JP22521484A patent/JPS61102755A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63260051A (ja) * | 1987-04-16 | 1988-10-27 | Nec Corp | 半導体装置 |
| JPS63269546A (ja) * | 1987-04-27 | 1988-11-07 | Nec Corp | 半導体装置の製造方法 |
| US5219787A (en) * | 1990-07-23 | 1993-06-15 | Microelectronics And Computer Technology Corporation | Trenching techniques for forming channels, vias and components in substrates |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61102755A (ja) | 半導体装置の製造方法 | |
| JPS60227446A (ja) | 半導体装置の製造方法 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JPS59169154A (ja) | 半導体装置の製造方法 | |
| JPH0137876B2 (ja) | ||
| JPH01238044A (ja) | 半導体装置 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPS5853874A (ja) | ジヨセフソン集積回路 | |
| JPS60196960A (ja) | 半導体装置 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPS6037742A (ja) | 半導体装置の製造方法 | |
| JPH04236469A (ja) | 超伝導集積回路実装用半田バンプ形成方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPS5877266A (ja) | 超電導薄膜機能素子の接続端子用突起電極とその製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS60142544A (ja) | 半導体装置の製造方法 | |
| JPS6042820A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPS63164241A (ja) | 半導体装置の製造方法 | |
| JPS63169043A (ja) | 半導体装置の配線形成方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 |