JPS60227446A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60227446A JPS60227446A JP8532684A JP8532684A JPS60227446A JP S60227446 A JPS60227446 A JP S60227446A JP 8532684 A JP8532684 A JP 8532684A JP 8532684 A JP8532684 A JP 8532684A JP S60227446 A JPS60227446 A JP S60227446A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- semiconductor device
- wire
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、半導体基板に複数層の配線層を眉間絶縁膜
を介し形成し、眉間絶縁膜に設けたコンタクトホール部
で上層の配線層を下層の配線層に結合する半導体装置の
製造方法に関する。
を介し形成し、眉間絶縁膜に設けたコンタクトホール部
で上層の配線層を下層の配線層に結合する半導体装置の
製造方法に関する。
従来のこの種の複数層配線をした半導体装置の製造方法
は、第１図（ａ）〜（ｅ）に工程順に示す要部断面図の
ようにしていた。まず、第１図（ａ）のように、シリコ
ンなどからなる半導体基板（以下「基板」と称する）（
１）上にシリコン酸化膜など絶縁膜（２）を形成し、こ
の上にアルミ材などからなる第１層の配線層（３）を選
択的に形成する。
は、第１図（ａ）〜（ｅ）に工程順に示す要部断面図の
ようにしていた。まず、第１図（ａ）のように、シリコ
ンなどからなる半導体基板（以下「基板」と称する）（
１）上にシリコン酸化膜など絶縁膜（２）を形成し、こ
の上にアルミ材などからなる第１層の配線層（３）を選
択的に形成する。
つぎに、（ｂ）図のように、絶縁膜（２）、配線層（３
）上を眉間絶縁膜（４）で覆う。つづいて、（Ｃ）図の
ようにレジストを塗布しレジスト膜（５）によるパター
ンを形成する。このレジスト膜（５）をマスクにして眉
間絶縁膜（４）をエツチングし、鎖線で示すように、コ
ンタクトホール（４ａ）を形成する。
）上を眉間絶縁膜（４）で覆う。つづいて、（Ｃ）図の
ようにレジストを塗布しレジスト膜（５）によるパター
ンを形成する。このレジスト膜（５）をマスクにして眉
間絶縁膜（４）をエツチングし、鎖線で示すように、コ
ンタクトホール（４ａ）を形成する。
ついで、レジスト膜（５）を除去すると、（ｄ）図のよ
うになる。この後、（ｅ）図のように層間絶縁膜（４）
上及びコンタクトホール（４Ｌ）部に、アルミ材などか
らなる第２層の配線層（７）を形成し、コンタクトホー
ム（４ａ）部で第１層の配線層（３）に結合接続する。
うになる。この後、（ｅ）図のように層間絶縁膜（４）
上及びコンタクトホール（４Ｌ）部に、アルミ材などか
らなる第２層の配線層（７）を形成し、コンタクトホー
ム（４ａ）部で第１層の配線層（３）に結合接続する。
上記従来の方法では、コンタクトホール（４ａ）部での
層間絶縁膜（４）の段差のため、第２層の配線層（７）
がこのホール（４ａ）部で中央部が落込み、くびれが生
じて配線層が薄くなっていた。このため、この部分の電
流督度が高くなり、アルミ材などのエレクトロマイグレ
ーションが発生し、配線が断線することがあり、半導体
装置の故障となっていた。
層間絶縁膜（４）の段差のため、第２層の配線層（７）
がこのホール（４ａ）部で中央部が落込み、くびれが生
じて配線層が薄くなっていた。このため、この部分の電
流督度が高くなり、アルミ材などのエレクトロマイグレ
ーションが発生し、配線が断線することがあり、半導体
装置の故障となっていた。
この発明は、上記従来方法の欠点をなくするためになさ
れたもので、コンタクトホールが設けられた眉間絶縁膜
上に付着形成途中の上層配線層に熱光線を照射し、コン
タクトホール部の上層配線層の表面部を溶融し、中央部
の落込みを埋めて平たん状にし、配線層の付着を再開し
上層配線層を形成するようにし、エレクトロマイグレー
ションをなくし、品質が向上される半導体装置の製造方
法を提供することを目的としている。 ′〔発明の実施
例〕 以下、この発明の一実施例による半導体装置の製造方法
を、第２図（ａ）〜（ｇ）に工程順に示す要部断面図に
より説明する。まず、上記従来方法と同様にし、第２図
（ａ）のように、シリコンなどからなる基板（１）上に
シリコン酸化膜など絶縁膜（２）を形成し、この上にア
ルミ材などからなる第１層の配線層（３）を選択的に形
成する。
れたもので、コンタクトホールが設けられた眉間絶縁膜
上に付着形成途中の上層配線層に熱光線を照射し、コン
タクトホール部の上層配線層の表面部を溶融し、中央部
の落込みを埋めて平たん状にし、配線層の付着を再開し
上層配線層を形成するようにし、エレクトロマイグレー
ションをなくし、品質が向上される半導体装置の製造方
法を提供することを目的としている。 ′〔発明の実施
例〕 以下、この発明の一実施例による半導体装置の製造方法
を、第２図（ａ）〜（ｇ）に工程順に示す要部断面図に
より説明する。まず、上記従来方法と同様にし、第２図
（ａ）のように、シリコンなどからなる基板（１）上に
シリコン酸化膜など絶縁膜（２）を形成し、この上にア
ルミ材などからなる第１層の配線層（３）を選択的に形
成する。
つぎに、（ｂ）図のように、絶縁膜（２）及び配線層（
３）上を層間絶縁膜（４）で覆う。つづいて、（ｃ）図
のようにレジストを塗布しレジスト膜（５）によるパタ
ーンを形成する。このレジスト膜（５）をマスクにして
眉間絶縁膜（４）をエツチングし、鎖線で示すように、
コンタクトホール（４ａ）を形成する。
３）上を層間絶縁膜（４）で覆う。つづいて、（ｃ）図
のようにレジストを塗布しレジスト膜（５）によるパタ
ーンを形成する。このレジスト膜（５）をマスクにして
眉間絶縁膜（４）をエツチングし、鎖線で示すように、
コンタクトホール（４ａ）を形成する。
ついで、レジスト膜（５）を除去すると、（ｄ）図のよ
うになる。ここまでの工程は、上記従来方法と同様であ
る。この後、（ｅ）図のように、眉間絶縁膜（４）上及
びコンタクトホール（４ａ）部に、スパッタ法などによ
りアルミ材などからなる配線層（ｌｌａ） を付着し、
形成途中で中断する。赤外線又はレーザ光など熱光線（
イ）によシ、配線層（ｌｌａ） の最表面部のみを融点
以上に加熱し、アルミ材など導電材の粘性流動を利用し
、コンタクトホール（４ａ）部での中央部の落込みを埋
め表面を平たんに近づけ、（ｆ）図の状態にする。そこ
で導電層の付着を再開し、（ｇ）図に示すように、コン
タクトホール部での表面の凹凸が緩和され平たん状にさ
れ、第１層の配線層（３）に結合接続された第２層の配
線層αηが形成されるＯ なお、上記実施例では、第１層及び第２層の配線層（３
）及び（ロ）の導電材としてアルミ材を用いたが、これ
に限らず、熱光線により表面部が溶融する他の種の導電
金属材であってもよい。
うになる。ここまでの工程は、上記従来方法と同様であ
る。この後、（ｅ）図のように、眉間絶縁膜（４）上及
びコンタクトホール（４ａ）部に、スパッタ法などによ
りアルミ材などからなる配線層（ｌｌａ） を付着し、
形成途中で中断する。赤外線又はレーザ光など熱光線（
イ）によシ、配線層（ｌｌａ） の最表面部のみを融点
以上に加熱し、アルミ材など導電材の粘性流動を利用し
、コンタクトホール（４ａ）部での中央部の落込みを埋
め表面を平たんに近づけ、（ｆ）図の状態にする。そこ
で導電層の付着を再開し、（ｇ）図に示すように、コン
タクトホール部での表面の凹凸が緩和され平たん状にさ
れ、第１層の配線層（３）に結合接続された第２層の配
線層αηが形成されるＯ なお、上記実施例では、第１層及び第２層の配線層（３
）及び（ロ）の導電材としてアルミ材を用いたが、これ
に限らず、熱光線により表面部が溶融する他の種の導電
金属材であってもよい。
また、上記実施例では、複数層配線として、２層配線の
場合を示したが、３層以上の多層配線の場合にも適用で
きる。
場合を示したが、３層以上の多層配線の場合にも適用で
きる。
さらに、半導体基板（１）としてシリコン基板の外、他
の種の半導体の基板の場合にも適用できるものである。
の種の半導体の基板の場合にも適用できるものである。
以上のように、この発明の方法によれば、コンタクトホ
ールが設けられた層間絶縁膜上に、上層の配線層の付着
形成する途中で中断し、熱光線により配線層の表面部の
みを融点以上に加熱し、コンタクトホール部の上層配線
層の表面部を溶融し、中央部の落込みを埋めて平たんに
近づけ、配線層の付着を再開し上層の配線層を形成する
ようにしたので、コンタクトホール部でのエレクトロマ
イグレーションが防止され、品質が向上され信頼度の高
い半導体装置が得られる。
ールが設けられた層間絶縁膜上に、上層の配線層の付着
形成する途中で中断し、熱光線により配線層の表面部の
みを融点以上に加熱し、コンタクトホール部の上層配線
層の表面部を溶融し、中央部の落込みを埋めて平たんに
近づけ、配線層の付着を再開し上層の配線層を形成する
ようにしたので、コンタクトホール部でのエレクトロマ
イグレーションが防止され、品質が向上され信頼度の高
い半導体装置が得られる。
第１図（ａ）〜（ｅ）は従来の半導体装置のｊＲ造方法
を工程順に示す要部断面図、嬉２図（ａ）〜（ロ））は
この発明の一実施例による半導体装置の製造方法を工程
順に示す要部断面図である。 （１）・・・半導体基板、（２）・・・絶縁膜、（３）
・・・第１層の配線層、（４）・・・層間絶縁膜、（４
ａ）・・・コンタクトホール、αυ・・・第２層の配線
層、（１１ａ）・・・配線層、＠・・・熱光線。 なお、図中同一符号は同一、又は相当部分を示す。 代理人大岩増雄 第１図 第２図。 （ｂ）（ｂ） （ｉ） （ｄ） 第２図 手続補正書（自発） 、事件の表示 特願昭５９−８５３２６号、発明の名称
半導体装置の＃途方法 、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 （１）明細書第３ページ第］、２行の「配線層（７）」
を「配線層（６）」に補正する。 （２） 明細書第３ページ第１６行の「（７）が」を「
（６）が」Ｋ補正する。
を工程順に示す要部断面図、嬉２図（ａ）〜（ロ））は
この発明の一実施例による半導体装置の製造方法を工程
順に示す要部断面図である。 （１）・・・半導体基板、（２）・・・絶縁膜、（３）
・・・第１層の配線層、（４）・・・層間絶縁膜、（４
ａ）・・・コンタクトホール、αυ・・・第２層の配線
層、（１１ａ）・・・配線層、＠・・・熱光線。 なお、図中同一符号は同一、又は相当部分を示す。 代理人大岩増雄 第１図 第２図。 （ｂ）（ｂ） （ｉ） （ｄ） 第２図 手続補正書（自発） 、事件の表示 特願昭５９−８５３２６号、発明の名称
半導体装置の＃途方法 、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 、代理人 ５、補正の対象 明細書の「発明の詳細な説明」の欄 ６、補正の内容 （１）明細書第３ページ第］、２行の「配線層（７）」
を「配線層（６）」に補正する。 （２） 明細書第３ページ第１６行の「（７）が」を「
（６）が」Ｋ補正する。
Claims (6)
- （１）半導体基板上に形成した絶縁膜上に下層の配線層
を選択的に形成し、この配線層及び上記絶縁膜上を層間
絶縁膜で覆い、この層間絶縁膜にコンタクトホールを形
成して上記下層の配線層上に開口させ、上記層間絶縁膜
上に上層の配線層の付着を行い、途中で中断し、この形
成途中の配線層の表面部を熱光線により加熱溶融し、上
記コンタクトホール部の上層の配線層の中央部の落込み
を埋めて平たん状にし、上層の配線層の付着を再開し形
成することを特徴とする半導体装置の製造方法０ - （２） 熱光線は赤外線による特許請求の範囲第１項記
載の半導体装置の製造方法。 - （３）熱光線はレーザ光による特許請求の範囲第１項記
載の半導体装置の製造方法。 - （４）半導体基板はシリコン基板からなる特許請求の範
囲第１項ないし第３項のいづれかに記載の半導体装置の
製造方法。 - （５） 下層の配線層はアルミ材からなる特許請求の範
囲第１項ないし第４項のいづれかに記載の半導体装置の
製造方法。 - （６） 上層の配線層はアルミ材からなる特許請求の範
囲第１項ないし第５項のいづれかに記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532684A JPS60227446A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8532684A JPS60227446A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60227446A true JPS60227446A (ja) | 1985-11-12 |
Family
ID=13855503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8532684A Pending JPS60227446A (ja) | 1984-04-25 | 1984-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60227446A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
-
1984
- 1984-04-25 JP JP8532684A patent/JPS60227446A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293739A (ja) * | 1986-06-13 | 1987-12-21 | Toshiba Corp | 半導体装置の製造方法 |
| US5472912A (en) * | 1989-11-30 | 1995-12-05 | Sgs-Thomson Microelectronics, Inc. | Method of making an integrated circuit structure by using a non-conductive plug |
| US5658828A (en) * | 1989-11-30 | 1997-08-19 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum contact through an insulating layer |
| US5976969A (en) * | 1989-11-30 | 1999-11-02 | Stmicroelectronics, Inc. | Method for forming an aluminum contact |
| US6242811B1 (en) | 1989-11-30 | 2001-06-05 | Stmicroelectronics, Inc. | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature |
| US6271137B1 (en) | 1989-11-30 | 2001-08-07 | Stmicroelectronics, Inc. | Method of producing an aluminum stacked contact/via for multilayer |
| US6617242B1 (en) | 1989-11-30 | 2003-09-09 | Stmicroelectronics, Inc. | Method for fabricating interlevel contacts of aluminum/refractory metal alloys |
| US5930673A (en) * | 1990-11-05 | 1999-07-27 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US6287963B1 (en) | 1990-11-05 | 2001-09-11 | Stmicroelectronics, Inc. | Method for forming a metal contact |
| US5374592A (en) * | 1992-09-22 | 1994-12-20 | Sgs-Thomson Microelectronics, Inc. | Method for forming an aluminum metal contact |
| US6433435B2 (en) | 1993-11-30 | 2002-08-13 | Stmicroelectronics, Inc. | Aluminum contact structure for integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60227446A (ja) | 半導体装置の製造方法 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JPS63222445A (ja) | バンプ電極の形成方法 | |
| JPH06333874A (ja) | 半導体装置の製造方法 | |
| JPS58190043A (ja) | 多層配線法 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JP2000019011A (ja) | ３層構造の赤外線ボロメータの製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| JPS5824039B2 (ja) | 多層配線パタ−ン形成法 | |
| JPS63229839A (ja) | 半導体装置 | |
| JPS6042848A (ja) | 半導体装置の製造方法 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPS6312150A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPH02164039A (ja) | 半導体装置の製造方法 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS62174952A (ja) | 半導体装置 | |
| JPH01154532A (ja) | 半導体装置 | |
| JPH05102316A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPS60227445A (ja) | 半導体装置の製造方法 |