JPS6312150A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、レーザ・ヒユーズなどを有する半導体装置の
製造方法に関する。

〔発明の概要〕

本発明は、レーザ・ヒユーズなど、接続部に対して熱処
理を施すことにより接続状態から非接続状態へと変化す
るヒユーズを有する半導体装置の製造方法において、ヒ
ユーズ上に被覆する第１絶縁膜と第２絶縁膜との間に第
２絶縁膜とはエツチング特性の異なる膜を形成し、これ
をストッパとしてヒユーズ上の第２絶縁膜をエツチング
開口することにより、ヒユーズ上の膜厚を安定且つ薄膜
にできるようにして、ヒユーズカッティングの再現性が
良く、下地への悪影響の少ない半導体装置を得られるよ
うにしたものである。

〔発明の背景〕

半導体の高集積化や大規模化に伴って住する歩留まりを
低下を補うため、主回路の他に、主回路の修復、補償の
ための冗長回路、いわゆるリダンダシイ　（Ｒｅｄｕｎ
ｄａｃｙ）回路を組み込むことが行われている。（この
ような背景技術については、例えば特公昭５９−４８５
４３号参照）。

例えば、第５図は、半導体メモリに冗長回路が組みこま
れた概略図であり、メモリに不良部分３２が生じた場合
には、主回路３５のヒユーズ３３を切って冗長回路３４
を作動させ、補償用の列を生かすことにより半導体装置
３１の不良を救済する。

このような冗長回路を作動させるためのヒユーズのカッ
ティｔングは、レーザなどのエネルギー・ビーム照射に
よる熱処理でヒユーズの溶断が行われている。

一方半導体の多層化が進み、多層配線構造、例えば２層
Ａｌ配線構造が採用されるようになっている。このよう
な多層／ｌ配線構造において前記ヒユーズを形成した場
合には、第６図に見られるように、ヒユーズ４３上に１
層目の、＋１！４４と、該１層目ＡＩ！４４と２層目の
ＡＪとの間の層間膜４２とが積層されることになる。さ
らにその上のオーハーフ−１−膜４１が形成され、この
場合績オーバーコート膜４１に窓開けを行わない場合に
は、該オーバーコート膜４１もヒユーズ４３上に被覆さ
れた膜厚の厚い状態となる。

このようにヒユーズ４３上に存在する膜が厚いと、ヒユ
ーズ４３が溶断しにくくなることがあり、また作動にバ
ラツキが生じることがある。

最近では第７図のみ、ヒユーズ４３上の層間膜４２やオ
ーバーコート膜４１に窓開けを行い、ヒユーズ上の膜厚
を薄くすることが行われているが、この場合はエツチン
グやＣＶＤプロセス上の変動によって膜厚にバラツキが
生じることがあり、結局ヒユーズ４３の作動もばらつく
おそれがある。

〔発明が解決しようとする問題点〕

上記のように冗長回路を作動させるためには、ヒユーズ
にレーザなどのビームを照射して、ヒユーズを溶断する
必要があるが、ヒユーズ上の膜厚が厚いとビームのパワ
ーを上げる必要がある。ところがパワーを上げると、周
辺素子にダメージを与えてしまうおそれが出てくる。そ
こで、ビームのパワーを下げると、今度はヒユーズの溶
断が確実でなくなり、カッテシ之の再現性が悪くなって
ン しまう。

また、ヒユーズ上の膜厚にバラツキが生じている場合に
は、ビーム・パワーの設定が困難になってしまうという
問題がある。

本発明は、上記のような問題点を解決して、周辺素子へ
のダメージをできるだけ少なくしつつ、再現性の優れた
ヒユーズの溶断が可能な半導体装置の製造方法を提供す
ることを目的とする。

〔問題点を解決するための手段〕

本発明は、上記問題点を解決するため、以下の方法をと
る。すなわち本発明は、配線間を接続し、且つ該接続部
に対して熱処理を施すことにより、接続状態から非接続
状態へと変化するヒユーズを有する半導体装置の製造方
法において、上記ヒユーズを第１絶縁膜で被覆し、該第
１絶縁膜上の少なくとも上記ヒユーズが位置する部分に
、第２絶縁膜とエツチング特性の異なる膜を形成し、こ
の上に第２絶縁膜を被覆し、該第２絶縁膜の上記ヒユー
ズの接続部上の部分をエツチングすることにより、上記
エツチング特性の異なる膜をストッパとして開口を形成
する方法をとる。

本発明の構成について、後記詳述する本発明の一実施例
を示す第１図を用いて説明すると、次のとおりである。

すなわち、本発明においては、第１Ｍに例示するように
、ヒユーズ３（第１図（ａ））を第１図（ｂ）に示すよ
うに第１絶縁膜２で被覆し、該第１絶縁膜２上の少なく
とも上記ヒユーズ３が位置する部分に、第２絶縁膜とエ
ツチング特性の異なる膜４を形成して、この上に第２絶
縁膜５を被覆しく同図（ｃ））　、該第２絶縁膜５の上
記ヒユーズ３の接続部上の部分６をエツチングすること
により、上記エツチング特性の異なる膜４をストッパと
して開ロアを形成する（同図（ｄ））。

〔作用〕

このように、本発明は第１絶縁膜２上の少なくともヒユ
ーズ３が位置する部分に第２絶縁膜とエツチング特性の
異なる膜４を形成して、第２絶縁膜の開口時のストッパ
とする形成方法を採用することにより、第２絶縁膜を開
口してヒユーズ上の膜厚を薄くできると共に、ストッパ
によってエツチングの深さを一定に制御できるので、膜
厚にバラツキが生じにくいものとすることができる。

〔実施例〕

以下本発明の一実施例を図面を参照しながら詳細に説明
する。なお、当然のことであるが、以下の実施例は本発
明の一例を示すもので、本発明はこの例にのみ限定され
るものではない。

以下の実施例は、本発明を多層Ａ１配線構造を有する半
導体装置に適用したものである。

第１図（ａ）〜（ｇ）に、本発明の一実施例を半導体製
造工程順の断面図で示す。

第１図（ａ）は、フィールド酸化膜１上に、ヒユーズ３
　（本例ではレーザ光により溶断するレーザヒユーズ）
が設けられた状態を示す。

次に、上記ヒユーズ３を第１絶縁膜２で被覆する。本例
では第１絶縁膜２の材料として、ＰＳＧ（リンシリケー
トガラス）を用いた。ＰＳＧはリフローして下地段差を
平坦化するために使用されるが、本例ではヒユーズ３に
より生じた段差を平坦化するりフロー膜を第１絶縁１１
！　２として用いるわけである。この第１絶縁膜２の上
に、次工程で被覆されるべき第２絶縁膜５とはエツチン
グ特性の異なる膜４を形成する。本実施例では、この膜
４は、１層目のＡｋｊ２とした。即ち本例においては多
層Ａｌ配線構造を有する半導体を製造するのであるが、
本例ではこの多層ＡＮ配線の１層目のＡｌを上記の膜４
として利用したものである。かかる膜４は少なくともヒ
ユーズ３が位置する部分に形成する。本例にあっては第
１図（ｂ）に図示の如く充分にヒユーズ３をおおい得る
位置に形成した。即ち該膜４の形成後の状態を示すのが
、第１図（ｂ）である。

次にこの上に第２絶縁１ｉ！　５を形成し、第１図（ｃ
）の構造にする。本例においてこの第２絶縁膜５は、１
層目のＡ７！（膜４）と２層目のＡＮ（第１図には現れ
ない）との間の眉間膜となるものである。

次いで本例においては、第１図には図として現れない（
他の断面で現れるため）が、２層目のＡｌを形成する。

次に１層目のＡｌと２層目の／１とのコンタクトをとる
ためのスルーホール形成を行う。このスルーホールはエ
ツチングにより形成し、該エツチング時に同時に第２絶
縁膜５のエツチングを行うようにする。

膜４と第２絶縁膜５とはエツチング特性が異なるので、
膜４がこのときのエツチングのストッパとなり、制御性
が良好なエツチングが達成される。

特に本例では膜４はＡｌから成り、制御性は充分良い。

これにより、ヒユーズ３の接続部上の部分６に、膜４を
ストッパとした開ロアを形成することができる。この状
態を第１図（ｄ）に示す。またこのときの平面図を、第
２Ｍに示す。

次に本例では、２層目のＡＩ！をエツチングする工程で
ヒユーズ３上の１層目Ａｆｆ（膜４を構成している）を
同時にエツチング除去して、第１図（ｅ）のようにする
。

さらに、オーバーコート膜８をデポジット（堆積）して
形成し、第１図（ｆ）の構造にする。

次いで本例では、パッドのエツチング時程でオーバーコ
ート膜８を同時にエツチングして、第１図（ｇ）のよう
に窓９を形成する。このときのヒユーズ３上の窓あけは
、第３図に平面図で示すように、１層目ＡＡと２層目Ａ
ｌとのコンタクト孔用の窓あけよりも小さくしておく。

本例では第１図（ｇ）の構造にしたことにより、１層目
Ａｊ２と２層目ＡＡとの層間膜をなす第１絶縁膜５が耐
湿性能などで問題があっても、この膜５のエツジ５１が
オーバーコート膜８で保護されるので、不都合が生ずる
ことがない。

あるいは、第１絶縁膜２も耐湿性で問題があるなどの場
合は、第１図（ｇ）のように窓９を設けて該膜２を露出
させはるのは避けるべきなので、第１図（ｆ）の状態に
とどめ、窓９は形成しない。

第１図（ｆ）の状態にとどめた場合の平面図は、第４図
に示すとおりである。

上記実施例では、第２絶縁膜５とエツチング特性の異な
る膜４として１層目のＡｌを用いたが、多層ポリシリコ
ン構造で、１層目ポリシリコン−２層目ポリシリコンを
有する構造のものについて本発明を実施する場合は、２
層目ポリシリコンを膜４として用いるのでもよい。この
ように絶縁膜５とエツチング特性が異なる膜であればエ
ツチング制御用に採用できるので、本発明の膜４として
用い得る。但し、２層目ポリシリコンを膜４として用い
るときは、１層目Ａｌ−２層目Ａｉ！、コンタクト形成
用のエツチングの後、プラズマエツチングなどで、ヒユ
ーズ３上の２層目ポリシリコンを除去する。

上述の如く本実施例では、ヒユーズ３上の第１絶縁膜２
　（本例においてリフロー膜として機能）上に１層目Ａ
Ｉ！である膜４を残して、これを１層目ＡＪ−２層目Ａ
Ｉ！間の層間膜である第２絶縁膜５の工・ノチング時の
ストッパとして用いることにより、該絶縁膜５のエツチ
ングが制御性良く確実にできる。

またこのため、ヒユーズ３上の膜厚を薄く安定に保つこ
とができ、これによりレーザによるン容断、修復の際の
パワーに余裕ができ、再現性良い確実なヒユーズ機能が
果たせ、かつ強いレーザを用いることに伴う他の悪影響
も防ぐことができる。

上記したように本発明は、例えば上記した２層Ａｌデバ
イス（または２ポリシリコンデバイス）に適用でき、１
層目Ａｌ（または２層目ポリシリコン）を残し、１層目
Ａ１−２層目Ａｌコンタクト形成の後、ヒユーズ３上の
１層目Ａｌ−２層呂Ａ１間の層間膜をエツチングする態
様で具体化できる。その後は１層目Ａ６または２層目ポ
リシリコンを除去して、オーバーコート膜をデポジット
し、デバイスを製作することができる。

但し当然のことながら、本発明はこのような態様にのみ
限定されるのではない。

〔発明の効果〕

上述の如く本発明によれば、周辺素子へのダメージが小
さく再現性の優れたヒユーズの溶断が可能な半導体装置
を製造することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の一実施例を、製造すべ
き半導体装置の各工程における断面図を順に図示するこ
とにより、示すものである。第２図乃至第４図は、それ
ぞれ第１図（ｄ）（ｇ）（ｆ）のときの半面図を示す。 第５図乃至第７図は従来例を示す。 ■・・・・・・フィールド酸化膜、２・・・・・・第１
絶縁膜、３・・・・・・ヒユーズ、４・・・・・・第２
絶縁膜とエツチング特性の異なる膜（第１層目Ａ＃）、
５・・・・・・第２絶縁膜、６・・・・・・ヒユーズの
接続部上の部分、７・・・・・・開口。

Claims (1)

1. 【特許請求の範囲】 １、配線間を接続し、且つ該接続部に対して熱処理を施
   すことにより、接続状態から非接続状態へと変化するヒ
   ューズを有する半導体装 置の製造方法において、 上記ヒューズを第１絶縁膜で被覆し、 該第１絶縁膜上の少なくとも上記ヒューズが位置する部
   分に、第２絶縁膜とエッチング特性の異なる膜を形成し
   、 この上に第２絶縁膜を被覆し、 該第２絶縁膜の上記ヒューズ接続部上の部分をエッチン
   グすることにより、上記エッチング特性の異なる膜をス
   トッパとして開口を形成することを特徴とする半導体装
   置の製造方法。