JPS5948543B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5948543B2 JPS5948543B2 JP56162954A JP16295481A JPS5948543B2 JP S5948543 B2 JPS5948543 B2 JP S5948543B2 JP 56162954 A JP56162954 A JP 56162954A JP 16295481 A JP16295481 A JP 16295481A JP S5948543 B2 JPS5948543 B2 JP S5948543B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- film pattern
- polycrystalline silicon
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の改良に関する。
周知の如く、半導体メモリの高密度化や大規模化に伴つ
て生ずる歩留りの低下を補うため、主回路の他に該主回
路を救済する冗長（Ｒｅｄｕｎｄａｃｙ）回路を組込む
、いわゆるリダンダンシイ技術が知られている。
て生ずる歩留りの低下を補うため、主回路の他に該主回
路を救済する冗長（Ｒｅｄｕｎｄａｃｙ）回路を組込む
、いわゆるリダンダンシイ技術が知られている。
かかる冗長回路を備えた半導体装置としては、従来第１
図及び第２図に示すものが知られている。図中１はＰ型
半導体基板である。この基板１表面に主回路、及びこの
主回路に対応する予備回路に夫々接続するｎ゛型拡散層
２、、２０が形成されている。前記基板１上には、拡散
層２、、２０の一部に対応する部分に開孔部３、３を有
する絶縁膜４が被覆されている。さらに絶縁膜４上の一
部には、前記拡散層２、、２０と開孔部３、３を介して
接続するｎｆ型多結晶シリコンヒューズ５が形成され、
このヒューズ５を含む絶縁膜４上に保護膜６が形成され
ている。このような構造の半導体装置において、主回路
が正常な動作をするときは、前記ヒューズ５を拡散層２
、、２０に結線した状態で使用するが、不良を確認した
ときは、ヒューズ５の細部７上に位置する保護膜６の一
部も含めて一度に細部’７の近辺にレーザビームを照射
するか、あるいは予め細部７上に位置する保護膜６の一
部を開孔した後、細部７にレーザビームを照射して拡散
層２、、２０の電気的分離を行なうことにより冗長回路
を作動させて半導体装置の不良を救済する。ところで、
上記した構造の半導体装置は、拡散層２、、２０を開孔
部３、３を介して電気的に接続させる配線として多結晶
シリコンヒューズ５をきるため、Ａｌ膜パターン１８の
周辺の素子への熱的悪影響の軽減ができる。その結果、
Ａｌ膜パターン１８と素子間の距離を従来装置と比べて
短くでき、素子の集積度を高めることができる。なお、
本発明に係る半導体装置は、上記実施例の如き構造のも
のに限らず、第８図及び第９図に示す如く、表面に主回
路、この主回路に対応する予備回路に夫々接続したｎ゛
型の拡散層１２，，１２。を有するｐ型半導体基板１１
上に、前記拡散層１２，，１２，の一部を露出させる開
孔部１４，，１４，に接続するＡｌ膜パターン１８′が
形成され、このＡｌ膜パターン１８’の細部１７’上に
この細部１７′を横切るように多結晶シリコン膜パター
ン１６′が設けられた構造の半導体装置でもよい。こう
した構造の半導体装置の製造方法を第１０図〜第１２図
に基づいて説明する。１１まず、実施例１と同様に、ｎ
゛型の拡散層１２１，１２２を有したｐ型半導体基板１
１上に開孔部１４，，１４，を設けた厚さ１μのＳｉＯ
。
図及び第２図に示すものが知られている。図中１はＰ型
半導体基板である。この基板１表面に主回路、及びこの
主回路に対応する予備回路に夫々接続するｎ゛型拡散層
２、、２０が形成されている。前記基板１上には、拡散
層２、、２０の一部に対応する部分に開孔部３、３を有
する絶縁膜４が被覆されている。さらに絶縁膜４上の一
部には、前記拡散層２、、２０と開孔部３、３を介して
接続するｎｆ型多結晶シリコンヒューズ５が形成され、
このヒューズ５を含む絶縁膜４上に保護膜６が形成され
ている。このような構造の半導体装置において、主回路
が正常な動作をするときは、前記ヒューズ５を拡散層２
、、２０に結線した状態で使用するが、不良を確認した
ときは、ヒューズ５の細部７上に位置する保護膜６の一
部も含めて一度に細部’７の近辺にレーザビームを照射
するか、あるいは予め細部７上に位置する保護膜６の一
部を開孔した後、細部７にレーザビームを照射して拡散
層２、、２０の電気的分離を行なうことにより冗長回路
を作動させて半導体装置の不良を救済する。ところで、
上記した構造の半導体装置は、拡散層２、、２０を開孔
部３、３を介して電気的に接続させる配線として多結晶
シリコンヒューズ５をきるため、Ａｌ膜パターン１８の
周辺の素子への熱的悪影響の軽減ができる。その結果、
Ａｌ膜パターン１８と素子間の距離を従来装置と比べて
短くでき、素子の集積度を高めることができる。なお、
本発明に係る半導体装置は、上記実施例の如き構造のも
のに限らず、第８図及び第９図に示す如く、表面に主回
路、この主回路に対応する予備回路に夫々接続したｎ゛
型の拡散層１２，，１２。を有するｐ型半導体基板１１
上に、前記拡散層１２，，１２，の一部を露出させる開
孔部１４，，１４，に接続するＡｌ膜パターン１８′が
形成され、このＡｌ膜パターン１８’の細部１７’上に
この細部１７′を横切るように多結晶シリコン膜パター
ン１６′が設けられた構造の半導体装置でもよい。こう
した構造の半導体装置の製造方法を第１０図〜第１２図
に基づいて説明する。１１まず、実施例１と同様に、ｎ
゛型の拡散層１２１，１２２を有したｐ型半導体基板１
１上に開孔部１４，，１４，を設けた厚さ１μのＳｉＯ
。
膜１３を形成した後、このＳｉＯ。膜１３上に厚さ１μ
のＡｌ膜（図示せず）を形成し、つづいてこのＡｌ膜を
写真蝕刻法によりパターニングして細部１７′を有する
Ａｌ膜パターン１８’を形成した（第１０図及び第１１
図図示）。次に、前記Ａｌ膜パターン１８′を含む．Ｓ
ｉＯ。
のＡｌ膜（図示せず）を形成し、つづいてこのＡｌ膜を
写真蝕刻法によりパターニングして細部１７′を有する
Ａｌ膜パターン１８’を形成した（第１０図及び第１１
図図示）。次に、前記Ａｌ膜パターン１８′を含む．Ｓ
ｉＯ。
膜１３上に、厚さ１０００Λの熱伝導がよく光吸収性の
高い被膜となる材料膜例えば多結晶シリコン瞭１５を形
成した（第１２図図示）。次いで、この多結晶シリコン
膜１５を写真蝕刻法によりパターニングしてＡｌ膜パタ
ーン１．８’の細部１７′を横切るような被膜としての
多結晶シリコン膜パターン１６′を形成して前述した第
８図及び第９図図示の冗長回路を備えた半導体装置を製
造した。このような冗長回路を備えた半導体装置は、第
６図図示の半導体装置．と略同様な効果が期待できる。
また、本発明に係る半導体装置は第１３図及び第１４図
に示す如く、Ａｌ膜パターン１８の細部１７の上部及び
細部１７とＳｉＯ２膜１３間の夫々に被膜としての多結
晶シリコン膜パターン１・６’， １６を設けた構造の
半導体装置でもよい。
高い被膜となる材料膜例えば多結晶シリコン瞭１５を形
成した（第１２図図示）。次いで、この多結晶シリコン
膜１５を写真蝕刻法によりパターニングしてＡｌ膜パタ
ーン１．８’の細部１７′を横切るような被膜としての
多結晶シリコン膜パターン１６′を形成して前述した第
８図及び第９図図示の冗長回路を備えた半導体装置を製
造した。このような冗長回路を備えた半導体装置は、第
６図図示の半導体装置．と略同様な効果が期待できる。
また、本発明に係る半導体装置は第１３図及び第１４図
に示す如く、Ａｌ膜パターン１８の細部１７の上部及び
細部１７とＳｉＯ２膜１３間の夫々に被膜としての多結
晶シリコン膜パターン１・６’， １６を設けた構造の
半導体装置でもよい。
更に、上記実施例では導電体膜としてＡｌ膜パターンを
用いたが、これに限らずＭＯ膜パターンを用いてもよい
。上記実施例では被膜として多結晶シリコン膜パターン
を用いたが、これに限らずＭＯＳｉ膜パターン、ＳｉＯ
。
用いたが、これに限らずＭＯ膜パターンを用いてもよい
。上記実施例では被膜として多結晶シリコン膜パターン
を用いたが、これに限らずＭＯＳｉ膜パターン、ＳｉＯ
。
膜パターン、Ｓｉ．Ｎ。膜パターンを用いてもよい。ま
た、上記実施例では多結晶シリコン膜パターンを部分的
に形成したが、ＳｉＯ２膜パターンやＳｉ，Ｎ，膜パタ
ーンの如＜抵抗係数が高い場合、Ａｌ膜パターンを含む
ＳｉＯ。膜の上部全面あるいはＡｌ膜パターンとＳｉＯ
。膜との間の全領域にこれらの膜パターンを設けてもよ
い。上記実施例ではエネルギビームの照射手段としてレ
ーザビームを用いたが、これに限らず電子ビームを用い
て行なってもよい。
た、上記実施例では多結晶シリコン膜パターンを部分的
に形成したが、ＳｉＯ２膜パターンやＳｉ，Ｎ，膜パタ
ーンの如＜抵抗係数が高い場合、Ａｌ膜パターンを含む
ＳｉＯ。膜の上部全面あるいはＡｌ膜パターンとＳｉＯ
。膜との間の全領域にこれらの膜パターンを設けてもよ
い。上記実施例ではエネルギビームの照射手段としてレ
ーザビームを用いたが、これに限らず電子ビームを用い
て行なってもよい。
上記実施例では、配線層が半導体基板表面に設けられた
拡散層である場合について述べたが、これに限らず、第
１５図に示す如く配線層が半導体基板上に形成された絶
縁層１９を介して設けられた金属配線層２０，，２０。
拡散層である場合について述べたが、これに限らず、第
１５図に示す如く配線層が半導体基板上に形成された絶
縁層１９を介して設けられた金属配線層２０，，２０。
でもよい。以上詳述した如く本発明によれば、従来の冗
長回路を備えた半導体装置に熱伝導がよく光吸収性の高
い被膜を設け、主回路、この主回路に対応する予備回路
の夫々に接続した２つの配線層を接続する導電体膜を小
さなパワーのエネルギビーム照射により溶断するだけで
、所望の冗長回路を動作し得る構造を有した高信頼性、
高集積度の半導体装置を提供できるものである。
長回路を備えた半導体装置に熱伝導がよく光吸収性の高
い被膜を設け、主回路、この主回路に対応する予備回路
の夫々に接続した２つの配線層を接続する導電体膜を小
さなパワーのエネルギビーム照射により溶断するだけで
、所望の冗長回路を動作し得る構造を有した高信頼性、
高集積度の半導体装置を提供できるものである。
第１図は従来の半導体装置の断面図、第２図は第１図に
対応した平面図、第３図〜第７図は本発明のｌ実施例で
ある半導体装置を製造工程順に示す図であり、第３図、
第４図及び第６図は夫々断面図、第５図、第７図は夫々
第４図、第６図に対応した平面図、第８図は本発明の他
の実施例である半導体装置の断面図、第９図は第８図の
平面図、第１０図〜第１２図は第８図及び第９図図示の
半導体装置を製造工程順に示す図であり、第１０図、第
１２図は断面図、第１１図は第１０図に対応した平面図
、第１３図は更に他の実施例を示す半導体装置の断面図
、第１４図は、第１３図の平面図、第１５図は更にまた
他の実施例を示す半導体装置の断面図である。 １１・・・・・・Ｐ型半導体基板、１２，，１２２・・
・・・・ｎ゛型の拡散層、１３・・・・・・ＳｉＯ，膜
（絶縁膜）、１４，，１４。 ・・・・・・開孔部、１５・・・・・・多結晶シリコン
膜、１６，１６’・・・・・・多結晶シリコン膜パタ一
用いているため、ヒユーズ５の保護としてこのヒユーズ
５上に保護膜６を被覆しなければならなかつた。そこで
、多結晶シリコンヒユーズ５の細部７の溶断に際し、こ
の細部７上の保護膜６も同時にエネルギビームを照射す
るかあるいはかかる保護膜６の一部を開孔した後エネル
ギビームを照射しなければならなかつた。したがつて、
保護膜６も含んで細部７を溶断する場合はパワーの大き
いレーザビームを照射しなければならないため、周辺の
素子に熱的な悪影響を与えたり、ヒユーズ５近くの拡散
層（２、， ２２も含む）が再拡散、結晶欠陥をおこし
て半導体装置の特性が劣化するという問題があつた。一
方、細部７上の保護膜６の一部を予め開孔する場合は、
工程数が１つ増え、作業性が低下するという問題があつ
た。このようなことから拡散層２１，２２を開孔部３，
３を介して電気的に接続させる材料として、多結晶シリ
コンヒユーズ５に代つてＡ１あるいはＭＯによる金属ヒ
ユーズを用いた構造の半導体装置が一般に用いられるこ
とが望ましい。 しかしながら、かかる金属ヒユーズを用いた半導体装置
は、金属ヒユーズのレーザビームに対する反射係数が大
きいため、溶断が困難でヒユーズに適さないという欠点
をもつていた。本発明は上記事情に鑑みてなされたもの
で、エネルギビームを照射すべき導電体膜上面あるいは
この導電体膜と絶縁膜間の少なくともいずれか一方に熱
伝導がよく光吸収性の高い被膜を設けることによつて、
パワーの小さいエネルギビームで容易に前記導電体膜を
局部的に溶断し、冗長回路を動作し得る構造を有した半
導体装置を提供することを目自勺とするものである。 以下、本発明の実施例を製造方法を併記して説明する。 〔１〕 まず、ｐ型半導体基板１１の表面に主回・路
、この主回路に対応する予備回路に夫々接続する配線層
例えばｎ＋型の拡散層１２１，１２２を形成する。 次に該基板１１上に絶縁膜例えばＳｉＯ２膜１３を被覆
し、さらにこのＳｉＯ２膜１３の前記拡散層１２１，１
２２の一部に対応す・る部分を開孔して開孔部１４１，
１４２を設ける。つづいて、前記ＳｉＯ２膜］３を含む
基板］１上に熱伝導がよく光吸収性の高い被覆となる材
料膜例えば多結晶シリコン膜１５を形成した（第３図図
示）〔１１〕 次に、写真蝕刻法により前記多結晶シ
リコン膜］５をパターニングして被膜としての多結晶シ
リコン膜パターン］６を形成した（第４図及び第５図図
示）。 次いで、この多結晶シリコン膜パターン１６を含むＳｉ
Ｏ２膜１３上に例えばＡｌ膜（図示せず）を形成し、つ
づいてこのＡｌ膜を写真蝕刻法によりパターニングして
溶断すべき細部１７を有するＡｌ膜パターン１８を形成
して冗長回路を備えた半導体装置を製造した（第６図及
び第７図図示）。このような冗長回路を備えた半導体装
置は、表面に主回路、この主回路に対応する予備回路に
夫々接続したｎ＋型の拡散層１２１，１２２を有するｐ
型半導体基板１１上に、前記拡散層１２１，］２２の一
部を露出させる開孔部１４１，］４２を有するＳｉＯ２
膜１３が形成され、該ＳｉＯ２膜１３上に開孔部１４、
，１４２を介して前記拡散層１４１，１４２に接続する
Ａ１膜パターン１８が形成され、更にこのＡｌ膜パター
ン１８の細部］７付近とＳｉＯ２膜］３間に多結晶シリ
コン膜パターン１６が設けられた構造になつている。 かかる構造の半導体装置において、装置の機能又は性能
を試験することにより主回路に不良が生じたときは、多
結晶シリコン膜パターン１６の上部のＡｌ膜パターン１
８の細部１７に例えばエネルギ５μＪのレーザビームを
１００ｎｓｅｃ照射すれば、細部１７が直接加熱される
熱の他に、熱伝導がよく光吸収性の高い多結晶シリコン
膜パターン１６に吸収された熱も加わつて一層加熱して
溶断され、主回路、予備回路に夫々接続した拡散層１２
１，１２。を接続するＡｌ膜パターン１８が電気的に開
放状態となり、冗長回路が動作する。また、主回路が正
常な動作をしている場合は、Ａｌ膜パターン１８をその
ままにしておく。したがつて、本発明によれば、主回路
、予備回路に夫々接続した拡散層１２１，１２２を接続
するＡｌ膜パターン１８の細部１７とＳｉＯ２膜１３間
に熱伝導がよく光吸収性の高い多結晶シリコン膜パター
ン１６が設けられているため、従来装置の場合と比べて
低パワーのレーザビームを照射するだけでＡ１膜パター
ン１８の細部１７を溶断し、これにより拡散層１２１，
１２２間を電気的に開放状態にして冗長回路を作動させ
ることがでン、１７，１７’・・・・・・細部、１８，
１８’・・・・・・Ａｌ膜パターン、１９・・・・・・
絶縁層、２０，，２０２・・・・・・金属配線層。
対応した平面図、第３図〜第７図は本発明のｌ実施例で
ある半導体装置を製造工程順に示す図であり、第３図、
第４図及び第６図は夫々断面図、第５図、第７図は夫々
第４図、第６図に対応した平面図、第８図は本発明の他
の実施例である半導体装置の断面図、第９図は第８図の
平面図、第１０図〜第１２図は第８図及び第９図図示の
半導体装置を製造工程順に示す図であり、第１０図、第
１２図は断面図、第１１図は第１０図に対応した平面図
、第１３図は更に他の実施例を示す半導体装置の断面図
、第１４図は、第１３図の平面図、第１５図は更にまた
他の実施例を示す半導体装置の断面図である。 １１・・・・・・Ｐ型半導体基板、１２，，１２２・・
・・・・ｎ゛型の拡散層、１３・・・・・・ＳｉＯ，膜
（絶縁膜）、１４，，１４。 ・・・・・・開孔部、１５・・・・・・多結晶シリコン
膜、１６，１６’・・・・・・多結晶シリコン膜パタ一
用いているため、ヒユーズ５の保護としてこのヒユーズ
５上に保護膜６を被覆しなければならなかつた。そこで
、多結晶シリコンヒユーズ５の細部７の溶断に際し、こ
の細部７上の保護膜６も同時にエネルギビームを照射す
るかあるいはかかる保護膜６の一部を開孔した後エネル
ギビームを照射しなければならなかつた。したがつて、
保護膜６も含んで細部７を溶断する場合はパワーの大き
いレーザビームを照射しなければならないため、周辺の
素子に熱的な悪影響を与えたり、ヒユーズ５近くの拡散
層（２、， ２２も含む）が再拡散、結晶欠陥をおこし
て半導体装置の特性が劣化するという問題があつた。一
方、細部７上の保護膜６の一部を予め開孔する場合は、
工程数が１つ増え、作業性が低下するという問題があつ
た。このようなことから拡散層２１，２２を開孔部３，
３を介して電気的に接続させる材料として、多結晶シリ
コンヒユーズ５に代つてＡ１あるいはＭＯによる金属ヒ
ユーズを用いた構造の半導体装置が一般に用いられるこ
とが望ましい。 しかしながら、かかる金属ヒユーズを用いた半導体装置
は、金属ヒユーズのレーザビームに対する反射係数が大
きいため、溶断が困難でヒユーズに適さないという欠点
をもつていた。本発明は上記事情に鑑みてなされたもの
で、エネルギビームを照射すべき導電体膜上面あるいは
この導電体膜と絶縁膜間の少なくともいずれか一方に熱
伝導がよく光吸収性の高い被膜を設けることによつて、
パワーの小さいエネルギビームで容易に前記導電体膜を
局部的に溶断し、冗長回路を動作し得る構造を有した半
導体装置を提供することを目自勺とするものである。 以下、本発明の実施例を製造方法を併記して説明する。 〔１〕 まず、ｐ型半導体基板１１の表面に主回・路
、この主回路に対応する予備回路に夫々接続する配線層
例えばｎ＋型の拡散層１２１，１２２を形成する。 次に該基板１１上に絶縁膜例えばＳｉＯ２膜１３を被覆
し、さらにこのＳｉＯ２膜１３の前記拡散層１２１，１
２２の一部に対応す・る部分を開孔して開孔部１４１，
１４２を設ける。つづいて、前記ＳｉＯ２膜］３を含む
基板］１上に熱伝導がよく光吸収性の高い被覆となる材
料膜例えば多結晶シリコン膜１５を形成した（第３図図
示）〔１１〕 次に、写真蝕刻法により前記多結晶シ
リコン膜］５をパターニングして被膜としての多結晶シ
リコン膜パターン］６を形成した（第４図及び第５図図
示）。 次いで、この多結晶シリコン膜パターン１６を含むＳｉ
Ｏ２膜１３上に例えばＡｌ膜（図示せず）を形成し、つ
づいてこのＡｌ膜を写真蝕刻法によりパターニングして
溶断すべき細部１７を有するＡｌ膜パターン１８を形成
して冗長回路を備えた半導体装置を製造した（第６図及
び第７図図示）。このような冗長回路を備えた半導体装
置は、表面に主回路、この主回路に対応する予備回路に
夫々接続したｎ＋型の拡散層１２１，１２２を有するｐ
型半導体基板１１上に、前記拡散層１２１，］２２の一
部を露出させる開孔部１４１，］４２を有するＳｉＯ２
膜１３が形成され、該ＳｉＯ２膜１３上に開孔部１４、
，１４２を介して前記拡散層１４１，１４２に接続する
Ａ１膜パターン１８が形成され、更にこのＡｌ膜パター
ン１８の細部］７付近とＳｉＯ２膜］３間に多結晶シリ
コン膜パターン１６が設けられた構造になつている。 かかる構造の半導体装置において、装置の機能又は性能
を試験することにより主回路に不良が生じたときは、多
結晶シリコン膜パターン１６の上部のＡｌ膜パターン１
８の細部１７に例えばエネルギ５μＪのレーザビームを
１００ｎｓｅｃ照射すれば、細部１７が直接加熱される
熱の他に、熱伝導がよく光吸収性の高い多結晶シリコン
膜パターン１６に吸収された熱も加わつて一層加熱して
溶断され、主回路、予備回路に夫々接続した拡散層１２
１，１２。を接続するＡｌ膜パターン１８が電気的に開
放状態となり、冗長回路が動作する。また、主回路が正
常な動作をしている場合は、Ａｌ膜パターン１８をその
ままにしておく。したがつて、本発明によれば、主回路
、予備回路に夫々接続した拡散層１２１，１２２を接続
するＡｌ膜パターン１８の細部１７とＳｉＯ２膜１３間
に熱伝導がよく光吸収性の高い多結晶シリコン膜パター
ン１６が設けられているため、従来装置の場合と比べて
低パワーのレーザビームを照射するだけでＡ１膜パター
ン１８の細部１７を溶断し、これにより拡散層１２１，
１２２間を電気的に開放状態にして冗長回路を作動させ
ることがでン、１７，１７’・・・・・・細部、１８，
１８’・・・・・・Ａｌ膜パターン、１９・・・・・・
絶縁層、２０，，２０２・・・・・・金属配線層。
Claims (1)
- 【特許請求の範囲】 １ 複数の配線層を有する半導体基板と、この配線層を
含む領域に被覆され、該配線層の一部を露出させる開孔
部を有する絶縁膜と、この絶縁膜上に設けられ前記配線
層のうち２つの配線層に開孔部を介して接続される導電
体膜とを具備し、少なくとも該導電体膜の１箇所にエネ
ルギビームを照射して溶断する構造の半導体装置におい
て、エネルギビームを照射すべき前記導電膜上面もしく
はこの導電体膜と絶縁膜間の少なくともいずれか一方に
、熱伝導がよく光吸収性の高い被膜を設けたことを特徴
とする半導体装置。 ２ 配線層が、半導体基板表面に設けられた拡散層であ
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 ３ 配線層が、半導体基板上に形成された絶縁層を介し
て設けられた金属配線層であることを特徴とする特許請
求の範囲第１項記載の半導体装置。 ４ 導電体膜が、Ａｌ膜あるいはＭｏ膜であることを特
徴とする特許請求の範囲第１項記載の半導体装置。 ５ 熱伝導がよく光吸収性の高い被膜が多結晶シリコン
、ＭｏＳｉ、ＳｉＯ＿２あるいはＳｉ＿３Ｎ＿４のいず
れかからなることを特徴とする特許請求の範囲第１項記
載の半導体装置。 ６ 熱伝導がよく光吸収性の高い被膜の存在する導電体
膜に局部的にエネルギビームを照射させる手段が、レー
ザビーム照射あるいは電子ビーム照射であることを特徴
とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162954A JPS5948543B2 (ja) | 1981-10-13 | 1981-10-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162954A JPS5948543B2 (ja) | 1981-10-13 | 1981-10-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864061A JPS5864061A (ja) | 1983-04-16 |
| JPS5948543B2 true JPS5948543B2 (ja) | 1984-11-27 |
Family
ID=15764423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162954A Expired JPS5948543B2 (ja) | 1981-10-13 | 1981-10-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948543B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58169940A (ja) * | 1982-03-30 | 1983-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6216544A (ja) * | 1985-07-15 | 1987-01-24 | Mitsubishi Electric Corp | 冗長回路用ヒユ−ズ |
| DE3731621A1 (de) * | 1987-09-19 | 1989-03-30 | Texas Instruments Deutschland | Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung |
| JP2793232B2 (ja) * | 1989-03-17 | 1998-09-03 | 株式会社東芝 | イオンビームによる配線の切断および接続に適した半導体装置 |
| JP2656368B2 (ja) * | 1990-05-08 | 1997-09-24 | 株式会社東芝 | ヒューズの切断方法 |
| US5963825A (en) * | 1992-08-26 | 1999-10-05 | Hyundai Electronics America | Method of fabrication of semiconductor fuse with polysilicon plate |
-
1981
- 1981-10-13 JP JP56162954A patent/JPS5948543B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5864061A (ja) | 1983-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4602420A (en) | Method of manufacturing a semiconductor device | |
| US6521971B2 (en) | Metal fuse in copper dual damascene | |
| US6259146B1 (en) | Self-aligned fuse structure and method with heat sink | |
| JPH0121624B2 (ja) | ||
| JPS5948543B2 (ja) | 半導体装置 | |
| JPS58170A (ja) | 半導体装置 | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| JPS60227446A (ja) | 半導体装置の製造方法 | |
| JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005032916A (ja) | 半導体装置 | |
| JPH0140500B2 (ja) | ||
| JPH0412545A (ja) | 半導体装置およびその製造方法 | |
| JPS5867042A (ja) | 半導体装置の製造方法 | |
| JP3049847B2 (ja) | 半導体装置 | |
| JPS58207665A (ja) | 半導体装置 | |
| JPH02215149A (ja) | 半導体装置とその製造方法 | |
| JPS59124145A (ja) | 半導体装置 | |
| JP3186744B2 (ja) | 半導体装置 | |
| JP3186745B2 (ja) | 半導体装置 | |
| JP2817531B2 (ja) | 半導体装置 | |
| JPH07273199A (ja) | 半導体装置 | |
| JPH03135050A (ja) | 半導体装置の製造方法 | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| JPH06244285A (ja) | 半導体装置 | |
| JPH05109899A (ja) | 半導体装置の製造方法 |