JPH02215149A

JPH02215149A - 半導体装置とその製造方法

Info

Publication number: JPH02215149A
Application number: JP1036562A
Authority: JP
Inventors: Bunichi Kitani; 文一木谷; Motoyuki Maeda; 前田　元行
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1989-02-16
Filing date: 1989-02-16
Publication date: 1990-08-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（り産業上の利用分野本発明は冗長回路を有する半導体記憶装置に関し、特に
ヒユーズ溶断後の耐湿性低下を防止した半導体装置とそ
の製造方法に関する。

（ロ）従来の技術一般にＩＣ％ＬＳＩ等の半導体装置はその高密度化、高
速化が近年共々促進されて回路パターンが微細化されて
いるが、パターンの微細化に伴なって製造工程における
異物等により欠陥が生じ易くなる。このため、特にメモ
リ用の半導体装置では、予め救済用の回路（ビット）、
即ち冗長回路を同一半導体基板上に形成すると共に同時
にヒユーズを形成しておき、このヒユーズを適宜切断又
は接続状態とすることにより欠陥回路を冗長回路に切換
え、これにより半導体装置を良品としてその製造歩留り
の向上を図っている（特開昭５９−１５４０３８）。

一方、半導体装置の多層配線化に伴ない、平坦化技術の
一つとしてＢＰＳＧ（ボロン・リン・シフケート・グラ
ス）膜を層間絶縁膜の一部に用いる手法が利用されてい
る。このＢＰＳＧ膜と上記ヒユーズを組み合わせた場合
、その断面構造は第４図に示す如く、フィールド酸化膜
（１）上の酸化膜（２）（３）で挾まれたヒユーズ（４
）の上に層間絶縁膜としてＢＰＳＧ膜（５）が形成され
、該ＢＰＳＧ膜（５）で平坦化した後、上部をＰＳＧ（
リン・シリケート・グラス）膜（６）とシリコン窒化膜
（７）から成るパッシベーション被膜で覆う構造となる
。

上記構造で不良ビットの救済を行う場合、ヒユーズ（４
）上の膜厚が厚いのでレーザ光の出力が不足する場合が
ある。そこで第５図に示す如く、ヒユーズ（４）上の被
膜を除去することも考えられた。開孔は、半導体チップ
上の回路と外部とを接続するポンディングパッドの開孔
と同時的に行う。

（ハ）発明が解決しようとする課題しかしながら、層間絶縁膜としてＢＰＳＧ膜（５）を使
用した場合、ＢＰＳＧ膜（５）の吸湿性が極めて高いの
で、従来の構造ではＢＰＳＧ膜（５）が露出し、これが
半導体装置本体の耐湿性を低下させる欠点があった。

（ニ）課題を解決するための手段本発明は上記従来の課題に鑑み成されたもので、ヒユー
ズ（１６）上のＢＰＳＧ膜（１７）を選択的に開孔して
ヒユーズ（１６）上の膜厚を低減すると共に、この開孔
部（２０）を覆うようにして全面にパッシベーション被
膜を形成し、ＢＰＳＧ膜（１７）の露出部分をパッシベ
ーション被膜で覆うことにより、従来の耐湿性低下を防
止した半導体装置とその製造方法を提供するものである
。

〈＊）作用本発明によれば、ヒユーズ（１６）上の膜厚を薄くでき
るので、ヒユーズ＜１６）の溶断加工を行い易い、しか
も、開孔によって露出するＢＰＳＧ膜（１７）をパッシ
ベーション膜で覆うので、ヒユーズ（１６）の溶断前、
溶断後共にＢＰＳＧ膜（１７）が露出することが無く、
従って耐湿性の低下を防止できる。

（へ）実施例以下に本発明の一実施例を図面を参照して詳細に説明す
る。

第１図Ａと第１図Ｂは夫々本発明のヒユーズを示す平面
図とＡＡ線断面図である。同図において、（１１）はシ
リコン半導体基板、（１２）は基板（１１）表面をＬＯ
ＣＯ８法により選択酸化したフィールド酸化膜、（１３
）（１４）４ｔ　ＣＶ　Ｄ酸化膜、（１５）は下層に多
結晶シリコン層、上層に金属シリサイド（ｗ−５ｉ等）
から成りＭＯＳＦＥＴのゲート電極として流用する１層
目ポリシリコン層から成るＧＰ配線、（１６）はリン（
Ｐ）を高濃度にドープした２層目ポリシリコン層から成
るヒユーズ、（１７）は２層目ポリシリコン層とその上
のアルミ配線（１８）層とを層間絶縁するＢＰＳＧ（ボ
ロン・リン・シリケート・グラス）膜、　（１９）はパ
ッシベーション膜の下層を構成するＰＳＧ（リン・シリ
ケート・グラス）膜、（２０）はヒユーズ（１６）上部
のＢＰＳＧ膜く１７）に開けられた開孔部、そして（２
１）はパッシベーション膜の上層を構成する５ｉＮ（シ
リコン窒化）膜、（２２）はＧＰ配線（１５〉とヒユー
ズ（１６）とを接続する為のコンタクト孔、（２３）は
ＧＰ配線（１５）とアルミ配線（１８）とを接続する為
のフンタクト孔である。

ヒユーズ（１６）は同図に示す通り両端の接続部で広く
中央の切断部分で幅狭にバターニングされ、との幅狭部
分に開孔部（２０）が設けられる。２層目ポリシリコン
層とアルミ配線（１８）との層間絶縁はＣＶＤ酸化膜（
１４）とＢＰＳＧ膜（１７）との２層構造で成され、膜
厚減少の為に開孔部（２０）はＢＰＳＧ膜（１７）と共
にＣＶＤ酸化膜（１７）もエツチング除去する。パッシ
ベーション膜は機械的応力が逆方向となるＰＳＧ膜（１
９）とＳｉＮ膜（２１）とを組み合わせることによりア
ルミ配線層（１８）のストレスマイグレーションを抑え
た構造とし、やはり膜厚減少の為にＢＰＳＧ膜（１７）
の開孔と共に除去する。

従って、ファイナルパッシベーション膜であルＳｉＮ膜
（２１）は開孔部（２０）内部におい”ＣＬＰＣＶＤ膜
（１４）、ＢＰＳＧ膜（１７）、およびＰＳＧ膜（１９
）の側面を覆い、且つヒユーズ（１６）の上を覆うこと
になる。その後、測定によって不良ビットの有無を検査
し必要に応じてヒユーズ（１６）の溶断を行う。

以上に説明した本願の構造によれば、ヒユーズ（１６）
及び開孔部（２０）の側面をＳｉＮ膜（２１）が覆うの
で、ＢＰＳＧ膜（１７）が露出せず、従って全体的に耐
湿性の劣化を招くことが無い構造を提供できる。また、
ヒユーズ（１６）上の膜厚がＳｉＮ膜（２１）の分だけ
で済むので、ヒユーズ（１６）の溶断加工を行い易く、
さらには溶断後もＢＰＳＧ膜（１７）が露出しないので
耐湿性劣化が無い。

以下に本願の製造方法をＳＲＡＭを例にとり説明する。

先ず第２図Ａに示す通り、Ｎ型シリコン半導体基板（１
１）の表面を選択酸化してフィールド絶縁膜（１２）を
形成し、基板（１１）表面のアクティブ領域上にゲート
酸化膜を介して膜厚５０００人程の１層目ポリシリコン
層を例えばＣＶＤ法により堆積し、これにリンドープと
ホトレジスト処理を行うことによりＭＯＳＦＥＴのゲー
ト電極（２４）とＧＰ配線（１５）を形成する。その後
、ゲート電極（２４）をマスクの一部とするセルファラ
イン技術により不純物をイオン注入してソース・ドレイ
ン（２５）を形成し、１層目ポリシリコン層と２層目ポ
リシリコン層との層間絶縁膜となるＬＰ−ＣＶＤ酸化膜
（１３）を全面に堆積する。

次に第２図Ｂに示す通り、先ずＧＰ配線（１５）上にコ
ンタクト孔（２２）を開孔し、全面に膜厚２０００人程
の２層目のポリシリコン層を例えばＣＶＤ法により堆積
する。ＳＲＡＭの側では、２層目ポリシリコン層は数十
〜数百ＧΩの負荷抵抗を構成するので、まず全面にリン
（Ｐ）をイオン注入して２層目ポリシリコン層の不純物
濃度を前記負荷抵抗の値に対応する不純物濃度とし、続
いて前記負荷抵抗の領域を除いた部分にホトレジスト処
理した酸化膜をマスクとして例えばリン（Ｐ）を高濃度
にドープし、そして２層目ポリシリコン層をホトレジス
ト処理することにより、前記負荷抵抗（図示せず）、２
層目ポリシリコン層による低抵抗配線（図示せず）、お
よび２層目ポリシリコン層の低比抵抗の部分によるヒユ
ーズ（１６）を形成する。

次に第２図Ｃに示す通り、２層目ポリシリコン層とその
上のアルミ配線との層間絶縁膜となる膜厚２〜３千人（
７）ＬＰ−ＣＶＤ酸化膜（１４）ト膜厚５〜６千人のＢ
ＰＳＧ膜（１７）を順次ＣＶＤ法により堆積する。その
後基板（１１）全体に熱処理を加え、ＢＰＳＧ膜（１７
）をリフローして表面を平坦化する。

次に第２図りに示すように、ＧＰ配、Ｉ！（１５）上の
ＢＰＳＧ膜（１７）と酸化膜（１４）にウェット及びド
ライエッチでコンタクトホール（２３）を設け、蒸看又
はスパッタ法によりアルミニウム層を堆積し、これをパ
ターニングすることによりＡ１配線（１８）を形成する
。

次に第２図Ｅに示すように、へ！配線（１８）を覆いＢ
ＰＳＧ膜（１７）上に膜厚Ｏ，Ｓ〜１．０μのＰＳＧ膜
（１９）をＣＶＤ法により堆積する。

次に第２図Ｆに示すように、ＲＩＥ等のドライエツチン
グを利用することにより、ヒユーズ（１６）の溶断部分
上に開孔部（２０〉を設ける。この工程により、開孔部
（２０）の側壁にはＢＰＳＧ膜（１７）が露出する。エ
ツチングは、テーパー形状を作る為にウェット方式十ド
ライ方式を利用しても良い。

続いて第２図Ｇに示すように、ＰＳＧ膜（１９）上に膜
厚ｏ、ｓ　〜ｉ、ｏａのｓｉＮ膜（２１）をＣＶＤ法に
より堆積する。堆積したＳｉＮ膜（２１）は、開孔部（
２０）内においてヒユーズ（１６〉の溶断部分を覆うと
共に、開孔部（２０）の側壁に露出したＰＳＧ膜（１９
）、ＢＰＳＧ膜（１７）、および酸化膜（１４）を覆う
ように形成される。その後Ａｌ配線（１８）層で作られ
る図示せぬポンディングパッド上のＳｉＮ膜（２１）と
ＰＳＧ膜（１９）を外部接続の為に開孔し、このウェハ
ー状態で良・不良の検査を行う。

そして第２図Ｈに示すように、上記検査で不良ビットが
発見されると、置換の為に必要なヒユーズ（１６）の溶
断部分にＳｉＮ膜（２１）の上から局所的にレーザ光を
照射し、レーザ光の熱でヒユーズ（１６）の多結晶シリ
コンを溶断・蒸発させることによりヒユーズ（１６）を
切断する。第３図は同じくヒユーズ（１６）切断後のＡ
Ａ線断面構造を示す、切断部分より開孔部（２０）の方
が大きいので、切断後も開孔部（２０）の側壁はＳｉＮ
膜（２１）で覆われたままである。この様にして不良ビ
ットを良品ビットに置換した後、ウェハーのダイシング
、ペレットボンド、およびモールド工程を経て個々の装
置に組立てられる。

上記本願の製造方法によれば、ヒユーズ（１６）上に開
孔部（２０）を設けてからＳｉＮ膜（２１）を堆積する
ので、ヒユーズ（１６）上の絶縁膜の膜厚をＳｉＮ膜（
２１）の分だけで済ませることができる。また、ヒユー
ズ（１６）溶断後も層間絶縁膜はＳｉＮ膜（２１）が覆
うので、耐湿性の低下を防ぐことができる。

（ト）発明の効果以上に説明したように、本発明は開孔部（２０）を作る
ことによりヒユーズ（１６）上をパッシベーション膜だ
けで覆うような構成としたので、レーザ光の照射による
溶断加工を行い易く、従って作業性の向上と製造時間の
短縮ができる利点を有する。

また、開孔部（２０）の側壁をパッシベーション膜で覆
うような構成としたので、ヒユーズ（１６）の溶断前、
溶断後共にＢＰＳＧ膜（１７）が露出することが無く、
従って耐湿性、信頼性の低下も無い利点をも有する。

【図面の簡単な説明】

第１図Ａと第１図Ｂは夫々本発明を説明する為の平面図
とＡＡ線断面図、第２図Ａ乃至第２図Ｈと第３図は夫々
本発明の製造方法を説明する為の断面図、第４図と第５
図は夫々従来例を説明する為の断面図である。

Claims

【特許請求の範囲】

（１）冗長回路およびこれに接続されたヒューズを備え
ると共に、層間絶縁膜の一部又は全部がＢＰＳＧ（ボロ
ン・リン・シリケート・グラス）膜で構成し上部をパッ
シベーション被膜で覆った半導体装置において、前記ＢＰＳＧ膜が前記ヒューズ上部で選択的に除去され
、その側面を前記パッシベーション被膜で覆ったことを
特徴とする半導体装置。
（２）冗長回路およびこれに接続されたヒューズを備え
ると共に、層間絶縁膜の一部又は全部がＢＰＳＧ（ボロ
ン・リン・シリケート・グラス）膜で構成し上部をパッ
シベーション被膜で覆った半導体装置の製造方法におい
て、前記ＢＰＳＧ膜を堆積しリフローして平坦化する工程と
、前記ヒューズ上部のＢＰＳＧ膜を選択的に除去する工程
と、全面をパッシベーション被膜で覆う工程と、前記パッシ
ベーション被膜の上からレーザ光を照射して前記ヒュー
ズを溶断する工程とを具備し、前記ヒューズを溶断する
ことにより不良ビット・セルを冗長ビット・セルに置換
することを特徴とする半導体装置の製造方法。
（３）前記パッシベーション被膜がシリコン窒化膜であ
ることを特徴とする請求項第１項に記載の半導体装置又
は請求項第２項に記載の半導体装置の製造方法。