JP4097303B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4097303B2 JP4097303B2 JP06731097A JP6731097A JP4097303B2 JP 4097303 B2 JP4097303 B2 JP 4097303B2 JP 06731097 A JP06731097 A JP 06731097A JP 6731097 A JP6731097 A JP 6731097A JP 4097303 B2 JP4097303 B2 JP 4097303B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- fuse
- insulating
- semiconductor device
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、製造段階で発見された不良回路を予備の冗長回路で置換するためにレーザの照射によって溶断されるヒューズを有する半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
例えば、DRAM(ランダム・アクセス・メモリ)の不良メモリセルを冗長回路としての予備メモリセルに置換するためのヒューズは、通常、絶縁膜に覆われている(例えば、特開平5−235170号公報)。このようなヒューズをレーザの照射によって溶断する際には、絶縁膜の上方からレーザを照射したり、ヒューズの切断効率を高めるためにフォトリソグラフィおよびエッチングにより絶縁膜をその膜厚の途中までエッチング除去したのちにレーザを照射したりしている。
【0003】
しかしながら、絶縁膜の上方からレーザを照射してヒューズを溶断する方法では、絶縁膜の膜厚が厚すぎると、レーザの照射エネルギーを高くする必要がある結果、ヒューズのみならずその周囲のパターンも破壊する可能性や、ヒューズの下層にまで損傷を与えたりする可能性があるため、レーザの照射エネルギーのマージンも狭くなる。逆に、絶縁膜の膜厚が薄すぎると、照射されたレーザによる熱がヒューズに蓄積されずに、ヒューズを溶断することができない。
【0004】
また、フォトリソグラフィおよびエッチングにより絶縁膜をその膜厚の途中までエッチング除去してからレーザを照射する方法では、ヒューズ上の絶縁膜がもともと幾層かの絶縁膜が重なったものであることのほかエッチング量のばらつきにより、ヒューズ上の絶縁膜の膜厚のばらつきが非常に大きくなる結果、前述した絶縁膜の上方からレーザを照射してヒューズを溶断する方法と同様の問題が生じる。さらに、この方法では、絶縁膜をその膜厚の途中まで除去する領域をあまり小さくすることができないので、溶断されるヒューズの領域が大きくなる結果、溶断の歩留りが低くなる。
【0005】
したがって、上記2つの方法はいずれも、ヒューズを確実に溶断したり、溶断がヒューズ以外の部分に影響を与えることを防止したりすることが困難で、半導体装置を高い歩留りで製造することが困難である。
【0006】
【発明が解決しようとする課題】
かかる問題を解決するために、従来、以下に示す方法が提案されている。
【0007】
(特公平7―19842号公報(特開昭61−268042号公報)の半導体装置
特公平7−19842号公報に開示されて半導体装置では、ヒューズの溶断すべき部分(以下、「溶断部分」と称する。)の下層に導電性の凸部を設けて、ヒューズ上に形成される絶縁膜の溶断部分の厚さをその他の部分の厚さよりも薄くしている。
【0008】
しかしながら、この半導体装置では、導電性の凸部を設けるため、ヒューズと導電性の凸部との間に絶縁膜を形成する必要がある。また、導電性の凸部の角でヒューズと導電性の凸部とが接触しやすい。さらに、ヒューズの下地層を導電膜とすると、ヒューズを溶断したのちにヒューズが導電性の凸部を介して下地層の導電膜と導通してしまう可能性があるため、ヒューズの下地層を絶縁膜とする必要がある。
【0009】
(2)特開平3−19255号公報の半導体装置
特開平3−19255号公報に開示されている半導体装置では、複数本の導電性の凸部をヒューズの溶断部分の下層に枕木状に形成している。
しかしながら、この半導体装置でも、導電性の凸部を複数本設けるため、上記した特公平7−19842号公報に開示されて半導体装置と同様の問題がある。
【0010】
(3)特開昭64―5033号公報の半導体装置
特開昭64−5033号公報に開示されている半導体装置では、凸部を有するフィールド絶縁膜を形成したのちに、凸部の上面に溶断部分がくるようにフィールド絶縁膜上にヒューズを形成している。
しかしながら、この半導体装置では、エッチング深さをある程度制御しながらフィールド絶縁膜をエッチングして凸部を形成する必要がある。
【0011】
本発明の目的は、上記従来の半導体装置の問題点を解決し、高い歩留りで製造することができる、レーザの照射によって溶断されるヒューズを有する半導体装置及びその製造方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板と、前記半導体基板の上方に形成された第1の絶縁性の凸部と、一部が前記第1の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に形成された第2の絶縁性の凸部と、少なくとも一部が前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と重畳して形成されたヒューズと、少なくとも前記ヒューズ上に形成された、表面が平坦化された第1の絶縁膜と、前記第1の絶縁膜の上方に形成された、第2の絶縁膜とを含む。
本発明の半導体装置の一態様においては、前記第2の絶縁膜が、少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と前記ヒューズとの重畳部の上方に形成された開孔を有する。
本発明の半導体装置の一態様においては、前記第1の絶縁膜と前記第2の絶縁膜との間に形成されたエッチング・ストッパ層をさらに含む。
本発明の半導体装置の一態様においては、前記エッチング・ストッパ層が、シリコン窒化膜である。
本発明の半導体装置の一態様においては、前記ヒューズが多結晶シリコン膜で形成されており、前記第1の絶縁膜が、熱処理によりリフローされて表面が平坦化されたBPSG膜、PSG膜又はBSG膜である。
本発明の半導体装置の一態様においては、前記ヒューズがアルミニウム膜で形成されており、前記第1の絶縁膜が、化学的機械的研磨又はエッチバックにより表面が平坦化されたBPSG膜、PSG膜またはBSG膜である。
本発明の半導体装置の一態様においては、前記ヒューズの長手方向と前記第2の絶縁性の凸部の長手方向は略直交する。
本発明の半導体装置の一態様においては、前記半導体基板と少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部との間に形成された、表面が平坦化された第3の絶縁膜をさらに含む。
本発明の半導体装置の一態様においては、前記第1の絶縁膜が、表面が平坦化されたシリコン酸化膜/SOG膜/シリコン酸化膜からなる積層膜である。
本発明の半導体装置の一態様においては、前記第1の絶縁性の凸部が、シリコン酸化膜又はシリコン窒化膜である。
本発明の半導体装置の一態様においては、前記第2の絶縁性の凸部が、シリコン酸素膜又はシリコン窒化膜である。
本発明の半導体装置の製造方法は、半導体基板の上方にヒューズを有する半導体装置の製造方法であって、前記半導体基板の上方に第1の絶縁性の凸部を形成する第1の工程と、一部が前記第1の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に第2の絶縁性の凸部を形成する第2の工程と、少なくとも一部が前記第1の凸部および前記第2の絶縁性の凸部と重畳するようにヒューズを形成する第3の工程と、表面が平坦化された第1の絶縁膜を少なくとも前記ヒューズ上に形成する第4の工程と、前記第1の絶縁膜の上方に第2の絶縁膜を形成する第5の工程とを含む。
本発明の半導体装置の製造方法の一態様においては、前記第5の工程の後に、前記第2の絶縁膜の少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と前記ヒューズとの重畳部の上方に開孔を形成する第6の工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記第4の工程と前記第5の工程との間に、前記第1の絶縁膜上にエッチング・ストッパ層を形成する工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズが多結晶シリコン膜で形成されており、前記第1の絶縁膜が、熱処理によりリフローされて表面が平坦化されたBPSG膜、PSG膜又はBSG膜である。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズがアルミニウム膜で形成されており、前記第1の絶縁膜が、化学的機械的研磨又は、エッチバックにより表面が平坦化されたBPSG膜、PSG膜又はBSG膜である。
本発明の半導体装置の製造方法の一態様においては、前記ヒューズの長手方向と前記第2の絶縁性の凸部の長手方向が略直交するように形成する。
本発明の半導体装置の製造方法の一態様においては、前記第1の工程の前に、表面が平坦化された第3の絶縁膜を前記半導体基板上に形成する工程をさらに含む。
本発明の半導体装置の製造方法の一態様においては、前記第6の工程の後に、前記ヒューズと前記第1の絶縁性の凸部と前記第2の絶縁性の凸部との重畳部を含む領域にレーザを照射して前記ヒューズを溶断する工程をさらに含む。
【0064】
【発明の実施の形態】
(第1の実施形態)
本発明の第1の実施形態による半導体記憶装置は、図1に示すように、シリコン基板11と、シリコン基板l1上に形成された、表面が平坦化された層間絶縁膜12と、層間絶縁膜12上の後述するヒューズ14の溶断部分(凸部13とヒューズ14との重畳部)に形成された絶縁膜からなる凸部13と、層間絶縁膜12上および凸部13上に凸部l3と直交するように形成されたヒューズ14と、ヒューズ14上に形成された、表面が平坦化されたBPSG膜15と、BPSG膜15上に形成されたシリコン窒化膜16と、シリコン窒化膜16上に形成された、ヒューズ14の溶断部分およびその周辺に形成された開孔18を有する絶縁膜17とを含む。
【0065】
ここで、ヒューズ14の溶断部分でのBPSG膜l5の膜厚は200〜300nm程度であり、レーザ照射に適した値とされている。その結果、ヒューズ14の溶断部分およびその周辺上において絶縁膜17に形成された開孔18を介したレーザ照射によりヒューズ14を溶断することによって、レーザの照射エネルギーを小さくすることができるとともに、そのマージンを広くすることができる。
【0066】
例えば、ヒューズ14の溶断に必要なレーザの照射エネルギーは、ヒューズ14の溶断部分上に形成されているすべての膜の膜厚の合計が600nmであると、0.6±0.2μJであるのに対して、ヒューズ14の溶断部分上に形成されているすべての膜の膜厚の合計が200nmであると、0.5±0.3μJでよい。
【0067】
また、ヒューズ14の溶断部分上に形成されるBPSG膜15、シリコン窒化膜16および絶縁膜17の膜厚の合計が半導体装置の他の領域での要請から所定の値よりも大きくなり、凸部l3の膜厚の調整だけではヒューズ14の溶断部分上のすべての膜の膜厚の合計をヒューズ14の溶断に適した値にできないときであっても、開孔18を形成することにより、ヒューズ14の溶断部分上のすべての膜の膜厚の合計をヒューズ14の溶断に適した値にすることができる。
【0068】
さらに、層間絶縁膜12の表面が平坦化されているため、凸部13およびヒューズ14の表面も平坦化されるので、ヒューズ14の上層にBPSG膜15を形成することと共に、ヒューズ14の溶断部分上のすベての膜の膜厚の合計をより均一にすることができる。
【0069】
ヒューズ14は凸部13と直交するように形成されているため、ヒューズ14の溶断部分の面積を容易に小さくすることができる。
【0070】
次に、図1に示した半導体装置の製造方法について、図2及び図3を参照して説明する。なお図1及び図2は、図3のI−Iの線に沿った断面図である。
【0071】
図2(a)に示すように、BPSG膜などの層間絶縁膜12がシリコン基板11上に形成されたのち、リフロー、化学的機械的研磨(CMP:Chemical-Mechanical Polishing )またはエッチバックなどの方法により層間絶縁膜12の表面が平坦化される。その後、ヒューズ14を形成する第1の領域R1の一部を含む第2の領域R2において、絶縁性の凸部13が層間絶縁膜12上に形成される。
【0072】
ここで、第2の領域R2は第1の領域R1と直交している。すなわち、絶縁性の凸部13は、後に形成されるヒューズ14と直交する位置に形成される。ここで、絶縁性の凸部13は、シリコン基板11上の他の素子の形成に用いられる膜厚が300〜400nm程度の絶縁膜(たとえば、シリコン酸化膜やシリコン窒化膜)を利用して形成することができ、また、その線幅は最小線幅でよい。
【0073】
続いて、図2(b)及び図3に示すように、多結晶シリコン膜やアルミニウム膜などのような膜厚が200〜400nm程度の導電膜が、CVD法やスパッタ法などの方法でシリコン基板11の全面に堆積される。その後、堆積された導電膜がフォトリソグラフィやエッチングによって加工されることにより、第1の領域R1に凸部13と直交するヒューズ14が形成される。なお、ヒューズ14は凸部13と直交する必要はなく、凸部13を跨がるように形成されればよい。
【0074】
続いて、図2(c)に示すように、BPSG膜15がCVD法によりシリコン基板11の全面に堆積される。その後、たとえばヒューズ14を多結晶シリコン膜で形成した場合には、900℃で30分程度の熱処理により、BPSG膜15がリフローされる。この熱処理により、凸部13とヒューズ14との重畳部での厚さが200〜300nm程度でかつこの重畳部以外の部分の厚さが600nm程度となるように、BPSG膜15が平坦化される。
【0075】
このとき、BPSG膜15の前記重畳部以外の部分での膜厚は、ヒューズ14以外の素子(たとえば、MOSトランジスタ)が形成される領域において層間の絶縁性が維持できる程度以上にしなければならないという制約がある。しかし、BPSG膜l5の前記重畳部での膜厚は、BPSG膜l5の前記重畳部以外の部分での膜厚から凸部I3の膜厚を減算したものと実質的に等しくなるため、上記制約の下で凸部13の膜厚を調整することにより、BPSG膜15の前記重畳部での膜厚をヒューズ14の溶断に適した値に制御することができる。
【0076】
なお、ヒューズ14をアルミニウム膜で形成した場合には、BPSG膜15をリフローさせることができる程度にまで熱処理を加えることができないため、化学的機械的研磨(CMP)やエッチバックなどによって、BPSG膜15の平坦化が行われる。
【0077】
さらに、BPSG膜15の代わりに、次のようにして、シリコン酸化膜/SOG膜/シリコン酸化膜からなる平均化層間絶縁膜を形成してもよい。シリコン酸化膜をシリコン基板11の全面にCVD法により形成したのち、このシリコン酸化膜上にSOG膜を回転塗布することによりSOG膜の表面を平坦化する。この平坦化したSOG膜上にシリコン酸化膜をCVD法により形成する。このようなSOG膜を疎水性のシリコン酸化膜で挟んだサンドイッチ構造の平坦化層間絶縁膜を用いるのはSOG膜は水分を含むため、腐敗しやすいヒューズ14の上にSOG膜をじかに形成すると、ヒューズ14がSOG膜からの水分により腐食するからである。
【0078】
なお、BPSG膜15の代わりに、PSG膜やBSG膜などを用いてもよい。
【0079】
続いて、図2(c)に示すように、膜厚が20nm程度のシリコン窒化膜16がBPSG膜15上に堆積された後、図2(d)に示すように、層間絶縁膜や表面保護膜などの絶縁膜17がシリコン基板11の全面に堆積される。この絶縁膜17は、ヒューズl4が多層配線のどのレベルに形成されるかに応じて、単一層の場合も複数層の場合もあり得るが、いずれの場合でも、絶縁膜17の膜厚は任意でよく、膜厚にばらつきがあってもよい。
【0080】
続いて、凸部13とヒューズ14との重畳部およびその周辺において絶縁膜17の開孔18を形成するため、この開孔18形成用のパターンを有するレジスト(不図示)が絶縁膜17上に形成される。なお、このレジストは、半導体装置の電極パッド用の開孔形成用のパターンを有していてもよい。その後、このレジストをマスクとしてかつシリコン窒化膜16をエッチング・ストッパとして絶縁膜17をウエット・エッチングで選択的に除去することにより、図2(e)及び図3に示すように、ヒューズ14を溶断するためのレーザが照射される開孔18が絶縁膜17に形成される。ここで、シリコン窒化膜16はエッチング・ストッパとして機能するものであるため、絶縁膜17をウエット・エッチングする際のエッチング・ストッパとして機能する膜であれば、シリコン窒化膜16以外の膜を用いてもよい。
【0081】
以上の工程により製造された半導体装置において、その後の検査で不良回路が発見されると、開孔18を介したレーザの照射で不良回路に対応する箇所のヒューズl4が溶断される。これにより、たとえばDRAMやEEPROMなどの不良メモリセルが予備メモリセルに置換される。
【0082】
(第2の実施形態)
本発明の第2の実施形態による半導体記憶装置は、図4に示すように、一部が絶縁性の凸部13の一部上に堆積されるように層間絶縁膜12上に形成された絶縁性の他の凸部19を含む点、およびヒューズ14が凸部13および他の凸部19を跨ぐように形成されている点で、図1に示した本発明の第1の実施形態による半導体記憶装置と異なる。なお、図4は、図5のI−I線に沿った断面図である。
【0083】
これにより、本実施形態による半導体記憶装置では、ヒューズ14と他の凸部19と凸部13との重複部分上に形成されるBPSG膜15の膜厚をヒューズ14と凸部13との重複部分上に形成されるBPSG膜15の膜厚よりも小さくすることができるので、ヒューズl4と他の凸部19と凸部13との重複部分をヒューズl4の溶断部分とすることにより、ヒューズ14の溶断部分の面積をさらに小さくすることができる。
【0084】
次に、図4に示した半導体装置の製造方法について説明する。
【0085】
図2(a)に示した工程と同様の工程により、表面が平坦化された層間絶縁膜12がシリコン基板11上に形成されたのち、絶縁性の凸部l3が層間絶縁膜12上に形成される。その後、絶縁性の凸部13と平行にかつ一部が凸部13の一部上に堆積されるように、絶縁性の他の凸部19が層間絶縁膜12上に形成される。その後、絶縁性の凸部13および絶縁性の他の凸部19を跨ぐように、ヒューズ14がパターン形成される。その後の工程は、図2(c)〜図2(e)に示した工程と同様である。
【0086】
以上説明した第1および第2の実施形態による半導体装置では、絶縁膜l7に開孔18が形成されたが、絶縁膜17の膜厚を薄くすることができる場合には、絶縁膜17に開孔18を形成しなくても、絶縁性の凸部13および絶縁性の他の凸部19の膜厚を調整することにより、ヒューズ14上のBPSG膜15の膜厚を適当に制御することができる。
【0087】
(第3の実施形態)
本発明の第3の実施形態による半導体記憶装置は、図6に示すように、シリコン基板11と、シリコン基板11上に形成された、表面が平坦化された層間絶縁膜12と、層間絶縁膜12上に形成された、凸部24aを有するヒューズ24と、ヒューズ24上に形成された、表面が平坦化されたBPSG膜15と、BPSG膜15上に形成されたシリコン窒化膜16と、シリコン窒化膜l6上に形成された、ヒューズl4の凸部24aおよびその周辺に形成された開孔18を有する絶縁膜17とを含む。
【0088】
ここで、ヒューズ24の凸部24aでのBPSG膜15の膜厚は200〜300nm程度であり、レーザ照射に適した値とされている。その結果、ヒューズ24の凸部24aおよびその周辺において絶縁膜17に形成された開孔18を介したレーザ照射によりヒューズ24を溶断することにより、レーザの照射エネルギーを小さくすることができるとともに、そのマージンを広くすることができる。
【0089】
次に、図6に示した半導体装置の製造方法について、図7及び図8を参照して説明する。なお、図7(a)〜図7(e)は、図8のIV−IV線に沿った断面図である。
【0090】
図7(a)に示すように、BPSG膜などの層間絶縁膜12がシリコン基板11上に形成されたのち、リフロー、化学的機械的研磨(CMP)またはエッチバックなどの方法により層間絶縁膜12の表面が平坦化される。その後、多結晶シリコン膜またはアルミニウム膜などのような膜厚400〜800nm程度の導電膜24′が、CVD法やスパッタ法などの方法で層間絶縁膜12上に堆債される。堆債された導電膜24′は、フォトリソグラフィおよびエッチングによって、図8に示すようなヒューズ24の形状にパターン加工される。
【0091】
続いて、ヒューズ24の形状にパターン加工された導電膜24′が、フォトリソグラフィによってパターニングされたフォトレジスト(不図示)をマスクとして、その膜厚の途中まで異方性エッチングされる。これにより、図7(b)に示すような、凸部24aを有するヒューズ24が形成される。
【0092】
続いて、図7(c)に示すように、BPSG膜15がCVD法によりシリコン基板11の全面に堆積される。その後、たとえばヒューズ24を多結晶シリコン膜で形成した場合には、900℃で30分程度の熱処理により、BPSG膜15がリフローされる、この熱処理により、ヒューズ24の凸部24a上の厚さが200〜300nm程度でかつ凸部24a以外の部分の厚さが600nm程度となるように、BPSG膜l5が平坦化される。
【0093】
このとき、BPSG膜l5の凸部24a以外の部分での膜厚は、ヒューズ24以外の素子(たとえば、MOSトランジスタ)が形成される領域において層間の絶縁性が維持できる程度以上にしなければならないという制約がある。しかしながら、BPSG膜15の凸部24a上の膜厚は、BPSG膜15の凸部24a以外の部分での膜厚から凸部24aの高さHを減算したものと実質的に等しくなるため、上記制約の下で凸部24aの高さHを調整することにより、BPSG膜15の凸部24a上の膜厚をヒューズ24の溶断に適した値に制御することができる。
【0094】
また、ヒューズ24をアルミニウム膜で形成した場合には、BPSG膜15をリフローさせることができる程度にまで熱処理を加えることができないため、化学的機械的研磨(CMP)やエッチバックなどによって、BPSG膜15の平坦化が行われる。
【0095】
さらに、BPSG膜15の代わりに、次のようにして、シリコン酸化膜/SOG膜/シリコン酸化膜からなる平坦化層間絶縁膜を形成してもよい。シリコン酸化膜をシリコン基板11の全面にCVD法により形成したのち、このシリコン酸化膜上にSOG膜を回転塗布することによりSOG膜の表面を平坦化する。この平坦化したSOG膜上にシリコン酸化膜をCVD法により形成する。このようなSOG膜を疎水性のシリコン酸化膜で挟んだサンドイッチ構造の平坦化眉間絶縁膜を用いるのは、SOG膜は水分を含むため、腐敗しやすいヒューズ24の上にSOG膜をじかに形成すると、ヒューズ14がSOG膜からの水分により腐食するからである。
【0096】
なお、BPSG膜15の代わりに、PSG膜やBSG膜などを用いてもよい。
【0097】
続いて、図7(c)に示すように、膜厚が20nm程度のシリコン窒化膜16がBPSG膜15上に堆積されたのち、図7(d)に示すように、層間絶縁膜や表面保護膜などの絶縁膜17がシリコン基板11の全面に堆積される。
【0098】
続いて、ヒューズ24の凸部24aおよびその周辺において絶縁膜l7の開孔18を形成するため、この開孔18形成用のパターンを有するレジスト(不図示)が絶縁膜17上に形成される。その後、このレジストをマスクとしてかつシリコン窒化膜16をエッチング・ストッパとして絶縁膜17をウエット・エッチングで選択的に除去することにより、図7(e)及び図8に示すように、ヒューズ24を溶断するためのレーザが照射される開孔18が絶縁膜l7に形成される。
【0099】
以上の工程により製造された半導体装置において、その後の検査で不良回路が発見されると、開孔18を介したレーザの照射で不良回路に対応する箇所のヒューズ24が溶断される。これにより、たとえばDRAMやEEPROMなどの不良メモリセルが予備メモリセルに置換される。
【0100】
【発明の効果】
本発明によれば、絶縁性の凸部を跨いでヒューズを形成し、このヒューズの二層に平坦化絶縁膜を形成しているので、平坦化絶縁膜の膜厚と凸部の膜厚とを調整することによって、凸部とヒューズとの重畳部のみにおいてヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。
【0101】
また、凸部とヒューズとの重畳部を含む領域における絶縁膜を除去する場合には、平坦化絶縁膜や絶縁膜の合計膜厚が半導体装置の他の領域での要請から所定以上に大きくなり、凸部の膜厚の調整だけでは凸部とヒューズとの重畳部でのヒューズ上の膜厚をヒューズの溶断に適した値に設定することができないときであっても、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。
【0102】
また、凸部の下地を平坦化する場合には、凸部及びヒューズの表面も平坦化されるので、ヒューズの上層に平坦化絶縁膜を形成することと相まって、凸部とヒューズとの重量部でのヒューズ上の膜厚をより均一にすることができる。
【0103】
また、ヒューズを形成する第1の領域と絶縁性の凸部を形成する第2の領域とを互いに直交させる場合には、レーザを照射すべき凸部とヒューズとの重畳部を容易に小さくすることができる。
【0104】
また、第1の凸部の一部に第2の凸部の一部を重畳させ、これら第1及び第2の凸部を跨いでヒューズを形成する場合には、第1及び第2の凸部とヒューズとの重畳部が更に小さくなって、ヒューズ上の膜厚をヒューズの溶断に適した値に設定する領域を更に小さくすることができる。
【0105】
本発明の半導体装置の製造方法では、ヒューズの一部のみにおいてヒューズ上の膜厚をヒューズの溶断に適した値に設定することができるので、ヒューズを確実に溶断することができ且つ溶断がヒューズ以外の部分に影響を与えることを防止することができて、半導体装置を高い歩留りで製造することができる。
【0106】
また、凸部とヒューズとの重畳部を含む領域における絶縁膜を除去する場合には、平坦化絶縁膜や絶縁膜の合計膜厚が半導体装置の他の領域での要請から所定以上に大きくなり、凸部の膜厚の調整だけでは凸部とヒューズとの重畳部でのヒューズ上の膜厚をヒューズの溶断に適した値に設定することができないときであっても、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる。従って、ヒューズ上の膜厚をヒューズの溶断に適した値に設定することができる範囲が広くて、半導体装置を更に高い歩留りで製造することができる。
【0107】
また、凸部の下地を平坦化する場合には、凸部及びヒューズの表面も平坦化されるので、ヒューズの上層に平坦化絶縁膜を形成することと相まって、凸部とヒューズとの重畳部でのヒューズ上の膜厚をより均一にすることができる。従って、ヒューズを更に確実に溶断することができて、半導体装置を更に高い歩留りで製造することができる。
【0108】
また、ヒューズを形成する第1の領域と絶縁性の凸部を形成する第2の領域とを互いに直交させる場合には、レーザを照射すべき凸部とヒューズとの重畳部を容易に小さくすることができる。従って、ヒューズの確実な溶断と溶断によるヒューズ以外の部分への影響の防止とを容易に行うことができて、半導体装置を更に高い歩留りで製造することができる。
【0109】
また、第1の凸部の一部に第2の凸部の一部を重畳させ、これら第1及び第2の凸部を跨いでヒューズを形成する場合には、第1及び第2の凸部とヒューズとの重畳部が更に小さくなって、ヒューズ上の膜厚をヒューズの溶断に適した値に設定する領域を更に小さくすることができる。従って、ヒューズの確実な溶断と溶断によるヒューズ以外の部分への影響の防止とを更に容易に行うことができて、半導体装置を更に高い歩留りで製造することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態による半導体装置の概略断面図である。
【図2】本発明の第1の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図3】図1に示した半導体装置の一部の概略平面図である。
【図4】本発明の第2の実施形態による半導体装置の概略断面図である。
【図5】図4に示した半導体装置の一部の概略平面図である。
【図6】本発明の第3の実施形態による半導体装置の概略断面図である。
【図7】本発明の第3の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図8】図6に示した半導体装置の一部の概略平面図である。
【符号の説明】
11 シリコン基板
12 層間絶縁膜
13,19,24a 凸部
14,24 ヒューズ
15 BPSG膜
16 シリコン窒化膜
17 絶縁膜
18 開孔
24’ 導電膜
Claims (19)
- 半導体基板と、
前記半導体基板の上方に形成された第1の絶縁性の凸部と、
一部が前記第1の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に形成された第2の絶縁性の凸部と、
少なくとも一部が前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と重畳して形成されたヒューズと、
少なくとも前記ヒューズ上に形成された、表面が平坦化された第1の絶縁膜と、
前記第1の絶縁膜の上方に形成された、第2の絶縁膜とを含むことを特徴とする半導体装置。 - 前記第2の絶縁膜が、少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と前記ヒューズとの重畳部の上方に形成された開孔を有することを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁膜と前記第2の絶縁膜との間に形成されたエッチング・ストッパ層をさらに含むことを特徴とする請求項1に記載の半導体装置。
- 前記エッチング・ストッパ層が、シリコン窒化膜であることを特徴とする請求項3に記載の半導体装置。
- 前記ヒューズが多結晶シリコン膜で形成されており、
前記第1の絶縁膜が、熱処理によりリフローされて表面が平坦化されたBPSG膜、PSG膜又はBSG膜であることを特徴とする請求項1に記載の半導体装置。 - 前記ヒューズがアルミニウム膜で形成されており、
前記第1の絶縁膜が、化学的機械的研磨又はエッチバックにより表面が平坦化されたBPSG膜、PSG膜またはBSG膜であることを特徴とする請求項1に記載の半導体装置。 - 前記ヒューズの長手方向と前記第2の絶縁性の凸部の長手方向は略直交することを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板と少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部との間に形成された、表面が平坦化された第3の絶縁膜をさらに含むことを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁膜が、表面が平坦化されたシリコン酸化膜/SOG膜/シリコン酸化膜からなる積層膜であることを特徴とする請求項1に記載の半導体装置。
- 前記第1の絶縁性の凸部が、シリコン酸化膜又はシリコン窒化膜であることを特徴とする請求項1に記載の半導体装置。
- 前記第2の絶縁性の凸部が、シリコン酸素膜又はシリコン窒化膜であることを特徴とする請求項1に記載の半導体装置。
- 半導体基板の上方にヒューズを有する半導体装置の製造方法であって、
前記半導体基板の上方に第1の絶縁性の凸部を形成する第1の工程と、
一部が前記第1の絶縁性の凸部の一部と重畳するように前記半導体基板の上方に第2の絶縁性の凸部を形成する第2の工程と、
少なくとも一部が前記第1の凸部および前記第2の絶縁性の凸部と重畳するようにヒューズを形成する第3の工程と、
表面が平坦化された第1の絶縁膜を少なくとも前記ヒューズ上に形成する第4の工程と、
前記第1の絶縁膜の上方に第2の絶縁膜を形成する第5の工程とを含むことを特徴とする半導体装置の製造方法。 - 前記第5の工程の後に、前記第2の絶縁膜の少なくとも前記第1の絶縁性の凸部および前記第2の絶縁性の凸部と前記ヒューズとの重畳部の上方に開孔を形成する第6の工程をさらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第4の工程と前記第5の工程との間に、前記第1の絶縁膜上にエッチング・ストッパ層を形成する工程をさらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記ヒューズが多結晶シリコン膜で形成されており、
前記第1の絶縁膜が、熱処理によりリフローされて表面が平坦化されたBPSG膜、PSG膜又はBSG膜であることを特徴とする請求項12に記載の半導体装置の製造方法。 - 前記ヒューズがアルミニウム膜で形成されており、
前記第1の絶縁膜が、化学的機械的研磨又は、エッチバックにより表面が平坦化されたBPSG膜、PSG膜又はBSG膜であることを特徴とする請求項12に記載の半導体装置の製造方法。 - 前記ヒューズの長手方向と前記第2の絶縁性の凸部の長手方向が略直交するように形成することを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第1の工程の前に、表面が平坦化された第3の絶縁膜を前記半導体基板上に形成する工程をさらに含むことを特徴とする請求項12に記載の半導体装置の製造方法。
- 前記第6の工程の後に、前記ヒューズと前記第1の絶縁性の凸部と前記第2の絶縁性の凸部との重畳部を含む領域にレーザを照射して前記ヒューズを溶断する工程をさらに含むことを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06731097A JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8-75109 | 1996-03-05 | ||
JP7510996 | 1996-03-05 | ||
JP06731097A JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09298244A JPH09298244A (ja) | 1997-11-18 |
JP4097303B2 true JP4097303B2 (ja) | 2008-06-11 |
Family
ID=26408500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06731097A Expired - Fee Related JP4097303B2 (ja) | 1996-03-05 | 1997-03-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4097303B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4397060B2 (ja) * | 1998-07-06 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4599826B2 (ja) * | 2003-10-30 | 2010-12-15 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
JP5666410B2 (ja) * | 2011-09-29 | 2015-02-12 | セイコーインスツル株式会社 | 半導体装置 |
-
1997
- 1997-03-05 JP JP06731097A patent/JP4097303B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09298244A (ja) | 1997-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4015704B2 (ja) | ヒューズを有する半導体装置およびその製造方法 | |
US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
KR100258168B1 (ko) | 퓨즈 절단을 위한 개구부를 가지는 반도체 장치 | |
US6509255B2 (en) | Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same | |
JPH1117011A (ja) | ヒューズを有する半導体集積回路及びその製造方法 | |
US20090236688A1 (en) | Semiconductor device having fuse pattern and methods of fabricating the same | |
US7872327B2 (en) | Semiconductor integrated circuit device and method of producing the same | |
JP2005311372A (ja) | 半導体記憶素子のヒューズ領域及びその製造方法 | |
KR100491232B1 (ko) | 반도체 장치 | |
JPH1154627A (ja) | 半導体素子のヒューズ形成方法及びそのヒューズを有する半導体装置 | |
KR100455378B1 (ko) | 반도체 소자의 퓨즈 오픈방법 | |
JP3485110B2 (ja) | 半導体装置 | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
JP4097303B2 (ja) | 半導体装置及びその製造方法 | |
JPH0945782A (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
KR100336952B1 (ko) | 퓨즈 용단 성능을 향상시킨 반도체 기억 장치 | |
KR100357733B1 (ko) | 메모리장치의 퓨즈소자 제조방법 및 퓨즈소자 | |
JP3965827B2 (ja) | 半導体装置およびその製造方法 | |
JP3132451B2 (ja) | 半導体装置およびその製造方法 | |
JPH1187522A (ja) | 半導体装置の製造方法 | |
KR100266898B1 (ko) | 디램 셀 캐패시터의 제조 방법 | |
JPH02215149A (ja) | 半導体装置とその製造方法 | |
JPH07321209A (ja) | 半導体記憶装置及びその製造方法 | |
JP2004111990A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH09270425A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |