JP4397060B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4397060B2 JP4397060B2 JP19058398A JP19058398A JP4397060B2 JP 4397060 B2 JP4397060 B2 JP 4397060B2 JP 19058398 A JP19058398 A JP 19058398A JP 19058398 A JP19058398 A JP 19058398A JP 4397060 B2 JP4397060 B2 JP 4397060B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- semiconductor device
- memory cell
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 13
- 229910052698 phosphorus Inorganic materials 0.000 claims description 13
- 239000011574 phosphorus Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 239000010410 layer Substances 0.000 description 13
- 230000002950 deficient Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 238000005260 corrosion Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 150000003016 phosphoric acids Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、ヒューズを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例について説明する。たとえば、半導体基板上に複数のメモリセルを備えた半導体記憶装置などでは、そのメモリセル領域内に、本来必要な正規のメモリセルに加えて予備のメモリセルが形成されている。これは、半導体装置の製造工程において、たとえば、半導体基板上に付着した異物により特定のメモリセルがメモリセルとして機能しない場合に、この不良メモリセルに代えて予備のメモリセルを適用するためである。このため、半導体基板上には、正規のメモリセルのうち不良メモリセルを予備のメモリセルに切換えるための置換回路が形成されている。
【０００３】
不良メモリセルは、半導体装置の製造工程中にテスタ装置によって検出される。検出された不良メモリセルを予備のメモリセルに置換えるために、置換回路内に設けられた冗長回路プログラム用ヒューズ（以下、単に「ヒューズ」と記す。）を、レーザ光により切断することによって置換回路のプログラミングが行なわれる。プログラムされた置換回路により、不良メモリセルのアドレスが選択された場合には、予備のメモリセルが選択されるように切換えられる。
【０００４】
図８および図９は、置換回路内におけるヒューズ付近の断面構造と平面構造とをそれぞれ示したものである。図８および図９を参照して、シリコン基板１０１上に、メモリセル領域のスイッチングトランジスタ（図示せず）などを覆うようにシリコン酸化膜１０２が形成されている。そのシリコン酸化膜１０２上には、メモリセル領域の、たとえば、キャパシタやビット線（いずれも図示せず）を覆うように、ＢＰＳＧ（Boro-Phospho-Silicate-Glass ）膜１０３が形成されている。そのＢＰＳＧ膜１０３上には、ヒューズ１０４ａを有する、たとえば、アルミニウムからなる金属配線１０４が形成されている。その金属配線１０４を覆うように、ＢＰＳＧ膜１０３上にシリコン酸化膜１０５が形成されている。そのシリコン酸化膜１０５上には、シリコン窒化膜などからなるパッシベーション膜１０６が形成されている。従来の半導体装置のヒューズ付近は上記のように構成される。
【０００５】
前述したように、不良のメモリセルを予備のメモリセルに置換えるために、製造工程中の、特にレーザトリミング工程において、所定のヒューズがレーザ光によって切断される。ヒューズはシリコン酸化膜１０５に覆われた状態でレーザ光が照射される。このとき、ヒューズが液化し、そして気化することによって爆発する。その結果、図１０に示すようにヒューズ１０４ａが切断される。ヒューズが切断された部分では、爆発に伴う孔１０７がＢＰＳＧ膜１０３に達している。
【０００６】
【発明が解決しようとする課題】
金属からなるヒューズを備えた従来の半導体装置では、以下に示すような問題点があった。ヒューズがレーザ光によって切断された後は、その切断部分をシリコン窒化膜やポリイミド膜などによって被覆することにより、切断部分へ水分が浸入するのを防いでいた。しかしながら、この場合には、ヒューズを切断した後に、ウェハ表面上にシリコン窒化膜などを新たに形成する必要があった。
【０００７】
一方、ヒューズの切断部分をシリコン窒化膜などで覆わないようにすると、切断した部分より浸入した水分が切断されたヒューズの端部を腐食することがある。特に、図１０に示されているように、ヒューズはＢＰＳＧ膜１０３上に形成されているため、ＢＰＳＧ膜１０３中に含まれるリンと水分とが反応して容易にリン酸（Ｈ3 ＰＯ4 ）が形成される。このリン酸によってアルミニウムからなる切断されたヒューズが加速度的に腐食することがあった。このため、ヒューズの端部から腐食１０８が進行して金属配線の信頼性が低下することがあった。
【０００８】
本発明は上記問題点を解決するためになされたものであり、ヒューズの腐食を抑制して、金属配線の信頼性の高い半導体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、半導体基板と、第１絶縁膜と、ヒューズと、第２絶縁膜と、保護膜とを備えている。半導体基板は主表面を有している。第１絶縁膜は、半導体基板の主表面上に形成され、ＢＰＳＧからなる。ヒューズは、第１絶縁膜上に形成され金属で構成される。第２絶縁膜は、ヒューズを覆うように形成され、リンを含んでいない。保護膜は、第１絶縁膜とヒューズとの間に介在し、ヒューズを切断する際に形成される孔が第１絶縁膜に達するのを阻止する所定の膜厚を有する。その保護膜は、リンを含まない第３絶縁膜のみからなる。
【００１０】
この構成によれば、第１絶縁膜とヒューズとの間に、リンを含まない第３絶縁膜のみからなる所定の膜厚の保護膜が形成されている。これにより、ヒューズが切断される際に形成される孔が、ＢＰＳＧからなる第１絶縁膜に達するのが阻止され、水分と反応して形成された酸化物が金属で構成されたヒューズの腐食を防止することができる。また、ヒューズはリンを含まない第２絶縁膜によって覆われているため、水分と反応して酸化物が形成されるのを防止でき、このことからもヒューズの腐食を防止することができる。その結果、ヒューズを含む半導体装置の配線の信頼性が向上する。
【００１１】
好ましくは、第３絶縁膜の膜厚は１μｍ以上であることが望ましい。この場合には、ヒューズを切断する際に形成される孔が、第１絶縁膜に達するのを効果的に防止することができる。
【００１６】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る半導体装置について図を用いて説明する。まず、図１はヒューズを備えた半導体装置の半導体チップＣ上における全体の構成の一例を示したものであり、図２はその要部を示すものである。図１および図２を参照して、半導体チップＣ上には、メインメモリセル１ａと予備のメモリセル１ｂとを有するメモリセル１が形成されている。そして、メインメモリセル１ａ内に不良メモリセルが生じた場合に、この不良メモリセルを予備メモリセル１ｂ内のメモリセルに切換えるための置換回路３が形成されている。その置換回路３のプログラムを行なうためのヒューズ部４が形成されている。ヒューズ部4 には複数のヒューズが形成されている。
【００１７】
金属配線として、２層構造を有する半導体装置におけるヒューズ付近の断面構造の一例を図３に示し、その平面構造を図４に示す。なお、図３では上層の金属配線は図示されていない。図３および図４を参照して、シリコン基板１１上に、メモリセル領域のトランジスタ（図示せず）などを覆うようにシリコン酸化膜１２が形成されている。そのシリコン酸化膜１２上には、メモリセル領域の、たとえば、キャパシタやビット線（いずれも図示せず）を覆うようにＢＰＳＧ膜１３が形成されている。ＢＰＳＧ膜では、通常熱処理によってリフローされて、ウェハ表面上の局所的な凹凸が緩和される。微細化が要求される半導体装置では、金属配線の加工精度を向上するために、金属配線の下地膜としてＢＰＳＧ膜が適用される。そのＢＰＳＧ膜１３上には、保護膜としての、少なくともリンを含まないシリコン酸化膜１４が形成されている。シリコン酸化膜１４の膜厚は約１μｍ以上であることが望ましい。
【００１８】
そのシリコン酸化膜１４上には、ヒューズ１５ａを有する金属配線１５が形成されている。この金属配線１５は、たとえば、アルミニウムなどからなる。その金属配線１５を覆うように、膜厚約０．６〜１．０μｍのシリコン酸化膜１６が形成されている。シリコン酸化膜１６上に、シリコン窒化膜などからなる膜厚約９μｍ程度のパッシベーション膜１７が形成されている。そのパッシベーション膜１７には、ヒューズ１５ａが位置する領域部分に開孔部１７ａが形成されている。これは、パッシベーション膜１７に、この開孔部１７ａが設けられていない構造では、レーザ光によってヒューズ１５ａを切断することができなくなるからである。本実施の形態に係る半導体装置は上記のように構成される。
【００１９】
従来の技術の項において説明したように、テスタ装置によってメインメモリセル１ａ中に不良のメモリセルを検出した場合には、レーザトリミング工程において、その不良のメモリセルがスペアメモリセル１ｂ中のメモリセルに置換えられる。この置換えのために、所定のヒューズが切断される。ヒューズの切断は、所定のヒューズが位置する領域にレーザ光を照射させることによって行なわれる。
【００２０】
図５に示すように、レーザ光が照射されたヒューズ１５ａは、熱により液化し、そして気化することによって爆発する。このとき、ヒューズ１５ａの爆発によって、孔１８が形成される。この場合、ヒューズ１５ａの下面には、保護膜としてのシリコン酸化膜１４が形成されている。しかも、このシリコン酸化膜１４は約１μｍ以上の膜厚を有しているため、孔１８がシリコン酸化膜１４の下面に形成されたＢＰＳＧ膜１３に達するのを阻止することができる。このようにして、ヒューズ１５ａを切断した後でも、ＢＰＳＧ膜１３が露出することはなくなる。しかも、ヒューズ１５ａを含む金属配線１５は、少なくともリンを含まないシリコン酸化膜１６によって覆われている。
【００２１】
これらのことにより、たとえ、切断されたヒューズの部分へ水分が浸入したとしても、水分とリンとが反応してリン酸が形成されるを防止できる。その結果、切断されたヒューズ１５ａ部分、ひいては、金属配線１５の腐食が進行するのを抑制することができる。また、このことにより、水分の浸入を防止するために、切断されたヒューズ１５ａ部分をさらに窒化膜などで覆う必要がなくなる。以上の結果、半導体装置における切断されたヒューズの腐食、ひいては、金属配線の腐食を効果的に防止することができ、配線の信頼性を向上することができる。
【００２２】
なお、ヒューズ１５ａの下面に形成された保護膜としてのシリコン酸化膜１４の膜厚としては、１μｍ以上の場合を例に挙げたが、この膜厚としては、ヒューズを切断する際に生じる孔の深さや水分の浸透長により、適当な膜厚を選択することが望ましい。また、金属配線としては、２層構造の場合を例に挙げたが、１層構造の場合でも同様に適用することができる。
【００２３】
実施の形態２
実施の形態１では、保護膜としてシリコン酸化膜を例に挙げた。本実施の形態では、保護膜として金属膜を含むものを例に挙げて説明する。図６は、金属配線として、３層以上の構造を有する半導体装置のヒューズ付近の断面構造を示したものである。なお、図６では、下から３層目以降の金属配線は図示されていない。
【００２４】
図６を参照して、ＢＰＳＧ膜１３上に保護膜としての金属膜１９が形成されている。この金属膜１９は、１層目の金属配線を形成する際に同じ層から同時に形成されている。しかも、金属膜１９は本来の１層目の金属配線とは電気的に絶縁され区別されている。その金属膜１９を覆うようにシリコン酸化膜１４が形成されている。そのシリコン酸化膜１４上に２層目の金属配線として、ヒューズ１５ａを有する金属配線１５が形成されている。これ以外の構成については、図３に示す半導体装置の構造と同様である。
【００２５】
上述した半導体装置では、実施の形態１において説明した効果に加えて、保護膜が金属膜１９を含むことにより、保護膜としてシリコン酸化膜のみからなる場合よりも、より薄い膜厚でもって、ヒューズを切断する際に生じる孔がＢＰＳＧ膜１３に達するのを阻止することができる。しかも、金属膜１９は、１層目の金属配線を形成する際に同時に形成されるため、新たな工程を追加することなく金属膜を形成することができる。
【００２６】
なお、ヒューズとしては、爆発させて切断する際にシリコン酸化膜などによって覆われている必要がある。このため、多層の金属配線構造では、ヒューズを有する金属配線としては、最上層より１層下の金属配線を用いることが望ましい。そして、そのヒューズを含む金属配線の下に、その金属配線より１層下の金属配線と同じ層から同時に形成された保護膜としての金属膜を配置させることが望ましい。
【００２７】
実施の形態３
実施の形態１において説明した図５に示された、切断されたヒューズ１５ａの両端に電位差が生じる場合には、たとえば、浸入した水分とヒューズ１５ａの端部のアルミニウムとの反応が促進されて、金属配線１５の腐食が進行することがある。本実施の形態では、切断されたヒューズの両端に電位差が生じるのを防止するための制御回路を備えた半導体装置について説明する。図７は、その制御回路の構成を示すブロック図である。
【００２８】
図７を参照して、制御回路は、１対の電圧検知部５ａ、５ｂ、電圧比較部６および１対の電圧印加部７ａ、７ｂを備えている。１対の電圧検知部５ａ、５ｂでは、一方の電圧検知部５ａがヒューズの一端４ａなどに電気的に接続され、他方の電圧検知部５ｂがヒューズの他端４ｂなどに電気的に接続されている。それぞれの電圧検知部５ａ、５ｂで検知された電圧の情報は、電圧比較部６へ送られる。電圧比較部６では、ヒューズの両端の電圧が比較される。ヒューズの両端に電圧差が生じる場合には、その情報が電圧印加部７ａ、７ｂへ送られて、ヒューズの両端に電圧差が生じないように適当な電圧がヒューズ端４ａ、４ｂなどに印加される。
【００２９】
上述した制御回路を備えた半導体装置では、切断されたヒューズの両端に電圧差が生じない。このことにより、たとえば、切断されたヒューズ端部のアルミニウムと水分との反応が抑制されて、金属配線の腐食が抑制される。また、従来半導体装置にこの制御回路を適用しても、リン酸などによる金属配線の腐食を効果的に抑制することができる。これらの結果、半導体装置の配線の信頼性が大幅に向上する。
【００３０】
なお、保護膜としてのシリコン酸化膜１４やヒューズを覆うシリコン酸化膜１６としては、少なくともリンを含んでいないシリコン酸化膜を例に挙げたが、水分と反応して金属配線の腐食を助長するような化合物を形成する不純物を含んでいない膜であれば、これらの膜に限られない。
【００３１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３２】
【発明の効果】
本発明の１つの局面における半導体装置によれば、第１絶縁膜とヒューズとの間に、リンを含まない第３絶縁膜のみからなる所定の膜厚の保護膜が形成されている。これにより、ヒューズが切断される際に形成される孔が、ＢＰＳＧからなる第１絶縁膜に達するのが阻止され、水分と反応して形成された酸化物が金属で構成されたヒューズの腐食を防止することができる。また、ヒューズはリンを含まない第２絶縁膜によって覆われているため、水分と反応して酸化物が形成されるのを防止でき、このことからもヒューズの腐食を防止することができる。その結果、ヒューズを含む半導体装置の配線の信頼性が向上する。
【００３３】
好ましくは、第３絶縁膜の膜厚は１μｍ以上であることが望ましい。この場合には、ヒューズを切断する際に形成される孔が、第１絶縁膜に達するのを効果的に防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の全体構成を示す図である。
【図２】 同実施の形態において、図１に示す半導体装置の要部の構成を示す図である。
【図３】 同実施の形態において、ヒューズ付近の断面構造を示す図である。
【図４】 同実施の形態において、ヒューズ付近の平面構造を示す図である。
【図５】 同実施の形態において、ヒューズ切断後のヒューズ付近の断面構造を示す図である。
【図６】 本発明の実施の形態２に係る半導体装置のヒューズ付近の断面構造を示す図である。
【図７】 本発明の実施の形態３に係る半導体装置の制御回路の構成を示す図である。
【図８】 従来の半導体装置のヒューズ付近の断面構造を示す図である。
【図９】 従来の半導体装置のヒューズ付近の平面構造を示す図である。
【図１０】 従来の半導体装置のヒューズ切断後のヒューズ付近の断面構造を示す図である。
【符号の説明】
１ メモリセル領域、１ａ メインメモリセル、１ｂ スペアメモリセル、３置換回路、４ ヒューズ部、４ａ、４ｂ ヒューズ端、５ａ、５ｂ 電圧検知部、６ 電圧比較部、７ａ、７ｂ 電圧印加部、１１ シリコン基板、１２、１４、１６ シリコン酸化膜、１３ ＢＰＳＧ膜、１５ 金属配線、１５ａ ヒューズ、１７ パッシベーション膜、１７ａ 開孔部、１８ 孔、１９ 金属膜。
【発明の属する技術分野】
本発明は半導体装置に関し、特に、ヒューズを備えた半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例について説明する。たとえば、半導体基板上に複数のメモリセルを備えた半導体記憶装置などでは、そのメモリセル領域内に、本来必要な正規のメモリセルに加えて予備のメモリセルが形成されている。これは、半導体装置の製造工程において、たとえば、半導体基板上に付着した異物により特定のメモリセルがメモリセルとして機能しない場合に、この不良メモリセルに代えて予備のメモリセルを適用するためである。このため、半導体基板上には、正規のメモリセルのうち不良メモリセルを予備のメモリセルに切換えるための置換回路が形成されている。
【０００３】
不良メモリセルは、半導体装置の製造工程中にテスタ装置によって検出される。検出された不良メモリセルを予備のメモリセルに置換えるために、置換回路内に設けられた冗長回路プログラム用ヒューズ（以下、単に「ヒューズ」と記す。）を、レーザ光により切断することによって置換回路のプログラミングが行なわれる。プログラムされた置換回路により、不良メモリセルのアドレスが選択された場合には、予備のメモリセルが選択されるように切換えられる。
【０００４】
図８および図９は、置換回路内におけるヒューズ付近の断面構造と平面構造とをそれぞれ示したものである。図８および図９を参照して、シリコン基板１０１上に、メモリセル領域のスイッチングトランジスタ（図示せず）などを覆うようにシリコン酸化膜１０２が形成されている。そのシリコン酸化膜１０２上には、メモリセル領域の、たとえば、キャパシタやビット線（いずれも図示せず）を覆うように、ＢＰＳＧ（Boro-Phospho-Silicate-Glass ）膜１０３が形成されている。そのＢＰＳＧ膜１０３上には、ヒューズ１０４ａを有する、たとえば、アルミニウムからなる金属配線１０４が形成されている。その金属配線１０４を覆うように、ＢＰＳＧ膜１０３上にシリコン酸化膜１０５が形成されている。そのシリコン酸化膜１０５上には、シリコン窒化膜などからなるパッシベーション膜１０６が形成されている。従来の半導体装置のヒューズ付近は上記のように構成される。
【０００５】
前述したように、不良のメモリセルを予備のメモリセルに置換えるために、製造工程中の、特にレーザトリミング工程において、所定のヒューズがレーザ光によって切断される。ヒューズはシリコン酸化膜１０５に覆われた状態でレーザ光が照射される。このとき、ヒューズが液化し、そして気化することによって爆発する。その結果、図１０に示すようにヒューズ１０４ａが切断される。ヒューズが切断された部分では、爆発に伴う孔１０７がＢＰＳＧ膜１０３に達している。
【０００６】
【発明が解決しようとする課題】
金属からなるヒューズを備えた従来の半導体装置では、以下に示すような問題点があった。ヒューズがレーザ光によって切断された後は、その切断部分をシリコン窒化膜やポリイミド膜などによって被覆することにより、切断部分へ水分が浸入するのを防いでいた。しかしながら、この場合には、ヒューズを切断した後に、ウェハ表面上にシリコン窒化膜などを新たに形成する必要があった。
【０００７】
一方、ヒューズの切断部分をシリコン窒化膜などで覆わないようにすると、切断した部分より浸入した水分が切断されたヒューズの端部を腐食することがある。特に、図１０に示されているように、ヒューズはＢＰＳＧ膜１０３上に形成されているため、ＢＰＳＧ膜１０３中に含まれるリンと水分とが反応して容易にリン酸（Ｈ3 ＰＯ4 ）が形成される。このリン酸によってアルミニウムからなる切断されたヒューズが加速度的に腐食することがあった。このため、ヒューズの端部から腐食１０８が進行して金属配線の信頼性が低下することがあった。
【０００８】
本発明は上記問題点を解決するためになされたものであり、ヒューズの腐食を抑制して、金属配線の信頼性の高い半導体装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、半導体基板と、第１絶縁膜と、ヒューズと、第２絶縁膜と、保護膜とを備えている。半導体基板は主表面を有している。第１絶縁膜は、半導体基板の主表面上に形成され、ＢＰＳＧからなる。ヒューズは、第１絶縁膜上に形成され金属で構成される。第２絶縁膜は、ヒューズを覆うように形成され、リンを含んでいない。保護膜は、第１絶縁膜とヒューズとの間に介在し、ヒューズを切断する際に形成される孔が第１絶縁膜に達するのを阻止する所定の膜厚を有する。その保護膜は、リンを含まない第３絶縁膜のみからなる。
【００１０】
この構成によれば、第１絶縁膜とヒューズとの間に、リンを含まない第３絶縁膜のみからなる所定の膜厚の保護膜が形成されている。これにより、ヒューズが切断される際に形成される孔が、ＢＰＳＧからなる第１絶縁膜に達するのが阻止され、水分と反応して形成された酸化物が金属で構成されたヒューズの腐食を防止することができる。また、ヒューズはリンを含まない第２絶縁膜によって覆われているため、水分と反応して酸化物が形成されるのを防止でき、このことからもヒューズの腐食を防止することができる。その結果、ヒューズを含む半導体装置の配線の信頼性が向上する。
【００１１】
好ましくは、第３絶縁膜の膜厚は１μｍ以上であることが望ましい。この場合には、ヒューズを切断する際に形成される孔が、第１絶縁膜に達するのを効果的に防止することができる。
【００１６】
【発明の実施の形態】
実施の形態１
本発明の実施の形態１に係る半導体装置について図を用いて説明する。まず、図１はヒューズを備えた半導体装置の半導体チップＣ上における全体の構成の一例を示したものであり、図２はその要部を示すものである。図１および図２を参照して、半導体チップＣ上には、メインメモリセル１ａと予備のメモリセル１ｂとを有するメモリセル１が形成されている。そして、メインメモリセル１ａ内に不良メモリセルが生じた場合に、この不良メモリセルを予備メモリセル１ｂ内のメモリセルに切換えるための置換回路３が形成されている。その置換回路３のプログラムを行なうためのヒューズ部４が形成されている。ヒューズ部4 には複数のヒューズが形成されている。
【００１７】
金属配線として、２層構造を有する半導体装置におけるヒューズ付近の断面構造の一例を図３に示し、その平面構造を図４に示す。なお、図３では上層の金属配線は図示されていない。図３および図４を参照して、シリコン基板１１上に、メモリセル領域のトランジスタ（図示せず）などを覆うようにシリコン酸化膜１２が形成されている。そのシリコン酸化膜１２上には、メモリセル領域の、たとえば、キャパシタやビット線（いずれも図示せず）を覆うようにＢＰＳＧ膜１３が形成されている。ＢＰＳＧ膜では、通常熱処理によってリフローされて、ウェハ表面上の局所的な凹凸が緩和される。微細化が要求される半導体装置では、金属配線の加工精度を向上するために、金属配線の下地膜としてＢＰＳＧ膜が適用される。そのＢＰＳＧ膜１３上には、保護膜としての、少なくともリンを含まないシリコン酸化膜１４が形成されている。シリコン酸化膜１４の膜厚は約１μｍ以上であることが望ましい。
【００１８】
そのシリコン酸化膜１４上には、ヒューズ１５ａを有する金属配線１５が形成されている。この金属配線１５は、たとえば、アルミニウムなどからなる。その金属配線１５を覆うように、膜厚約０．６〜１．０μｍのシリコン酸化膜１６が形成されている。シリコン酸化膜１６上に、シリコン窒化膜などからなる膜厚約９μｍ程度のパッシベーション膜１７が形成されている。そのパッシベーション膜１７には、ヒューズ１５ａが位置する領域部分に開孔部１７ａが形成されている。これは、パッシベーション膜１７に、この開孔部１７ａが設けられていない構造では、レーザ光によってヒューズ１５ａを切断することができなくなるからである。本実施の形態に係る半導体装置は上記のように構成される。
【００１９】
従来の技術の項において説明したように、テスタ装置によってメインメモリセル１ａ中に不良のメモリセルを検出した場合には、レーザトリミング工程において、その不良のメモリセルがスペアメモリセル１ｂ中のメモリセルに置換えられる。この置換えのために、所定のヒューズが切断される。ヒューズの切断は、所定のヒューズが位置する領域にレーザ光を照射させることによって行なわれる。
【００２０】
図５に示すように、レーザ光が照射されたヒューズ１５ａは、熱により液化し、そして気化することによって爆発する。このとき、ヒューズ１５ａの爆発によって、孔１８が形成される。この場合、ヒューズ１５ａの下面には、保護膜としてのシリコン酸化膜１４が形成されている。しかも、このシリコン酸化膜１４は約１μｍ以上の膜厚を有しているため、孔１８がシリコン酸化膜１４の下面に形成されたＢＰＳＧ膜１３に達するのを阻止することができる。このようにして、ヒューズ１５ａを切断した後でも、ＢＰＳＧ膜１３が露出することはなくなる。しかも、ヒューズ１５ａを含む金属配線１５は、少なくともリンを含まないシリコン酸化膜１６によって覆われている。
【００２１】
これらのことにより、たとえ、切断されたヒューズの部分へ水分が浸入したとしても、水分とリンとが反応してリン酸が形成されるを防止できる。その結果、切断されたヒューズ１５ａ部分、ひいては、金属配線１５の腐食が進行するのを抑制することができる。また、このことにより、水分の浸入を防止するために、切断されたヒューズ１５ａ部分をさらに窒化膜などで覆う必要がなくなる。以上の結果、半導体装置における切断されたヒューズの腐食、ひいては、金属配線の腐食を効果的に防止することができ、配線の信頼性を向上することができる。
【００２２】
なお、ヒューズ１５ａの下面に形成された保護膜としてのシリコン酸化膜１４の膜厚としては、１μｍ以上の場合を例に挙げたが、この膜厚としては、ヒューズを切断する際に生じる孔の深さや水分の浸透長により、適当な膜厚を選択することが望ましい。また、金属配線としては、２層構造の場合を例に挙げたが、１層構造の場合でも同様に適用することができる。
【００２３】
実施の形態２
実施の形態１では、保護膜としてシリコン酸化膜を例に挙げた。本実施の形態では、保護膜として金属膜を含むものを例に挙げて説明する。図６は、金属配線として、３層以上の構造を有する半導体装置のヒューズ付近の断面構造を示したものである。なお、図６では、下から３層目以降の金属配線は図示されていない。
【００２４】
図６を参照して、ＢＰＳＧ膜１３上に保護膜としての金属膜１９が形成されている。この金属膜１９は、１層目の金属配線を形成する際に同じ層から同時に形成されている。しかも、金属膜１９は本来の１層目の金属配線とは電気的に絶縁され区別されている。その金属膜１９を覆うようにシリコン酸化膜１４が形成されている。そのシリコン酸化膜１４上に２層目の金属配線として、ヒューズ１５ａを有する金属配線１５が形成されている。これ以外の構成については、図３に示す半導体装置の構造と同様である。
【００２５】
上述した半導体装置では、実施の形態１において説明した効果に加えて、保護膜が金属膜１９を含むことにより、保護膜としてシリコン酸化膜のみからなる場合よりも、より薄い膜厚でもって、ヒューズを切断する際に生じる孔がＢＰＳＧ膜１３に達するのを阻止することができる。しかも、金属膜１９は、１層目の金属配線を形成する際に同時に形成されるため、新たな工程を追加することなく金属膜を形成することができる。
【００２６】
なお、ヒューズとしては、爆発させて切断する際にシリコン酸化膜などによって覆われている必要がある。このため、多層の金属配線構造では、ヒューズを有する金属配線としては、最上層より１層下の金属配線を用いることが望ましい。そして、そのヒューズを含む金属配線の下に、その金属配線より１層下の金属配線と同じ層から同時に形成された保護膜としての金属膜を配置させることが望ましい。
【００２７】
実施の形態３
実施の形態１において説明した図５に示された、切断されたヒューズ１５ａの両端に電位差が生じる場合には、たとえば、浸入した水分とヒューズ１５ａの端部のアルミニウムとの反応が促進されて、金属配線１５の腐食が進行することがある。本実施の形態では、切断されたヒューズの両端に電位差が生じるのを防止するための制御回路を備えた半導体装置について説明する。図７は、その制御回路の構成を示すブロック図である。
【００２８】
図７を参照して、制御回路は、１対の電圧検知部５ａ、５ｂ、電圧比較部６および１対の電圧印加部７ａ、７ｂを備えている。１対の電圧検知部５ａ、５ｂでは、一方の電圧検知部５ａがヒューズの一端４ａなどに電気的に接続され、他方の電圧検知部５ｂがヒューズの他端４ｂなどに電気的に接続されている。それぞれの電圧検知部５ａ、５ｂで検知された電圧の情報は、電圧比較部６へ送られる。電圧比較部６では、ヒューズの両端の電圧が比較される。ヒューズの両端に電圧差が生じる場合には、その情報が電圧印加部７ａ、７ｂへ送られて、ヒューズの両端に電圧差が生じないように適当な電圧がヒューズ端４ａ、４ｂなどに印加される。
【００２９】
上述した制御回路を備えた半導体装置では、切断されたヒューズの両端に電圧差が生じない。このことにより、たとえば、切断されたヒューズ端部のアルミニウムと水分との反応が抑制されて、金属配線の腐食が抑制される。また、従来半導体装置にこの制御回路を適用しても、リン酸などによる金属配線の腐食を効果的に抑制することができる。これらの結果、半導体装置の配線の信頼性が大幅に向上する。
【００３０】
なお、保護膜としてのシリコン酸化膜１４やヒューズを覆うシリコン酸化膜１６としては、少なくともリンを含んでいないシリコン酸化膜を例に挙げたが、水分と反応して金属配線の腐食を助長するような化合物を形成する不純物を含んでいない膜であれば、これらの膜に限られない。
【００３１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３２】
【発明の効果】
本発明の１つの局面における半導体装置によれば、第１絶縁膜とヒューズとの間に、リンを含まない第３絶縁膜のみからなる所定の膜厚の保護膜が形成されている。これにより、ヒューズが切断される際に形成される孔が、ＢＰＳＧからなる第１絶縁膜に達するのが阻止され、水分と反応して形成された酸化物が金属で構成されたヒューズの腐食を防止することができる。また、ヒューズはリンを含まない第２絶縁膜によって覆われているため、水分と反応して酸化物が形成されるのを防止でき、このことからもヒューズの腐食を防止することができる。その結果、ヒューズを含む半導体装置の配線の信頼性が向上する。
【００３３】
好ましくは、第３絶縁膜の膜厚は１μｍ以上であることが望ましい。この場合には、ヒューズを切断する際に形成される孔が、第１絶縁膜に達するのを効果的に防止することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の全体構成を示す図である。
【図２】 同実施の形態において、図１に示す半導体装置の要部の構成を示す図である。
【図３】 同実施の形態において、ヒューズ付近の断面構造を示す図である。
【図４】 同実施の形態において、ヒューズ付近の平面構造を示す図である。
【図５】 同実施の形態において、ヒューズ切断後のヒューズ付近の断面構造を示す図である。
【図６】 本発明の実施の形態２に係る半導体装置のヒューズ付近の断面構造を示す図である。
【図７】 本発明の実施の形態３に係る半導体装置の制御回路の構成を示す図である。
【図８】 従来の半導体装置のヒューズ付近の断面構造を示す図である。
【図９】 従来の半導体装置のヒューズ付近の平面構造を示す図である。
【図１０】 従来の半導体装置のヒューズ切断後のヒューズ付近の断面構造を示す図である。
【符号の説明】
１ メモリセル領域、１ａ メインメモリセル、１ｂ スペアメモリセル、３置換回路、４ ヒューズ部、４ａ、４ｂ ヒューズ端、５ａ、５ｂ 電圧検知部、６ 電圧比較部、７ａ、７ｂ 電圧印加部、１１ シリコン基板、１２、１４、１６ シリコン酸化膜、１３ ＢＰＳＧ膜、１５ 金属配線、１５ａ ヒューズ、１７ パッシベーション膜、１７ａ 開孔部、１８ 孔、１９ 金属膜。
Claims (2)
- 主表面を有する半導体基板と、
前記半導体基板の主表面上に形成された、ＢＰＳＧからなる第１絶縁膜と、
前記第１絶縁膜上に形成された、金属で構成されたヒューズと、
前記ヒューズを覆うように形成された、リンを含まない第２絶縁膜と、
前記第１絶縁膜と前記ヒューズとの間に介在し、前記ヒューズを切断する際に形成された孔が前記第１絶縁膜に達するのを阻止する所定の膜厚の保護膜と
を備え、
前記保護膜は、リンを含まない第３絶縁膜のみからなる、半導体装置。 - 前記第３絶縁膜の膜厚は１μｍ以上である、請求項１記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19058398A JP4397060B2 (ja) | 1998-07-06 | 1998-07-06 | 半導体装置 |
| US09/213,288 US6339250B1 (en) | 1998-07-06 | 1998-12-17 | Semiconductor device |
| DE19903208A DE19903208C2 (de) | 1998-07-06 | 1999-01-27 | Halbleitervorrichtung mit einer korrosionsbeständigen Sicherung und Halbleitervorrichtung mit einer Spannungserfassungseinheit bzw. Spannungsanlegeeinheit an eine Sicherung |
| TW088101484A TW415037B (en) | 1998-07-06 | 1999-02-01 | Fused semiconductor device |
| KR1019990007265A KR20000011188A (ko) | 1998-07-06 | 1999-03-05 | 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19058398A JP4397060B2 (ja) | 1998-07-06 | 1998-07-06 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000021990A JP2000021990A (ja) | 2000-01-21 |
| JP4397060B2 true JP4397060B2 (ja) | 2010-01-13 |
Family
ID=16260487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19058398A Expired - Fee Related JP4397060B2 (ja) | 1998-07-06 | 1998-07-06 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6339250B1 (ja) |
| JP (1) | JP4397060B2 (ja) |
| KR (1) | KR20000011188A (ja) |
| DE (1) | DE19903208C2 (ja) |
| TW (1) | TW415037B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100408417B1 (ko) * | 2001-10-30 | 2003-12-06 | 삼성전자주식회사 | 반도체 칩의 퓨즈박스 보호를 위한 웨이퍼 처리 방법 |
| US6876058B1 (en) | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| KR100607202B1 (ko) * | 2005-01-28 | 2006-08-01 | 삼성전자주식회사 | 반도체소자의 퓨즈영역 및 그 제조방법 |
| KR100776156B1 (ko) * | 2006-08-31 | 2007-11-15 | 동부일렉트로닉스 주식회사 | 씨모스 이미지센서의 제조방법 |
| CN107785420B (zh) * | 2016-08-29 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN106876326B (zh) * | 2017-02-14 | 2021-04-23 | 上海华虹宏力半导体制造有限公司 | 具有激光熔丝的集成电路及其形成方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6053048A (ja) | 1983-09-02 | 1985-03-26 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6076140A (ja) * | 1983-09-30 | 1985-04-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6084835A (ja) | 1983-10-17 | 1985-05-14 | Hitachi Ltd | ヒユ−ズ処理方法 |
| JPS6122650A (ja) | 1984-07-11 | 1986-01-31 | Hitachi Ltd | 欠陥救済方法および装置 |
| JPH0617636B2 (ja) | 1987-07-30 | 1994-03-09 | ジャストジャパン株式会社 | 組立式立体駐車場 |
| JPH01133333A (ja) * | 1987-11-18 | 1989-05-25 | Mitsubishi Electric Corp | 冗長回路付き半導体装置 |
| JPH0541481A (ja) | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体集積回路 |
| JPH0684835A (ja) * | 1992-09-02 | 1994-03-25 | Kawasaki Steel Corp | 表面処理方法及びその装置 |
| JPH06122650A (ja) * | 1992-10-13 | 1994-05-06 | Kawaken Fine Chem Co Ltd | ３，３′，４，４′−ビフェニルテトラカルボン酸の製造方法 |
| JPH07153910A (ja) | 1993-11-30 | 1995-06-16 | Sony Corp | 半導体基板上の絶縁構造 |
| JP2713178B2 (ja) * | 1994-08-01 | 1998-02-16 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP4097303B2 (ja) | 1996-03-05 | 2008-06-11 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
| US5712206A (en) * | 1996-03-20 | 1998-01-27 | Vanguard International Semiconductor Corporation | Method of forming moisture barrier layers for integrated circuit applications |
-
1998
- 1998-07-06 JP JP19058398A patent/JP4397060B2/ja not_active Expired - Fee Related
- 1998-12-17 US US09/213,288 patent/US6339250B1/en not_active Expired - Lifetime
-
1999
- 1999-01-27 DE DE19903208A patent/DE19903208C2/de not_active Expired - Fee Related
- 1999-02-01 TW TW088101484A patent/TW415037B/zh not_active IP Right Cessation
- 1999-03-05 KR KR1019990007265A patent/KR20000011188A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6339250B1 (en) | 2002-01-15 |
| TW415037B (en) | 2000-12-11 |
| KR20000011188A (ko) | 2000-02-25 |
| JP2000021990A (ja) | 2000-01-21 |
| DE19903208A1 (de) | 2000-01-20 |
| DE19903208C2 (de) | 2001-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5844295A (en) | Semiconductor device having a fuse and an improved moisture resistance | |
| US7981732B2 (en) | Programming of laser fuse | |
| JP4673557B2 (ja) | 半導体装置およびその製造方法 | |
| JP3968045B2 (ja) | ヒューズ溶断損傷から保護するための隣接ヒューズ間のクラック止めを含むヒューズ構造 | |
| US7999382B2 (en) | Semiconductor device and fabrication method for the same | |
| JPH1197542A (ja) | 半導体装置およびその製造方法 | |
| JP4397060B2 (ja) | 半導体装置 | |
| US7361967B2 (en) | Semiconductor device with fuse wires and connection wires | |
| US6579734B2 (en) | Wire bonding method | |
| US6004834A (en) | Method of manufacturing semiconductor device having a fuse | |
| JP2003209173A (ja) | 半導体装置 | |
| JP4083441B2 (ja) | ヒューズを備えた半導体装置及びヒューズ切断方法 | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| US6638795B2 (en) | Semiconductor device and method of fabricating the same | |
| JP3347057B2 (ja) | 半導体装置 | |
| JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09172087A (ja) | 半導体装置 | |
| JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH1187514A (ja) | 半導体集積回路装置およびその製造方法 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices | |
| JPS59163859A (ja) | 半導体装置の製造方法 | |
| JP2000223574A (ja) | 半導体装置およびその再生方法 | |
| KR20110022240A (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JPS6038836A (ja) | 半導体装置 | |
| KR20100073422A (ko) | 퓨즈부를 구비하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050701 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091013 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |