KR20100073422A - 퓨즈부를 구비하는 반도체 장치 - Google Patents
퓨즈부를 구비하는 반도체 장치 Download PDFInfo
- Publication number
- KR20100073422A KR20100073422A KR1020080132090A KR20080132090A KR20100073422A KR 20100073422 A KR20100073422 A KR 20100073422A KR 1020080132090 A KR1020080132090 A KR 1020080132090A KR 20080132090 A KR20080132090 A KR 20080132090A KR 20100073422 A KR20100073422 A KR 20100073422A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- semiconductor device
- fuses
- fuse box
- box
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 퓨즈부(Fuse part)를 구비하는 반도체 장치에 관한 것으로, 본 발명의 반도체 장치 퓨즈부는 퓨즈박스 및 제1방향으로 소정 간격을 갖도록 나란히 배치되고, 상기 제1방향과 직교하는 제2방향으로 어느 한쪽의 상기 퓨즈박스 측벽에만 접하도록 지그재그로 배치된 퓨즈를 포함하고 있으며, 상술한 본 발명에 따르면, 복수의 퓨즈를 제2방향으로 어느 한쪽의 퓨즈박스 측벽에만 접하도록 지그재그로 배치함으로써, 퓨즈 블로잉 공정시 발생된 도전성잔류물이 퓨즈박스의 측벽이 부착되더라도 인접한 퓨즈 사이에 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.
퓨즈, 블로잉, 쇼트
Description
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 퓨즈부(Fuse part)를 구비하는 반도체 장치에 관한 것이다.
반도체 메모리 장치에서 수많은 셀 중 어느 한 개라도 결함(fail)이 있으면 메모리로서 기능을 수행하지 못하므로 불량품으로 처리된다. 그러나, 반도체 메모리 장치 내의 일부 셀에만 결함이 발생하였는데도 불구하고 반도체 메모리 장치 전체를 불량품으로 폐기하는 것을 수율(yield) 측면에서 비효율적인 처리방법이다. 따라서, 현재는 반도체 메모리 장치 내에 미리 마련해둔 리던던시 셀(redundancy cell)을 이용하여 불량 셀을 대체하여 전체 반도체 메모리 장치를 되살려 주는 방식으로 수율 향상을 도모하고 있다.
상술한 리페어 공정을 수행하기 위하여 반도체 메모리 장치는 퓨즈의 연결 상태에 따라 불량 셀의 어드레스 정보를 저장하는 퓨즈부를 구비한다.
도 1은 종래기술에 따른 반도체 장치의 퓨즈부를 도시한 평면도이고, 도 2는 종래기술에 따른 반도체 장치의 문제점을 나타낸 이미지이다.
도 1에 도시된 바와 같이, 종래기술에 따른 반도체 장치의 퓨즈부는 소정의 하부 구조물이 형성된 기판상에 제1방향으로 소정 간격을 갖도록 나란히 복수의 퓨즈(100)가 배치되고, 퓨즈(100)를 덮는 절연막(120)에 형성되고 퓨즈(100) 일부를 노출시키는 퓨즈박스(110)를 포함한다. 이때, 퓨즈(100)는 제1방향과 직교하는 제2방향의 퓨즈박스(110) 양측벽과 접하도록 배치된다.
리페어 공정시, 퓨즈박스(110)를 통해 노출된 퓨즈(100)에 레이저를 조사하여 퓨즈(100)를 컷팅(cutting)하는 퓨즈 블로잉(fuse blowing)방식을 사용한다.
하지만, 종래기술은 퓨즈 블로잉 방식을 사용한 리페어 공정시, 퓨즈(100)에 조사된 레이저에 의해 폭발하듯이 퓨즈(100)를 기화시켜 절단하게 된다. 이때, 레이저에 의한 퓨즈(100)의 폭발성 기화의 영향으로 퓨즈박스(110) 측벽에 도전성잔류물(R)이 부착되고, 퓨즈박스(110) 측벽에 부착된 도전성잔류물(R)에 의해 인접한 퓨즈(100) 사이에 쇼트가 발생하는 문제점이 있다(도 1 및 도 2의 도면부호 'A' 참조). 이러한, 퓨즈불량은 대체하고자 하는 불량셀을 정상적으로 대체시키지 못하는 문제를 야기하여 반도체 장치 수율(yield) 저하의 원인으로 작용한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 퓨즈박스 측벽에 부착된 도전성잔류물로 인해 인접한 퓨즈 사이에 쇼트가 발생하는 것을 방지할 수 있는 반도체 장치의 퓨즈부를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체 장치 퓨즈부는 퓨즈박스 및 제1방향으로 소정 간격을 갖도록 나란히 배치되고, 상기 제1방향과 직교하는 제2방향으로 어느 한쪽의 상기 퓨즈박스 측벽에만 접하도록 지그재그로 배치된 퓨즈를 포함한다. 또한, 상기 퓨즈박스는, 상기 제2방향으로 상기 퓨즈와 접하지 않는 상기 퓨즈박스의 측벽이 상기 퓨즈박스의 외측방향으로 돌출될 수 있다.
상기 제2방향으로 상기 퓨즈박스의 일측 측벽에 접하는 상기 퓨즈와 인접한 상기 퓨즈들은 상기 퓨즈박스의 타측 측벽에 접할 수 있다.
상기 퓨즈는 금속배선을 포함할 수 있다. 구체적으로, 다층의 금속배선을 구비하는 반도체 장치에서, 상기 퓨즈는 최상층 바로 아래의 금속배선 또는 최하층 금속배선일 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 복수의 퓨즈를 제2방향 으로 어느 한쪽의 퓨즈박스 측벽에만 접하도록 지그재그로 배치함으로써, 퓨즈 블로잉 공정시 발생된 도전성잔류물이 퓨즈박스의 측벽이 부착되더라도 인접한 퓨즈 사이에 쇼트가 발생하는 것을 방지할 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술한 본 발명은 퓨즈(Fuse) 및 퓨즈박스(Fuse box)를 구비하는 반도체 장치의 퓨즈부(Fuse part)에서 블로잉 방식을 사용한 리페어 공정시 발생된 도전성잔류물에 의해 인접한 퓨즈 사이에 쇼트가 발생하는 것을 방지할 수 있는 반도체 장치의 퓨즈부를 제공한다. 이를 위해 본 발명은 퓨즈를 어느 한쪽의 퓨즈박스 측벽에만 접하도록 지그재그로 배치하는 것을 기술적 원리로 한다.
도 3a는 본 발명의 제1실시예에 따른 반도체 장치의 퓨즈부를 도시한 평면도이고, 도 3b는 도 3a에 도시된 A-A'절취선을 따라 도시한 단면도이다.
도 3a 및 도 3b에 도시된 바와 같이, 소정의 구조물이 형성된 기판(201) 상에 형성된 복수의 퓨즈(204), 퓨즈(204)를 덮는 절연막(202), 절연막(202)에 형성되고 퓨즈(204)를 일부 노출시키는 퓨즈박스(203) 및 기판(201)에 형성된 소정의 구조물과 퓨즈(204) 사이를 연결하는 플러그(205)를 포함한다.
여기서, 본 발명의 퓨즈(204)는 제1방향으로 소정 간격을 갖도록 나란히 배 치되고, 제1방향과 직교하는 제2방향으로 어느 한쪽의 퓨즈박스(203) 측벽에만 접하도록 지그재그로 배치된 것을 특징으로 한다. 즉, 제2방향의 퓨즈박스(203)의 일측 측벽에 접하는 퓨즈(204) 양측으로 인접한 퓨즈(204)들은 제2방향의 퓨즈박스(203)의 타측 측벽에 접하도록 형성하는 것을 특징으로 한다.
또한, 퓨즈(204)는 금속물질막을 포함할 수 있다. 즉, 퓨즈(204)는 금속막, 도전성 금속질화막, 도전성 금속산화막 및 금속실리사이드막으로 이루어진 그룹으로부터 선택된 어느 하나 또는 이들이 적층된 적층막일 수 있다. 금속막은 텅스텐(W), 알루미늄(Al), 티타늄(Ti)등을 사용할 수 있다. 도전성 금속질화막으로는 티타늄질화막(TiN), 도전성 금속산화막으로는 이리듐산화막(IrO2), 금속실리사이드막으로는 텅스텐실리사이드(WSi), 티타늄실리사이드(TiSi) 등을 사용할 수 있다.
예컨대, 퓨즈(204)는 금속배선을 사용하여 형성할 수 있다. 이때, 퓨즈(204)는 다층의 금속배선을 구비하는 반도체 장치에서 최상층 바로 아래의 금속배선 또는 최하층 금속배선일 수 있다. 구체적으로, TLM(Triple Layers of Metal) 구조의 금속배선 즉, 제1, 제2 및 제3금속배선을 구비하는 반도체 장치의 경우에 퓨즈(204)는 제2금속배선 또는 제1금속배선일 수 있으며, 플러그(205)는 제1금속배선과 제2금속배선을 연결하거나, 또는 제1금속배선과 기판(201)에 형성된 소정의 구조물 사이를 연결하는 역할을 수행한다. 이때, 플러그(205)는 퓨즈(204)로 사용되는 금속배선의 양끝단에 접할 수 있다.
이와 같이, 본 발명은 제2방향의 퓨즈박스(203) 측벽에 지그재그로 접하도록 퓨즈(204)를 배치함으로써, 퓨즈 블로잉 방식을 사용한 리페어 공정시 도전성잔류물(R)이 퓨즈박스(203)의 측벽에 부착되더라도 인접한 퓨즈(204) 사이에 쇼트가 발생하는 것을 방지할 수 있다.
도 4는 본 발명의 제2실시예에 따른 반도체 장치의 퓨즈부를 도시한 평면도이다. 여기서는, 설명의 편의를 위하여 제1실시예에 동일한 부분에 대해서는 자세한 설명을 생략하고, 제1실시예와의 차이점을 중심으로 설명한다.
도 4에 도시된 바와 같이, 퓨즈(204)는 제1방향으로 소정 간격을 갖도록 나란히 배치되고, 제1방향과 직교하는 제2방향으로 어느 한쪽의 퓨즈박스(203) 측벽에만 접하도록 지그재그로 배치된 것을 특징으로 한다. 즉, 제2방향의 퓨즈박스(203)의 일측 측벽에 접하는 퓨즈(204) 양측으로 인접한 퓨즈(204)들은 제2방향의 퓨즈박스(203)의 타측 측벽에 접하도록 형성하는 것을 특징으로 한다.
여기서, 본 발명의 제2실시예에 따른 퓨즈박스(203)는 퓨즈(204)와 접하지 않는 퓨즈박스(203)의 측벽이 퓨즈박스(203)의 외측방향으로 돌출된 것을 특징으로 한다.
이를 통하여, 퓨즈 블로잉 방식을 사용한 리페어 공정시 도전성잔류물(R)이 퓨즈박스(203)의 측벽에 부착되더라도 본 발명의 제1실시예보다 효과적으로 인접한 퓨즈(204) 사이에 쇼트가 발생하는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 반도체 장치의 퓨즈부를 도시한 평면도.
도 2는 종래기술에 따른 반도체 장치의 문제점을 나타낸 이미지.
도 3a는 본 발명의 제1실시예에 따른 반도체 장치의 퓨즈부를 도시한 평면도.
도 3b는 도 3a에 도시된 A-A'절취선을 따라 도시한 단면도.
도 4는 본 발명의 제2실시예에 따른 반도체 장치의 퓨즈부를 도시한 평면도.
*도면 주요 부분에 대한 부호 설명*
201 : 기판 202 : 절연막
203 : 퓨즈박스 204 : 퓨즈
205 : 플러그
Claims (5)
- 퓨즈박스; 및제1방향으로 소정 간격을 갖도록 나란히 배치되고, 상기 제1방향과 직교하는 제2방향으로 어느 한쪽의 상기 퓨즈박스 측벽에만 접하도록 지그재그로 배치된 퓨즈를 포함하는 반도체 장치의 퓨즈부.
- 제1항에 있어서,상기 퓨즈박스는,상기 제2방향으로 상기 퓨즈와 접하지 않는 상기 퓨즈박스의 측벽이 상기 퓨즈박스의 외측방향으로 돌출된 반도체 장치의 퓨즈부.
- 제1항 또는 제2항에 있어서,상기 제2방향으로 상기 퓨즈박스의 일측 측벽에 접하는 상기 퓨즈와 인접한 상기 퓨즈들은 상기 퓨즈박스의 타측 측벽에 접하는 반도체 장치의 퓨즈부.
- 제1항에 있어서,상기 퓨즈는 금속배선을 포함하는 반도체 장치의 퓨즈부.
- 제1항에 있어서,다층의 금속배선을 구비하는 반도체 장치에서,상기 퓨즈는 최상층 바로 아래의 금속배선 또는 최하층 금속배선인 반도체 장치의 퓨즈부.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080132090A KR20100073422A (ko) | 2008-12-23 | 2008-12-23 | 퓨즈부를 구비하는 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080132090A KR20100073422A (ko) | 2008-12-23 | 2008-12-23 | 퓨즈부를 구비하는 반도체 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100073422A true KR20100073422A (ko) | 2010-07-01 |
Family
ID=42636390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080132090A KR20100073422A (ko) | 2008-12-23 | 2008-12-23 | 퓨즈부를 구비하는 반도체 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100073422A (ko) |
-
2008
- 2008-12-23 KR KR1020080132090A patent/KR20100073422A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI299899B (en) | Semiconductor devices | |
| KR100972917B1 (ko) | 반도체 소자 및 그 형성방법 | |
| US20060017153A1 (en) | Interconnections of semiconductor device and method of forming the same | |
| US6876057B2 (en) | Semiconductor devices including fuses and dummy fuses | |
| US6531757B2 (en) | Semiconductor device fuse box with fuses of uniform depth | |
| KR100745910B1 (ko) | 반도체 소자의 퓨즈 형성방법 | |
| US7361967B2 (en) | Semiconductor device with fuse wires and connection wires | |
| US8642399B2 (en) | Fuse of semiconductor device and method of forming the same | |
| JP2003209173A (ja) | 半導体装置 | |
| US7928532B2 (en) | Fuse box including a guard ring electrically connected to the fuse pattern and method of forming the same | |
| KR100332456B1 (ko) | 퓨즈를 갖는 반도체 소자 및 그 제조방법 | |
| JP3347057B2 (ja) | 半導体装置 | |
| KR20100073422A (ko) | 퓨즈부를 구비하는 반도체 장치 | |
| JP2011049252A (ja) | 半導体装置およびその製造方法 | |
| US8860175B2 (en) | Fuse of semiconductor device and method for forming the same | |
| US20060226508A1 (en) | Semiconductor device having patterns for protecting fuses and method of fabricating the semiconductor device | |
| KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JP2009200197A (ja) | 半導体装置及びその製造方法 | |
| KR20100074715A (ko) | 반도체 소자의 멜팅 퓨즈 및 그 제조 방법 | |
| KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| JP2002353311A (ja) | 半導体装置、フューズの切断方法 | |
| CN113394195B (zh) | 半导体结构及其形成方法、熔丝阵列 | |
| KR100578224B1 (ko) | 반도체 메모리 장치의 제조방법 | |
| KR20090070826A (ko) | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 | |
| KR100861305B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |