KR20090070826A - 퓨즈를 구비한 반도체 소자 및 그 제조 방법 - Google Patents

퓨즈를 구비한 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20090070826A
KR20090070826A KR1020070138962A KR20070138962A KR20090070826A KR 20090070826 A KR20090070826 A KR 20090070826A KR 1020070138962 A KR1020070138962 A KR 1020070138962A KR 20070138962 A KR20070138962 A KR 20070138962A KR 20090070826 A KR20090070826 A KR 20090070826A
Authority
KR
South Korea
Prior art keywords
fuse
polysilicon
semiconductor device
forming
insulating film
Prior art date
Application number
KR1020070138962A
Other languages
English (en)
Inventor
김범석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138962A priority Critical patent/KR20090070826A/ko
Priority to US12/163,383 priority patent/US7923307B2/en
Priority to US12/163,369 priority patent/US20090166802A1/en
Publication of KR20090070826A publication Critical patent/KR20090070826A/ko
Priority to US13/040,808 priority patent/US20110147886A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 퓨즈를 구비한 반도체 소자 및 그 제조 방법에 관한 것으로, 본 발명의 퓨즈를 구비한 반도체 소자의 제조 방법은, 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 금속 콘택 형성을 위한 폴리실리콘 하드마스크를 형성하는 단계; 상기 폴리실리콘 하드마스크 상에 퓨즈 형성을 위한 제1 마스크 패턴을 형성하는 단계; 및 상기 제1 마스크 패턴에 의하여 드러나는 상기 폴리실리콘 하드마스크를 제거하여 상기 폴리실리콘 하드마스크의 일부로 이루어지는 폴리실리콘 퓨즈를 형성하는 단계를 포함하고, 상술한 본 발명에 의한 퓨즈를 구비한 반도체 소자 및 그 제조 방법은, 금속 콘택 형성시 사용되는 폴리실리콘 하드마스크를 이용하여 퓨즈를 형성함으로써, 금속 배선과 동일층 상에 위치하면서 폴리실리콘의 단일 물질로 이루어진 퓨즈를 형성하여 퓨즈 박스 형성 공정 및 리페어 공정을 용이하게 할 수 있고, 아울러 퓨즈의 가장자리를 식각하거나 또는 이에 이온주입을 수행하여 퓨즈의 가장자리 저항을 증가시킴으로써 리페어 공정시 퓨즈 중앙에 에너지를 집중시켜 안정적인 퓨즈 블로잉을 수행할 수 있다.
퓨즈, 금속 콘택, 폴리실리콘 하드마스크, 폴리실리콘 퓨즈, 리페어 공정

Description

퓨즈를 구비한 반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH FUSE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 퓨즈를 구비한 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 소자는 기판 상에 설정된 회로 패턴을 반복적으로 형성하여 집적 회로를 갖는 셀(cell)들을 형성하는 패브리케이션(fabrication:FAB) 공정과, 셀들이 형성된 기판을 칩(chip) 단위로 패키징(packaging)하는 어셈블리(assembly) 공정에 의하여 제조된다. 또한, 패브리케이션 공정과 어셈블리 공정 사이에는 기판 상에 형성된 셀들의 전기적 특성을 검사하는 공정(electrical die sorting:EDS)이 수행된다.
여기서, 각 셀들의 전기적 특성을 검사하는 공정을 통하여 불량 셀이 선별될 수 있다. 선별된 불량 셀들은 리페어(repair) 공정을 통하여 미리 제작된 리던던시 셀(redundancy cell)로 대체되므로 칩의 정상적인 동작을 가능하게 하여 반도체 메 모리 소자의 수율을 향상시킬 수 있다.
이러한 리페어 공정은 불량 셀에 연결된 배선 부분에 레이저 빔을 조사하여 단선시키는 퓨즈 블로잉(fuse blowing) 방식으로 수행된다. 이때, 레이저 빔에 의하여 끊어지는 배선을 퓨즈(fuse)라 하며, 이를 둘러싸는 부분을 퓨즈부라 한다. 좀더 상세하게 퓨즈부는, 퓨즈와, 상기 퓨즈 상부의 절연막과, 상기 절연막의 일부 식각으로 형성되는 퓨즈 박스를 포함하며, 이 퓨즈 박스를 통하여 레이저 빔이 조사되어 퓨즈가 끊어질 수 있다. 이때, 레이저 빔의 의한 퓨즈 컷팅을 성공적으로 수행하기 위해서는 상기 퓨즈 박스에 의하여 상기 퓨즈 상부에 잔류하는 절연막의 두께(Rox)를 적절히 조절하는 것이 필요하다. 즉, 퓨즈 상부에 잔류하는 절연막 두께가 지나치게 큰 경우에는 퓨즈의 폭발력이 지나치게 커져서 인접 퓨즈에 어택(attack)을 가하거나 퓨즈 하부의 기판에 크랙(crack)을 초래하는 등의 문제점이 발생한다. 반면, 퓨즈 상부에 잔류하는 절연막 두께가 지나치게 작은 경우에는 퓨즈가 컷팅되지 않는 문제점이 발생한다.
종래에 퓨즈는 셀 영역에 형성되는 캐패시터의 폴리실리콘 플레이트 전극을 이용하여 형성되었다. 그러나, 최근 반도체 소자의 집적도 증가 및 전기적 특성 확보 요구에 따라 금속 배선 형성 공정이 2층 금속 배선에서 3층 금속 배선으로 변화하면서, 폴리실리콘 플레이트 전극을 이용하여 형성된 퓨즈를 구비하는 퓨즈부 형성 과정에 있어서의 식각 타겟이 증가하게 되었다. 이는 퓨즈부 형성 과정에 있어서, 식각 시간을 증가시키는 문제점 및 높은 단차로 인하여 퓨즈 상부의 잔류 절연막 두께(Rox)를 제어하기 어려운 문제점 등을 초래한다.
이러한 문제점을 해결하기 위하여 최근에는 금속 배선을 이용하여 퓨즈를 형성하고 있다. 금속 배선을 이용하여 형성된 퓨즈(이하, 금속 퓨즈)는, 폴리실리콘 플레이트 전극을 이용하여 형성된 퓨즈에 비하여 상부에 위치하기 때문에 퓨즈 박스 형성을 위한 절연막의 식각시 식각 타겟이 감소하는 장점이 있다.
그러나, 금속 퓨즈는 폴리실리콘 퓨즈에 비하여 낮은 저항을 갖기 때문에 금속 퓨즈 상부의 잔류 절연막 두께(Rox)는 폴리실리콘 퓨즈 상부의 잔류 절연막 두께(Rox)보다 작은 값을 가질 것이 요구된다. 즉, 폴리실리콘 퓨즈를 이용하는 경우에 비하여 금속 퓨즈 상부의 잔류 절연막 두께(Rox)의 범위가 더 작기 때문에, 퓨즈 박스 형성 공정시 식각을 조절하기 어렵고 반도체 소자의 양산성에 문제를 초래할 수 있다.
또한, 금속 배선 및 이를 이용하여 형성되는 금속 퓨즈는 폴리실리콘 퓨즈와 같이 단일 물질로 이루어지는 것이 아니라 일반적으로 금속(예를 들어, Al) 및 그 상하부에 장벽 금속막으로서 TiN 등이 존재하는 구조를 갖기 때문에(즉, TiN/Al/TiN의 구조를 가짐), 레이저 빔에 의한 퓨즈 컷팅시 불량이 발생할 가능성이 증가한다. 이는, 금속 퓨즈 하부의 장벽 금속막이 금속 식각 과정에서 돌출되는 형상으로 식각되는 경우가 많고 이 부분에는 후속 퓨즈 블로잉시 에너지가 충분히 전달되지 않아서 찌꺼기로 남을 수 있기 때문이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 금속 콘택 형성시 사용되는 폴리실리콘 하드마스크를 이용하여 퓨즈를 형성함으로써, 금속 배선과 동일층 상에 위치하면서 폴리실리콘의 단일 물질로 이루어진 퓨즈를 형성하여 퓨즈 박스 형성 공정 및 리페어 공정을 용이하게 할 수 있고, 아울러 퓨즈의 가장자리를 식각하거나 또는 이에 이온주입을 수행하여 퓨즈의 가장자리 저항을 증가시킴으로써 리페어 공정시 퓨즈 중앙에 에너지를 집중시켜 안정적인 퓨즈 블로잉을 수행할 수 있는 퓨즈를 구비한 반도체 소자 및 그 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 퓨즈를 구비한 반도체 소자의 제조 방법은, 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 금속 콘택 형성을 위한 폴리실리콘 하드마스크를 형성하는 단계; 상기 폴리실리콘 하드마스크 상에 퓨즈 형성을 위한 제1 마스크 패턴을 형성하는 단계; 및 상기 제1 마스크 패턴에 의하여 드러나는 상기 폴리실리콘 하드마스크를 제거하여 상기 폴리실리콘 하드마스크의 일부로 이루어지는 폴리실리콘 퓨즈를 형성하는 단계를 포함한다.
상기 과제를 해결하기 위한 본 발명의 퓨즈를 구비한 반도체 소자는, 자신의 상부에 층간 절연막을 구비하는 기판; 상기 층간 절연막 상에서 금속 콘택 형성을 위한 폴리실리콘 하드마스크를 이용하여 형성되는 폴리실리콘 퓨즈; 상기 폴리실리콘 퓨즈를 덮는 절연막; 및 상기 절연막 내에 구비되어 상기 폴리실리콘 퓨즈 상부의 상기 절연막을 소정 두께 잔류시키면서 상기 폴리실리콘 퓨즈의 중앙부를 오픈시키도록 형성되는 퓨즈 박스를 포함한다.
상기 과제를 해결하기 위한 본 발명의 또다른 퓨즈를 구비한 반도체 소자의 제조 방법은, 기판 상에 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 퓨즈를 형성하는 단계; 상기 퓨즈 상부에 퓨즈 박스 예정 영역 이외의 상기 퓨즈의 가장자리를 노출시키는 마스크 패턴을 형성하는 단계; 및 상기 마스크 패턴에 의하여 노출되는 상기 퓨즈 가장자리를 소정 깊이 식각하거나 또는 상기 퓨즈 가장자리에 저항을 증가시키기 위한 이온주입을 수행하는 단계를 포함한다.
상기 과제를 해결하기 위한 본 발명의 또다른 퓨즈를 구비한 반도체 소자는, 자신의 상부에 층간 절연막을 구비하는 기판; 상기 층간 절연막 상의 퓨즈; 상기 퓨즈를 덮는 절연막; 및 상기 절연막 내에 구비되어 상기 퓨즈 상부의 상기 절연막을 소정 두께 잔류시키면서 상기 퓨즈의 중앙부를 오픈시키도록 형성되는 퓨즈 박스를 포함하되, 상기 퓨즈 박스에 의하여 오픈되지 않는 상기 퓨즈의 가장자리는, 상기 퓨즈의 중앙부에 비하여 낮은 두께를 갖거나 또는 상기 퓨즈의 중앙부에 비하여 높은 저항의 이온 주입 영역을 갖는다.
상술한 본 발명에 의한 퓨즈를 구비한 반도체 소자 및 그 제조 방법은, 금속 콘택 형성시 사용되는 폴리실리콘 하드마스크를 이용하여 퓨즈를 형성함으로써, 금속 배선과 동일층 상에 위치하면서 폴리실리콘의 단일 물질로 이루어진 퓨즈를 형성하여 퓨즈 박스 형성 공정 및 리페어 공정을 용이하게 할 수 있고, 아울러 퓨즈의 가장자리를 식각하거나 또는 이에 이온주입을 수행하여 퓨즈의 가장자리 저항을 증가시킴으로써 리페어 공정시 퓨즈 중앙에 에너지를 집중시켜 안정적인 퓨즈 블로잉을 수행할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1a 내지 도1i는 본 발명의 일실시예에 따른 퓨즈를 구비한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도1a에 도시된 바와 같이, 소정의 하부 구조물을 갖는 기판(미도시됨) 상에 층간 절연막(11)을 형성한다. 이때, 층간 절연막(11)은 산화물 계열의 박막으로 이루어지는 것이 바람직하다.
이어서, 층간 절연막(11) 상에 후속 제1 금속 콘택 형성 공정시 식각 베리어로 작용하는 하드마스크용 폴리실리콘막(12)을 형성한다. 이와 같이 하드마스크용 폴리실리콘막(12)을 이용하는 것은, 후속 제1 금속 콘택이 층간 절연막(11)을 관통하여 형성되는데 이 층간 절연막(11)은 셀 영역에 형성된 캐패시터(미도시됨)를 덮 도록 형성되는 것으로서 매우 큰 두께를 갖기 때문이다. 따라서, 포토레지스트 패턴만을 이용하여서는 층간 절연막(11)을 관통하는 제1 금속 콘택 형성을 위한 식각시 식각 마진을 확보하는 것이 어렵기 때문에, 포토레지스트 패턴 하부에 이러한 하드마스크를 개재시켜 식각을 수행하여야 한다.
이때, 하드마스크로 본 명세서에서는 폴리실리콘막(12)을 이용한다. 이는 하드마스크용 폴리실리콘막(12)을 제1 금속 콘택 형성시의 식각 베리어로 작용하게 할 뿐만 아니라, 하드마스크용 폴리실리콘막(12)을 이용하여 후속 퓨즈를 형성하기 때문이다.
이어서, 하드마스크용 폴리실리콘막(12) 상부에 제1 금속 콘택 형성을 위한 제1 포토레지스트 패턴(13)을 형성한다.
도1b에 도시된 바와 같이, 제1 포토레지스트 패턴(13)을 식각 베리어로 하드마스크용 폴리실리콘막(12)을 식각하여 제1 금속 콘택이 형성될 영역을 노출시키는 폴리실리콘막 패턴(12a)을 형성한 후, 제1 포토레지스트 패턴(13)을 제거한다.
이어서, 폴리실리콘막 패턴(12a) 상에 퓨즈가 형성될 부분을 덮는 제2 포토레지스트 패턴(14)을 형성한다.
도1c에 도시된 바와 같이, 폴리실리콘막 패턴(12a)을 식각 베리어로 드러난 층간 절연막(11)을 식각함으로써 층간 절연막(11)을 관통하여 기판의 소정 부분을 노출시키는 콘택홀을 형성한다. 이때, 폴리실리콘막 패턴(12a)이 소정 정도 손실될 수 있으나, 제2 포토레지스트 패턴(14) 하부의 폴리실리콘막 패턴(12a)은 보호된다.
이어서, 제2 포토레지스트 패턴(14) 하부의 폴리실리콘막 패턴(12a)을 제외하고, 잔류하는 폴리실리콘막 패턴(12a)을 식각하여 제거한다. 그 결과, 퓨즈가 형성될 부분에만 폴리실리콘막 패턴(12a)이 잔류하여 퓨즈를 형성하게 되며, 이를 이하, 폴리실리콘 퓨즈(12b)라 한다.
이어서, 제2 포토레지스트 패턴(14)을 제거한 후, 콘택홀을 충분히 매립하도록 결과물의 전면에 콘택용 도전막(15)을 형성한다. 이때, 콘택용 도전막(15)은 TiN와 같은 장벽 금속막 및 텅스텐막을 포함할 수 있다.
도1d에 도시된 바와 같이, 층간 절연막(11)이 드러날 때까지 콘택용 도전막(15)을 에치백(etch back)하여 콘택홀 내부에 매립시킴으로써 제1 금속 콘택(15a)을 형성한다. 이때, 폴리실리콘 퓨즈(12b)의 측벽에 콘택용 도전막(15)이 스페이서 형태로 잔류하게 될 수 있으나, 이는 후속 금속 배선 형성을 위한 식각 과정에서 제거될 수 있다.
도1e에 도시된 바와 같이, 제1 금속 콘택(15a) 및 폴리실리콘 퓨즈(12b)를 포함하는 결과물의 전면에 금속 배선 형성을 위한 금속막(16)을 형성한다. 이때, 금속막(16)은 Al을 포함하는 것이 바람직하며, 후속 평탄화 공정을 위하여 금속막(16)의 두께는 폴리실리콘 퓨즈(12b)의 두께보다 작은 것이 바람직하다.
도1f에 도시된 바와 같이, 폴리실리콘 퓨즈(12b)가 드러나면서 금속막(16)과 평탄화되도록 평탄화 공정(예를 들어, CMP)을 수행한 후, 평탄화된 결과물 상에 금속 배선 형성을 위한 제3 포토레지스트 패턴(17)을 형성한다. 이때, 제3 포토레지스트 패턴(17)은 폴리실리콘 퓨즈(12b)를 보호하기 위하여 폴리실리콘 퓨즈(12b)를 덮도록 형성되되, 본 도면에 도시된 바와 같이 레이저 빔에 노출되지 않을 부분 즉, 퓨즈 박스가 형성될 영역 외의 폴리실리콘 퓨즈(12b) 가장자리는 노출시키도록 형성되는 것이 더욱 바람직하다. 이와 같이 폴리실리콘 퓨즈(12b)의 가장자리를 노출시킴으로써 후속 식각 또는 이온주입 공정을 통하여 폴리실리콘 퓨즈(12b) 가장자리의 저항을 중앙부에 비하여 증가시킬 수 있다. 이러한 경우, 후속 리페어 공정에서 조사되는 레이저 빔의 에너지가 폴리실리콘 퓨즈(12b)의 중앙부에 집중되기 때문에 퓨즈 블로잉이 안정적으로 수행될 수 있다.
도1g에 도시된 바와 같이, 포토레지스트 패턴(17)을 식각 베리어로 금속막(16)을 식각하여 제1 금속 콘택(15a)과 연결되는 제1 금속 배선(16a)을 형성한다. 이와 같은 금속막(16)의 식각시 폴리실리콘 퓨즈(12b) 측벽에 스페이서 형태로 잔류하는 콘택용 도전막(15)이 제거될 수 있다. 아울러, 드러난 폴리실리콘 퓨즈(12b)의 가장자리가 소정 깊이 식각되어 본 도면에 도시된 바와 같이, 중앙부가 가장자리에 비하여 돌출된 폴리실리콘 퓨즈 패턴(12c)이 형성될 수 있다. 이러한 폴리실리콘 퓨즈 패턴(12c)은 가장자리가 중앙부에 비하여 높은 저항을 갖는다.
본 명세서에서는, 폴리실리콘 퓨즈(12b)의 가장자리를 식각하는 경우를 설명하였으나, 이에 한정되는 것은 아니며 금속막(16)의 식각시 식각 조건에 따라 폴리실리콘 퓨즈(12b)의 가장자리 식각이 수행되지 않을 수도 있다. 이 경우, 폴리실리콘 퓨즈(12b)의 가장자리 저항을 높이기 위하여 제3 포토레지스트 패턴(17)을 베리어로 드러나는 폴리실리콘 퓨즈(12b)의 가장자리에 이온주입을 수행할 수도 있다. 이온 주입 공정은 O2를 이용하여 수행되는 것이 바람직하다.
이러한 이온주입 공정은, 폴리실리콘 퓨즈(12b)의 가장자리 식각이 수행된 경우에도 추가적으로 수행될 수도 있다. 즉, 폴리실리콘 퓨즈 패턴(12c)의 가장자리에 선택적으로 이온주입을 수행하여 폴리실리콘 퓨즈 패턴(12c)의 가장자리 저항을 더욱 높일 수도 있다.
본 도면의 공정 결과, 제1 금속 배선(16a)과 폴리실리콘 퓨즈 패턴(12c)이 동일층 상에 형성되기 때문에 후속 퓨즈 박스 형성을 위한 식각이 용이하게 수행될 수 있다. 또한, 폴리실리콘 퓨즈 패턴(12c)이 제1 금속 배선(16a)과 동일층 상에 형성됨에도 불구하고 폴리실리콘의 단일 물질로 이루어지기 때문에 퓨즈 상부의 잔류 절연막 두께(Rox) 범위가 증가하여 후속 퓨즈 박스 형성을 위한 식각이 용이하게 수행될 수 있고 퓨즈 블로잉 역시 안정적으로 수행될 수 있다.
도1h에 도시된 바와 같이, 제1 금속 배선(16a) 및 폴리실리콘 퓨즈 패턴(12c) 상부를 덮는 절연막(18)을 형성한다. 이 절연막(18)에는 공지의 방법으로 형성된 퓨즈 박스 예정 영역을 둘러싸는 제2 금속 콘택(19) 및 제2 금속 배선(20)으로 이루어지는 가드링(guardring)이 구비될 수 있다. 또한, 본 명세서에서는 도시되지 않았으나, 절연막(18)에는 제2 금속 배선(20) 상의 제3 금속 콘택 및 제3 금속 배선이 더 구비될 수도 있다. 이 절연막(18)은 산화막으로 이루어지는 것이 바람직하다.
이어서, 절연막(18) 상에 보호막(21)을 형성한다.
도1i에 도시된 바와 같이, 보호막(21) 상에 퓨즈 박스 형성을 위한 마스크(미도시됨)를 형성한 후, 이 마스크를 식각 베리어로 보호막(21) 및 절연막(18)을 식각하되 폴리실리콘 퓨즈 패턴(12c)의 중앙부 상에서 절연막(18)이 원하는 두께(Rox)로 잔류할 때까지 식각을 수행하여 퓨즈 박스(22)를 형성한다.
이어서, 본 명세서에서는 도시되지 않았으나, 후속 패키징 공정 등에서의 외부 습기와 먼지 등으로부터 칩을 보호하기 위하여 결과물의 전면에 폴리이미드층(polyimide)을 형성한 후, 퓨즈 박스(22)의 저면을 개방시키면서 퓨즈 박스(22) 측벽에 잔류하도록 폴리이미드층 일부를 제거함으로써 퓨즈부 형성 과정을 종료한다.
이와 같은 일련의 공정을 수행한 결과 형성되는 폴리실리콘 퓨즈는 금속 배선과 동일층 상에 위치하기 때문에 퓨즈 박스 형성을 위한 식각이 용이하게 수행될 수 있고, 퓨즈가 폴리실리콘의 단일 물질로 이루어지기 때문에 퓨즈 상부의 잔류 절연막의 두께 범위를 증가시키는 장점 및 퓨즈 블로잉을 용이하게 하는 장점을 갖는다. 특히, 금속 배선 형성을 위한 마스크 공정에서 폴리실리콘 퓨즈의 가장자리를 노출시킨 후, 이를 식각하거나 이에 이온주입을 수행하여 퓨즈의 가장자리 저항을 중앙부에 비하여 증가시킴으로써 퓨즈 블로잉을 더욱 용이하게 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1a 내지 도1i는 본 발명의 일실시예에 따른 퓨즈를 구비한 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
11 : 층간 절연막 12 : 하드마스크용 폴리실리콘마가
12b : 폴리실리콘 퓨즈 13 : 제1 포토레지스트 패턴
14: 제2 포토레지스트 패턴 15a : 제1 금속 콘택
16a : 제1 금속 배선 17 : 제3 포토레지스트 패턴
18 : 절연막 19 : 제2 금속 콘택
20 : 제2 금속 배선 21 : 보호막
22 : 퓨즈 박스

Claims (19)

  1. 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 금속 콘택 형성을 위한 폴리실리콘 하드마스크를 형성하는 단계;
    상기 폴리실리콘 하드마스크 상에 퓨즈 형성을 위한 제1 마스크 패턴을 형성하는 단계; 및
    상기 제1 마스크 패턴에 의하여 드러나는 상기 폴리실리콘 하드마스크를 제거하여 상기 폴리실리콘 하드마스크의 일부로 이루어지는 폴리실리콘 퓨즈를 형성하는 단계
    를 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  2. 제1항에 있어서,
    상기 폴리실리콘 퓨즈 형성 단계 후에,
    상기 폴리실리콘 퓨즈를 포함하는 결과물의 전면에 금속 배선용 금속막을 형성하는 단계;
    상기 폴리실리콘 퓨즈가 드러나도록 평탄화 공정을 수행하는 단계;
    상기 평탄화 공정이 수행된 결과물 상에 금속 배선 형성을 위한 제2 마스크 패턴을 형성하되, 상기 제2 마스크 패턴이 상기 폴리실리콘 퓨즈를 덮도록 형성하 는 단계; 및
    상기 제2 마스크 패턴을 식각 베리어로 상기 금속막을 식각하여 상기 폴리실리콘 퓨즈와 동일층 상에 위치하는 금속 배선을 형성하는 단계
    를 더 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 마스크 패턴 형성 단계는,
    상기 폴리실리콘 퓨즈를 덮되, 퓨즈 박스 예정 영역 이외의 상기 폴리실리콘 퓨즈의 가장자리를 노출시키도록 형성되는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 금속 배선 형성 단계에서,
    상기 제2 마스크 패턴에 의하여 노출되는 상기 폴리실리콘 퓨즈의 가장자리가 소정 깊이 식각되는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  5. 제3항에 있어서,
    상기 금속 배선 형성 단계 후에,
    상기 제2 마스크 패턴에 의하여 노출되는 상기 폴리실리콘 퓨즈의 가장자리에 저항을 증가시키기 위한 이온주입을 수행하는 단계
    를 더 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  6. 제4항에 있어서,
    상기 금속 배선 형성 단계 후에,
    상기 소정 깊이 식각된 상기 폴리실리콘 퓨즈의 가장자리에 저항을 증가시키기 위한 이온주입을 수행하는 단계
    를 더 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 이온주입은,
    O2를 이용하여 수행되는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  8. 제2항에 있어서,
    상기 금속막 형성 단계는,
    상기 금속막이 상기 폴리실리콘 퓨즈의 두께보다 낮은 두께를 갖도록 수행되는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  9. 제1항에 있어서,
    상기 제1 마스크 패턴 형성 단계 후에,
    상기 폴리실리콘 하드마스크를 이용하여 상기 층간 절연막을 선택적으로 식각하여 금속 콘택용 홀을 형성하는 단계; 및
    상기 금속 콘택용 홀에 도전 물질을 매립하여 금속 콘택을 형성하는 단계
    를 더 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  10. 제1항에 있어서,
    상기 폴리실리콘 퓨즈 형성 단계 후에,
    상기 폴리실리콘 퓨즈를 포함하는 결과물의 전체 구조 상에 절연막 및 보호막을 형성하는 단계; 및
    상기 폴리실리콘 퓨즈 상부에서 상기 절연막이 원하는 두께로 잔류할 때까지 상기 보호막 및 상기 절연막을 선택적으로 식각하여 퓨즈 박스를 형성하는 단계
    를 더 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  11. 자신의 상부에 층간 절연막을 구비하는 기판;
    상기 층간 절연막 상에서 금속 콘택 형성을 위한 폴리실리콘 하드마스크를 이용하여 형성되는 폴리실리콘 퓨즈;
    상기 폴리실리콘 퓨즈를 덮는 절연막; 및
    상기 절연막 내에 구비되어 상기 폴리실리콘 퓨즈 상부의 상기 절연막을 소정 두께 잔류시키면서 상기 폴리실리콘 퓨즈의 중앙부를 오픈시키도록 형성되는 퓨즈 박스
    를 포함하는 퓨즈를 구비한 반도체 소자.
  12. 제11항에 있어서,
    상기 폴리실리콘 퓨즈와 동일층 상에 위치하는 금속 배선
    을 더 포함하는 퓨즈를 구비한 반도체 소자.
  13. 제11항에 있어서,
    상기 퓨즈 박스에 의하여 오픈되지 않는 상기 폴리실리콘 퓨즈의 가장자리는, 상기 퓨즈 박스에 의하여 오픈되는 상기 폴리실리콘 퓨즈의 중앙부에 비하여 낮은 두께를 갖는
    퓨즈를 구비한 반도체 소자.
  14. 제11항에 있어서,
    상기 퓨즈 박스에 의하여 오픈되지 않는 상기 폴리실리콘 퓨즈의 가장자리는, 상기 퓨즈 박스에 의하여 오픈되는 상기 폴리실리콘 퓨즈의 중앙부에 비하여 높은 저항의 이온 주입 영역을 갖는
    퓨즈를 구비한 반도체 소자.
  15. 기판 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 퓨즈를 형성하는 단계;
    상기 퓨즈 상부에 퓨즈 박스 예정 영역 이외의 상기 퓨즈의 가장자리를 노출시키는 마스크 패턴을 형성하는 단계; 및
    상기 마스크 패턴에 의하여 노출되는 상기 퓨즈 가장자리를 소정 깊이 식각하거나 또는 상기 퓨즈 가장자리에 저항을 증가시키기 위한 이온주입을 수행하는 단계
    를 포함하는 퓨즈를 구비한 반도체 소자의 제조 방법.
  16. 제15항에 있어서,
    상기 이온주입은,
    O2를 이용하여 수행되는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  17. 제15항에 있어서,
    상기 퓨즈는, 폴리실리콘으로 이루어지는
    퓨즈를 구비한 반도체 소자의 제조 방법.
  18. 자신의 상부에 층간 절연막을 구비하는 기판;
    상기 층간 절연막 상의 퓨즈;
    상기 퓨즈를 덮는 절연막; 및
    상기 절연막 내에 구비되어 상기 퓨즈 상부의 상기 절연막을 소정 두께 잔류 시키면서 상기 퓨즈의 중앙부를 오픈시키도록 형성되는 퓨즈 박스
    를 포함하되,
    상기 퓨즈 박스에 의하여 오픈되지 않는 상기 퓨즈의 가장자리는, 상기 퓨즈의 중앙부에 비하여 낮은 두께를 갖거나 또는 상기 퓨즈의 중앙부에 비하여 높은 저항의 이온 주입 영역을 갖는
    퓨즈를 구비한 반도체 소자.
  19. 제18항에 있어서,
    상기 퓨즈는, 폴리실리콘으로 이루어지는
    퓨즈를 구비한 반도체 소자.
KR1020070138962A 2007-12-27 2007-12-27 퓨즈를 구비한 반도체 소자 및 그 제조 방법 KR20090070826A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070138962A KR20090070826A (ko) 2007-12-27 2007-12-27 퓨즈를 구비한 반도체 소자 및 그 제조 방법
US12/163,383 US7923307B2 (en) 2007-12-27 2008-06-27 Semiconductor device with fuse and method for fabricating the same
US12/163,369 US20090166802A1 (en) 2007-12-27 2008-06-27 Semiconductor device with fuse and method for fabricating the same
US13/040,808 US20110147886A1 (en) 2007-12-27 2011-03-04 Semiconductor device with fuse and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138962A KR20090070826A (ko) 2007-12-27 2007-12-27 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109277A Division KR100998950B1 (ko) 2009-11-12 2009-11-12 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090070826A true KR20090070826A (ko) 2009-07-01

Family

ID=40797118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138962A KR20090070826A (ko) 2007-12-27 2007-12-27 퓨즈를 구비한 반도체 소자 및 그 제조 방법

Country Status (2)

Country Link
US (3) US20090166802A1 (ko)
KR (1) KR20090070826A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059174B2 (en) * 2008-11-05 2015-06-16 Stmicroelectronics, Inc. Method to reduce metal fuse thickness without extra mask
CN117766511A (zh) * 2024-02-20 2024-03-26 芯联集成电路制造股份有限公司 熔丝结构及其制备方法、半导体集成电路及其制备方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781747A (en) * 1972-05-18 1973-12-25 Westinghouse Electric Corp Current limiting fuse including improved fuse element
JPS56138947A (en) * 1980-03-31 1981-10-29 Fujitsu Ltd Manufacture of ic memory
JPS57109191A (en) * 1980-12-25 1982-07-07 Seiko Instr & Electronics Ltd Polysilicon fuse memory
JPS63140550A (ja) * 1986-12-01 1988-06-13 Mitsubishi Electric Corp 冗長回路用電気ヒユ−ズ
JP2793232B2 (ja) 1989-03-17 1998-09-03 株式会社東芝 イオンビームによる配線の切断および接続に適した半導体装置
US5650355A (en) * 1995-03-30 1997-07-22 Texas Instruments Incorporated Process of making and process of trimming a fuse in a top level metal and in a step
US6337507B1 (en) * 1995-09-29 2002-01-08 Intel Corporation Silicide agglomeration fuse device with notches to enhance programmability
US5636172A (en) * 1995-12-22 1997-06-03 Micron Technology, Inc. Reduced pitch laser redundancy fuse bank structure
US5851903A (en) * 1996-08-20 1998-12-22 International Business Machine Corporation Method of forming closely pitched polysilicon fuses
KR19980058446A (ko) 1996-12-30 1998-10-07 김영환 반도체 소자의 콘택 저항 패턴
US6057221A (en) * 1997-04-03 2000-05-02 Massachusetts Institute Of Technology Laser-induced cutting of metal interconnect
US6677226B1 (en) * 1998-05-11 2004-01-13 Motorola, Inc. Method for forming an integrated circuit having a bonding pad and a fuse
KR100303317B1 (ko) 1998-06-26 2001-10-19 박종섭 반도체 장치의 퓨즈박스 형성 방법
JP2000040790A (ja) * 1998-07-22 2000-02-08 Sony Corp 半導体装置及びその製造方法
KR20000026808A (ko) 1998-10-23 2000-05-15 김영환 반도체장치의 퓨즈 형성방법
US6498385B1 (en) 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6294474B1 (en) * 1999-10-25 2001-09-25 Vanguard International Semiconductor Corporation Process for controlling oxide thickness over a fusible link using transient etch stops
US6323111B1 (en) * 1999-10-28 2001-11-27 Agere Systems Guardian Corp Preweakened on chip metal fuse using dielectric trenches for barrier layer isolation
US6372652B1 (en) * 2000-01-31 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage
US6440833B1 (en) * 2000-07-19 2002-08-27 Taiwan Semiconductor Manufacturing Company Method of protecting a copper pad structure during a fuse opening procedure
US6545339B2 (en) * 2001-01-12 2003-04-08 International Business Machines Corporation Semiconductor device incorporating elements formed of refractory metal-silicon-nitrogen and method for fabrication
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
US6580156B1 (en) * 2002-04-04 2003-06-17 Broadcom Corporation Integrated fuse with regions of different doping within the fuse neck
KR100476938B1 (ko) * 2003-02-28 2005-03-16 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US7193292B2 (en) * 2004-12-02 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd Fuse structure with charge protection circuit
KR100607202B1 (ko) * 2005-01-28 2006-08-01 삼성전자주식회사 반도체소자의 퓨즈영역 및 그 제조방법
KR100745910B1 (ko) * 2006-01-23 2007-08-02 주식회사 하이닉스반도체 반도체 소자의 퓨즈 형성방법
US7645645B2 (en) * 2006-03-09 2010-01-12 International Business Machines Corporation Electrically programmable fuse structures with terminal portions residing at different heights, and methods of fabrication thereof
JP2008071991A (ja) * 2006-09-15 2008-03-27 Ricoh Co Ltd 半導体装置及びその製造方法
JP5139689B2 (ja) * 2007-02-07 2013-02-06 セイコーインスツル株式会社 半導体装置とその製造方法
US8749020B2 (en) * 2007-03-09 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal e-fuse structure design
US7785935B2 (en) * 2007-11-13 2010-08-31 Qimonda Ag Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device
KR101043832B1 (ko) * 2008-03-11 2011-06-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20090166803A1 (en) 2009-07-02
US20090166802A1 (en) 2009-07-02
US7923307B2 (en) 2011-04-12
US20110147886A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US6518642B2 (en) Integrated circuit having a passive device integrally formed therein
US6448113B2 (en) Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device
US20060214260A1 (en) Semiconductor device having fuse pattern and methods of fabricating the same
KR100609544B1 (ko) 반도체 퓨즈
KR100745910B1 (ko) 반도체 소자의 퓨즈 형성방법
KR20140016068A (ko) 반도체 소자 및 그 제조 방법
KR100695872B1 (ko) 반도체 장치의 퓨즈 및 그 형성 방법
KR20090070826A (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
US8487404B2 (en) Fuse patterns and method of manufacturing the same
US20070013025A1 (en) Semiconductor memory device and method of manufacturing the same
KR100998950B1 (ko) 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR100519799B1 (ko) 반도체 소자의 퓨즈영역 및 그 제조방법
US6306746B1 (en) Backend process for fuse link opening
US20080093705A1 (en) Semiconductor device preventing bridge between fuse pattern and guard ring
KR100734251B1 (ko) 반도체 소자의 퓨즈라인 개구부 형성방법
KR20100023267A (ko) 퓨즈를 포함하는 반도체 소자의 제조방법
KR101025738B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR100861305B1 (ko) 반도체 소자의 제조방법
KR100675291B1 (ko) 반도체 소자의 퓨즈 형성 방법
KR100833588B1 (ko) 반도체 소자의 제조방법
KR100865710B1 (ko) 퓨즈 박스를 구비한 반도체 소자 및 그 제조 방법
KR100904478B1 (ko) 반도체 장치 및 그 제조방법
KR100939160B1 (ko) 반도체 소자 및 그 형성 방법
KR20010065329A (ko) 반도체소자의 퓨즈 제조방법
KR20070002738A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20100428

Effective date: 20120127