KR101043832B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101043832B1
KR101043832B1 KR1020080022619A KR20080022619A KR101043832B1 KR 101043832 B1 KR101043832 B1 KR 101043832B1 KR 1020080022619 A KR1020080022619 A KR 1020080022619A KR 20080022619 A KR20080022619 A KR 20080022619A KR 101043832 B1 KR101043832 B1 KR 101043832B1
Authority
KR
South Korea
Prior art keywords
fuse
insulating film
forming
polymer layer
interlayer insulating
Prior art date
Application number
KR1020080022619A
Other languages
English (en)
Other versions
KR20090097472A (ko
Inventor
박형진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080022619A priority Critical patent/KR101043832B1/ko
Priority to US12/116,643 priority patent/US7915096B2/en
Priority to TW097118060A priority patent/TWI364092B/zh
Priority to CN2008100997081A priority patent/CN101533828B/zh
Publication of KR20090097472A publication Critical patent/KR20090097472A/ko
Priority to US13/075,063 priority patent/US8373201B2/en
Application granted granted Critical
Publication of KR101043832B1 publication Critical patent/KR101043832B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 퓨즈 패턴을 용융점이 낮은 전도성 폴리머층으로 형성하여 낮은 온도에서도 쉽게 컷팅시킬 수 있어 리페어 효율을 향상시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 블로윙 영역에 전도성 폴리머층으로 형성된 퓨즈 패턴과, 퓨즈 패턴을 전기적으로 연결하는 퓨즈 연결 패턴 및 블로윙 영역의 퓨즈 패턴을 노출시키는 퓨즈박스 구조를 포함한다.
퓨즈, 금속 폴리머, 나노 파우더

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 퓨즈 패턴을 용융점이 낮은 전도성 폴리머층으로 형성하여 낮은 온도에서도 쉽게 컷팅시킬 수 있어 리페어 효율을 향상시킬 수 있는 반도체 소자의 제조방법에 관한 기술이다.
일반적으로 반도체 장치, 특히 메모리 장치의 제조시 수많은 미세 셀 중에서 한 개라도 결함이 있으면 메모리로서의 기능을 수행하지 못하므로 불량품으로 처리된다.
그러나, 메모리 내의 일부 셀에만 결함이 발생하였는데도 불구하고 장치 전체를 불량품으로 폐기하는 것은 수율(Yield) 측면에서 비효율적인 처리 방법이다.
따라서, 현재는 메모리 장치 내에 미리 설치해둔 예비 셀(Redundancy cell)을 이용하여 결함이 발생한 결함 셀을 대체함으로써, 전체 메모리를 되살려 주는 방식으로 수율 향상을 이루고 있다.
예비 셀을 이용한 리페어 방법은 통상 일정 셀 어레이마다 노멀 워드라인을 치환하기 위해 구비된 예비 워드라인과 노멀 비트라인을 치환하기 위해 구비된 예 비 비트라인을 미리 설치해 두어 결함이 발생된 결함 셀을 포함하는 노멀 워드라인 또는 노멀 비트라인을 예비 워드라인 또는 예비 비트라인으로 치환해 주는 방식으로 진행된다.
이를 자세히 살펴보면, 웨이퍼 가공 완료 후 테스트를 통해 결함 셀을 골라내면 결함 셀에 해당하는 어드레스를 예비 셀의 어드레스로 바꾸어 주는 프로그램을 내부 회로에 행하게 된다. 따라서, 실제 사용시에 결함 셀에 해당하는 어드레스 신호가 입력되면 결함 셀에 대응하여 치환된 예비 셀의 데이터가 액세스 되는 것이다.
전술한 프로그램 방식으로 가장 널리 사용되는 방식이 레이저 빔으로 퓨즈를 태워 블로윙(Blowing) 시킴으로써, 어드레스의 경로를 치환하는 것이다. 따라서, 통상적인 메모리 장치는 레이저를 퓨즈에 조사하여 블로윙 시킴으로써 어드레스 경로를 치환시킬 수 있는 퓨즈부를 구비하고 있다. 여기서, 레이저의 조사에 의해 끊어지는 배선을 퓨즈라 하고, 그 끊어지는 부위와 둘러싸는 영역을 퓨즈 박스라 한다.
이러한 퓨즈부는 다수의 퓨즈세트를 구비하는데 하나의 퓨즈세트로 하나의 어드레스 경로를 치환할 수 있다. 퓨즈부에 구비되는 퓨즈세트의 수는 메모리 장치에 구비된 예비 워드라인 또는 예비 비트라인의 수에 대응하여 정해진다.
도면에는 도시되지 않았으나, 종래의 반도체 소자의 제조방법을 설명하면 다음과 같다.
먼저, 반도체 기판의 퓨즈 영역 상에 평탄화된 층간절연막을 형성하고, 상기 층간절연막 상에 금속퓨즈를 형성한다. 그 다음, 상기 금속퓨즈를 덮도록 상기 반도체 기판 상부에 절연막 및 보호막을 형성한다.
그 다음, 상기 보호막 및 절연막의 일부 두께를 식각하여 블로윙 예정영역의 상기 금속퓨즈 상부에 소정 두께의 절연막이 남도록 퓨즈 오픈 영역을 형성한다. 그리고, 상기 퓨즈 오픈 영역에 레이저를 조사하여 특정 금속퓨즈를 컷팅(cutting)하는 블로윙 공정을 진행한다.
여기서, 상기 절연막은 유리와 같은 성질을 가지기 때문에 레이저 에너지는 절연막에 흡수되지 않고 그대로 통과하게 된다. 따라서, 대부분의 레이저 에너지는 상기 금속퓨즈에 흡수된다. 그러면, 상기 금속퓨즈는 레이저 에너지에 의해 열 팽창하게 되고, 임계점에 다다른 순간 상기 금속퓨즈를 감싸고 있던 상기 절연막이 깨지게 된다. 그 결과 상기 금속퓨즈가 순간적으로 기화되어 물리적으로 컷팅되게 된다.
상술한 종래기술에 따른 반도체 소자의 제조방법은 다음과 같은 문제점을 가지고 있다. 첫째, 금속퓨즈는 열 전도율이 우수하기 때문에, 블로윙 공정시 레이저 에너지가 모이지 못하고 분산되어 효율적으로 리페어 공정을 수행할 수 없다. 둘째, 금속퓨즈를 감싸고 있는 절연막이 깨지는 순간의 스트레스가 칩(chip)에 영향을 미칠 수 있다. 셋째, 금속퓨즈 상부에 남겨지는 절연막의 두께에 따라 필요한 레이저 에너지가 달라져 퓨즈 컷팅을 제어하기가 어렵다. 넷째, 하나의 웨이퍼 내에서도 단차가 심해 금속퓨즈 상부에 남겨야 할 절연막의 두께를 조절하기가 어렵다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 퓨즈 패턴을 용융점이 낮은 전도성 폴리머층으로 형성하여 낮은 온도에서도 쉽게 컷팅시킬 수 있어 리페어 효율을 향상시킬 수 있는데 그 목적이 있다.
둘째, 퓨즈 패턴 상부에 절연막을 남길 필요가 없어 블로윙 공정시 층간절연막의 스트레스로 인한 크랙 발생을 방지할 수 있는데 그 목적이 있다.
본 발명에 따른 반도체 소자는 블로윙 영역에 전도성 폴리머층으로 형성된 퓨즈 패턴; 상기 퓨즈 패턴을 전기적으로 연결하는 퓨즈 연결 패턴; 및 상기 블로윙 영역의 상기 퓨즈 패턴을 노출시키는 퓨즈박스 구조를 포함하는 것을 특징으로 한다.
여기서, 상기 전도성 폴리머층은 금속 폴리머층인 것과, 상기 퓨즈 패턴은 상기 퓨즈 연결 패턴과 동일 또는 돌출된 형태로 형성된 것과, 상기 퓨즈 패턴은 상기 퓨즈 연결 패턴의 상면 또는 저면으로 돌출된 형태로 형성된 것을 특징으로 한다.
그리고, 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상부에 제 1 및 제 2 퓨즈 연결 패턴을 형성하는 단계; 상기 제 1 및 제 2 퓨즈 연결 패턴을 포함한 상기 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 상기 제 1 및 제 2 퓨즈 연결 패턴의 단부 및 그 사이의 상기 반도체 기판 을 노출시키는 몰드 영역을 형성하는 단계; 상기 몰드 영역을 매립하는 전도성 폴리머층을 형성하는 단계; 및 상기 전도성 폴리머층 및 상기 층간절연막을 평탄화 식각하여 퓨즈 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 제 1 및 제 2 퓨즈 연결 패턴은 금속배선 물질로 형성하는 것과, 상기 층간절연막 식각 공정은 퓨즈 패턴 형성 영역을 정의하는 마스크를 이용한 사진 식각공정으로 수행하는 것과, 상기 마스크는 타원형, 원형, 사각형 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나의 형태로 형성하는 것과, 상기 전도성 폴리머층은 금속 폴리머층으로 형성하는 것을 특징으로 한다.
그리고, 상기 금속 폴리머층은 나노 크기의 금속 파우더를 용질로 하고, 고분자 물질(polymer)을 용매로 이들을 혼합하여 형성하는 것과, 상기 금속 파우더는 알루미늄(Al), 은(Ag), 구리(Cu) 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것과, 상기 고분자 물질은 포토레지스트(PhotoResist) 또는 감광성 폴리이미드(Photosensitive Polyimide)를 포함하는 것과, 상기 고분자 물질의 점성은 1~5P인 것을 특징으로 한다.
그리고, 상기 전도성 폴리머층 형성 단계 이후에 상기 전도성 폴리머층을 큐어링(Curing) 시키는 단계를 더 포함하는 것과, 상기 큐어링 공정은 110~350℃의 온도 하에서 60~90분 동안 수행하는 것과, 상기 전도성 폴리머층의 평탄화 식각 공정은 화학적기계적연마(CMP) 방법, 에치백(Etch back) 방법, 블랭크 식각(Blank etch) 방법 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 수행하는 것을 특징으로 한다.
그리고, 상기 퓨즈 패턴 형성 단계 이후에 상기 퓨즈 패턴을 포함한 상기 반도체 기판 상부에 절연막을 형성하는 단계; 및 리페어 마스크를 이용한 사진 식각공정으로 상기 절연막을 식각하여 상기 퓨즈 패턴을 노출시키는 블로윙 영역을 형성하는 단계를 더 포함하는 것과, 상기 퓨즈 패턴의 블로윙 공정은 레이저 빔 또는 뜨거운 마이크로 침을 이용하여 수행하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 제조방법은 반도체 기판 상부에 제 1 및 제 2 퓨즈 연결 패턴을 형성하는 단계; 상기 제 1 및 제 2 퓨즈 연결 패턴을 포함한 상기 반도체 기판 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하여 상기 제 1 및 제 2 퓨즈 연결 패턴의 단부 및 그 사이에 구비된 리세스를 포함한 몰드 영역을 형성하는 단계; 상기 몰드 영역을 매립하는 전도성 폴리머층을 형성하는 단계; 및 상기 전도성 폴리머층 및 상기 층간절연막을 평탄화 식각하여 퓨즈 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 리세스는 500~1000Å의 깊이로 형성하는 것과, 상기 전도성 폴리머층의 평탄화 공정은 상기 제 1 및 제 2 퓨즈 연결 패턴이 노출될 때까지 수행하는 것과, 상기 퓨즈 패턴의 블로윙 공정은 레이저 빔 또는 뜨거운 마이크로 침을 이용하여 수행하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 퓨즈 패턴을 용융점이 낮은 전도성 폴리머층으로 형성하여 낮은 온도에서도 쉽게 컷팅시킬 수 있어 리페어 효율을 향상시킬 수 있는 효과를 제공한다.
둘째, 퓨즈 패턴 상부에 절연막을 남길 필요가 없어 블로윙 공정시 층간절연막의 스트레스로 인한 크랙 발생을 방지할 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 도시한 평면도이다.
도 1을 참조하면, 퓨즈(100)는 퓨즈 연결 패턴(102)과 퓨즈 패턴(104)을 포함한다. 여기서, 퓨즈 연결 패턴(102)은 라인 형태의 제 1 퓨즈 연결 패턴(102a) 및 제 2 퓨즈 연결 패턴(102b)을 포함한다. 그리고, 제 1 및 제 2 퓨즈 연결 패턴(102a, 102b) 사이의 간격(d1)은 뜨거운 마이크로 침(Hot micro needle)을 이용한 블로윙 공정시 뜨거운 마이크로 침의 선폭(CD;Critical Dimension)을 고려하여 형성하는 것이 바람직하다.
예컨대, 뜨거운 마이크로 침의 선폭이 500nm인 경우 제 1 및 제 2 퓨즈 연결 패턴(102a, 102b) 사이의 간격(d1)은 500~550nm인 것이 바람직하다. 또한, 퓨즈 연결 패턴(102)은 셀 영역의 제 1 금속배선과 동일한 물질, 예컨대 알루미늄(Al)으로 형성하는 것이 바람직하다.
그리고, 퓨즈 패턴(104)은 제 1 및 제 2 퓨즈 연결 패턴(102a, 102b) 사이에 위치하며, 이들을 통해 내부 회로와 전기적으로 연결된다. 또한, 퓨즈 패턴(104)은 블로윙 영역에 형성되어 레이저 빔(Laser beam)에 의해 태워져 제거(burn-out)되거나, 뜨거운 마이크로 침에 의해 컷팅(cutting)되는 것이 바람직하다. 그리고, 퓨즈 패턴(104)은 타원형, 원형, 사각형 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나의 형태로 형성하는 것이 바람직하다.
그리고, 라인 형태를 갖는 퓨즈 패턴(104)의 장축방향 선폭(d2)은 블로윙 공정시 조사되는 레이저 빔(laser beam)의 스팟(spot) 크기를 고려하여 형성하는 것이 바람직하다. 또한, 퓨즈 패턴(104)은 전도성 폴리머층으로 형성하는 것이 바람직하다. 여기서, 전도성 폴리머층은 금속 폴리머층인 것이 바람직하다.
도 2a 내지 도 2g는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도이며, 도 1의 A-A' 절단면을 따라 도시한 것이다.
도 2a를 참조하면, 반도체 기판(200)의 퓨즈박스 영역 상부에 평탄화된 제 1 층간절연막(202)을 형성한다. 여기서, 제 1 층간절연막(202)은 산화막으로 형성하는 것이 바람직하다. 그 다음, 제 1 층간절연막(202) 상부에 제 1 퓨즈 연결 패턴(204a) 및 제 2 퓨즈 연결 패턴(204b)을 형성한다.
여기서, 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)은 라인 형태로 형성되며, 후속 공정에서 형성될 퓨즈 패턴을 내부 회로와 전기적으로 연결한다. 그리고, 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)은 셀 영역에서 형성되는 제 1 금속배선과 동일한 물질, 예컨대 알루미늄(Al)으로 형성하는 것이 바람직하다. 그리고, 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)은 4500~5500Å의 두께로 형성하는 것이 바람직하다.
도 2b를 참조하면, 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)이 형성된 반도체 기판(200) 상부에 제 2 층간절연막(206)을 형성한다. 여기서, 제 2 층간절연막(206)은 산화막으로 형성하며, 8000~11000Å의 두께로 형성하는 것이 바람직하다.
도 2c를 참조하면, 퓨즈 패턴의 형태를 정의하는 마스크를 이용한 사진 식각공정으로 제 2 층간절연막(206)을 식각하여 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)의 단부 및 그 사이의 제 1 층간절연막(202)을 노출시키는 몰드 영역(207)을 형성한다. 여기서, 마스크는 타원형, 원형, 사각형 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나의 형태로 형성하는 것이 바람직하다.
도 2d를 참조하면, 몰드 영역(207)을 포함한 제 2 층간절연막(206) 상부에 퓨즈용 물질막(208)을 형성한다. 여기서, 퓨즈용 물질막(208)은 용융점이 낮은 전도성 폴리머층으로 형성하고, 큐어링(Curing) 처리하여 형성하는 것이 바람직하다.
이때, 전도성 폴리머층은 금속 폴리머층으로 형성하는 것이 바람직하다. 여기서, 금속 폴리머층은 나노(nano) 크기의 금속 파우더를 용질로 하고, 고분자 물질(polymer)을 용매로 하여 이들을 혼합하여 형성하는 것이 바람직하다. 이때, 금속 파우더는 알루미늄(Al), 은(Ag), 구리(Cu) 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 형성하는 것이 바람직하다. 그리고, 고분자 물질은 포 토레지스트(PhotoResist) 또는 감광성 폴리이미드(Photosensitive Polyimide)인 것이 바람직하다.
그리고, 금속 파우더의 양은 퓨즈용 물질막(208)이 전도성을 나타낼 수 있을 만큼의 양으로 혼합하는 것이 바람직하다. 예컨대, 용매를 포토레지스트로 사용하는 경우 포토레지스트가 30mm 웨이퍼에 도포(Dispense)되는 용량을 2ml로 할 때, 금속 파우더는 5~2000μg 만큼 혼합할 수 있다. 여기서, 용질의 양은 퓨즈 패턴의 단위 체적을 고려하여 결정되며, 본 발명은 퓨즈 패턴의 X, Y, Z 방향의 각 선폭이 500~1000nm일 경우에 적용하는 것이 바람직하다. 또한, 용매의 점성(Viscosity)은 1~5P인 것이 바람직하다. 그리고, 퓨즈용 물질막(208)의 큐어링 공정은 110~350℃의 온도 하에서 60~90분 동안 수행하는 것이 바람직하다.
한편, 퓨즈용 물질막(208)이 전도성을 갖도록 하는 방법은 폴리머층에 금속 파우더를 혼합하는 방법 외에 다음과 같은 방법을 이용할 수 있다. 먼저, 폴리머층을 다른 화합물과 혼합하여 산화 및 환원 반응을 통해 전자 또는 전하를 발생시키는 화학적 도핑 방법을 이용할 수 있다. 그리고, 폴리머층에 외부 바이어스 전압을 가하는 전기적 도핑 방법을 이용하거나, 폴리머층에 N형 또는 P형 불순물을 주입하는 방법을 이용할 수 있다.
도 2e 내지 도 2g를 참조하면, 퓨즈용 물질막(208) 및 제 2 층간절연막(206)을 평탄화 식각하여 퓨즈 패턴(208a)을 형성한다. 여기서, 퓨즈용 물질막(208) 및 제 2 층간절연막(206)의 평탄화 식각 공정은 화학적기계적연마(CMP) 방법, 에치백(Etch back) 방법, 블랭크 식각(Blank etch) 방법 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 수행되는 것이 바람직하다.
구체적으로 설명하면, 퓨즈 패턴(208a) 형성 공정은 퓨즈용 물질막(208)을 블랭크 식각(Blank etch)하여 제 2 층간절연막(206)을 노출시키고, 제 2 층간절연막(206) 상측에 잔류된 퓨즈용 물질막(208)을 제거하기 위해 제 2 층간절연막(206)의 일부 두께를 습식 식각한다. 여기서, 습식 식각 공정은 제 2 층간절연막(206)의 두께가 7000~10000Å 만큼 남을 때까지 수행하는 것이 바람직하다. 그 다음, 제 2 층간절연막(206) 및 퓨즈용 물질막(208)을 화학적기계적연마(CMP)하여 퓨즈 패턴(208a)을 형성한다. 이때, 퓨즈 패턴(208a)은 제 1 및 제 2 퓨즈 연결 패턴(204a, 204b)의 1.0 - 1.2배의 두께로 형성하는 것이 바람직하다.
그 다음, 퓨즈 패턴(208a) 및 제 2 층간절연막(206) 상부에 절연막을 형성한다. 여기서, 절연막은 제 3 및 제 4 층간절연막(210, 212), 제 1 및 제 2 보호막(214, 216) 및 폴리이미드막(PIQ; Polymide Isoindro Quirazorindione)(218)을 포함한다. 이때, 제 3 층간절연막(210)은 산화막을 5000~6000Å의 두께로 형성하는 것이 바람직하다.
그리고, 제 4 층간절연막(212)은 제 2 금속배선 콘택플러그(미도시), 제 2 금속배선(미도시), 제 3 금속배선 콘택플러그(미도시) 및 제 3 금속배선(미도시)을 포함하며, 이들을 형성하기 위한 공정은 통상의 공정이므로 본 발명에서는 설명을 생략하기로 한다. 그리고, 제 1 보호막(214)은 산화막으로 형성하고, 제 2 보호막(216)은 질화막으로 형성하는 것이 바람직하다.
그 다음, 리페어 마스크(Repair mask)를 이용한 사진 식각공정으로 폴리이미 드막(218), 제 2 보호막(216), 제 1 보호막(214), 제 4 층간절연막(212) 및 제 3 층간절연막(210)을 식각하여 퓨즈 패턴(208a)을 노출시키는 블로윙 영역(220)을 형성한다. 이에 따라, 퓨즈 박스 구조가 형성된다.
그 다음, 블로윙 공정을 수행하여 불량 어드레스에 해당하는 퓨즈 패턴(208a)을 컷팅시킨다. 여기서, 블로윙 공정은 레이저 빔을 해당 퓨즈 패턴(208a)에 조사하여 퓨즈 패턴(208a)을 태워서 제거하거나, 뜨거운 마이크로 침으로 퓨즈 패턴(208a)을 떠내어 컷팅시키는 방법을 이용할 수 있다. 이때, 레이저 빔은 KrF(248nm), ArF(193nm), F2(157nm), EUV(13nm), I-line(365nm) 중 선택된 어느 하나를 이용하는 것이 바람직하다.
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도이다.
도 3a를 참조하면, 반도체 기판(300)의 퓨즈박스 영역 상부에 평탄화된 제 1 층간절연막(302)을 형성한다. 여기서, 제 1 층간절연막(302)은 산화막으로 형성하는 것이 바람직하다. 그 다음, 제 1 층간절연막(302) 상부에 제 1 퓨즈 연결 패턴(304a) 및 제 2 퓨즈 연결 패턴(304b)을 형성한다.
여기서, 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)은 라인 형태로 형성되며, 후속 공정에서 형성될 퓨즈 패턴을 내부 회로와 전기적으로 연결한다. 그리고, 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)은 셀 영역에서 형성되는 제 1 금속배선과 동일한 물질, 예컨대 알루미늄(Al)으로 형성하는 것이 바람직하다. 그리고, 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)은 4500~5500Å의 두께로 형성하는 것이 바람 직하다.
그 다음, 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)이 형성된 반도체 기판(300) 상부에 제 2 층간절연막(미도시)을 형성한다. 여기서, 제 2 층간절연막은 산화막으로 형성하며, 8000~11000Å의 두께로 형성하는 것이 바람직하다.
그 다음, 퓨즈 패턴이 형성될 영역을 정의하는 마스크를 이용한 사진 식각공정으로 제 2 층간절연막을 식각하여 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)의 단부 및 그 사이의 제 1 층간절연막(302)을 노출시킨다. 그 다음, 노출된 제 1 층간절연막(302)을 식각하여 리세스(308)를 구비한 몰드 영역(309)을 형성한다.
여기서, 마스크는 타원형, 원형, 사각형 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나의 형태로 형성하는 것이 바람직하다. 그리고, 리세스(308)는 500~1000Å의 깊이로 형성하는 것이 바람직하다. 그리고, 제 1 층간절연막(302)의 식각 공정은 건식 식각 방법 또는 습식 식각 방법으로 수행하는 것이 바람직하다.
이때, 리세스(308)는 건식 식각 공정시 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b) 사이의 간격과 동일하게 형성하거나, 더 크게 언더컷(under-cut) 형태로 형성할 수 있다. 또한, 습식 식각 방법으로 언더컷(under-cut) 형태를 갖도록 형성할 수도 있다. 여기서, 도 3a는 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b) 사이의 간격과 동일하게 형성한 상태에서 리세스(308) 측벽을 더 식각하여 형성한 것을 도시한 것이다.
도 3b를 참조하면, 몰드 영역(309)를 포함한 제 2 층간절연막(306) 상부에 퓨즈용 물질막(310)을 형성한다. 여기서, 퓨즈용 물질막(310)은 용융점이 낮은 전도성 폴리머층으로 형성하고, 큐어링(Curing) 처리하여 형성하는 것이 바람직하다. 이때, 전도성 폴리머층은 금속 폴리머층으로 형성하는 것이 바람직하다.
여기서, 금속 폴리머층은 나노(nano) 크기의 금속 파우더를 용질로 하고, 고분자 물질(polymer)을 용매로 하여 이들을 혼합하여 형성하는 것이 바람직하다. 이때, 금속 파우더는 알루미늄(Al), 은(Ag), 구리(Cu) 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 형성하는 것이 바람직하다. 그리고, 고분자 물질은 포토레지스트(PhotoResist) 또는 감광성 폴리이미드(Photosensitive Polyimide)인 것이 바람직하다. 또한, 용매의 점성(Viscosity)은 1~5P인 것이 바람직하다. 그리고, 퓨즈용 물질막(310)의 큐어링 공정은 110~350℃의 온도 하에서 60~90분 동안 수행하는 것이 바람직하다.
한편, 퓨즈용 물질막(310)이 전도성을 갖도록 하는 방법은 폴리머층에 금속 파우더를 혼합하는 방법 외에 다음과 같은 방법을 이용할 수 있다. 먼저, 폴리머층을 다른 화합물과 혼합하여 산화 및 환원 반응을 통해 전자 또는 전하를 발생시키는 화학적 도핑 방법을 이용할 수 있다. 그리고, 폴리머층에 외부 바이어스 전압을 가하는 전기적 도핑 방법을 이용하거나, 폴리머층에 N형 또는 P형 불순물을 주입하는 방법을 이용할 수 있다.
도 3c를 참조하면, 제 1 및 제 2 퓨즈 연결 패턴(304a, 304b)이 노출될 때까지 퓨즈용 물질막(310) 및 제 2 층간절연막(306)을 평탄화 식각하여 퓨즈 패턴(310a)을 형성한다. 여기서, 퓨즈용 물질막(310) 및 제 2 층간절연막(306)의 평 탄화 식각 공정은 화학적기계적연마(CMP) 방법, 에치백(Etch back) 방법, 블랭크 식각(Blank etch) 방법 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 수행되는 것이 바람직하다.
도 3d 내지 도 3f를 참조하면, 퓨즈 패턴(310a) 및 제 2 층간절연막(306) 상부에 절연막을 형성한다. 여기서, 절연막은 제 3 및 제 4 층간절연막(312, 314), 제 1 및 제 2 보호막(316, 318) 및 폴리이미드막(320)을 포함한다. 여기서, 제 3 층간절연막(312)은 산화막을 5000~6000Å의 두께로 형성하는 것이 바람직하다.
그리고, 제 4 층간절연막(314)은 제 2 금속배선 콘택플러그(미도시), 제 2 금속배선(미도시), 제 3 금속배선 콘택플러그(미도시) 및 제 3 금속배선(미도시)을 포함하며, 이를 형성하기 위한 공정은 통상의 공정이므로 본 발명에서는 설명을 생략하기로 한다. 그리고, 제 1 보호막(316)은 산화막으로 형성하고, 제 2 보호막(318)은 질화막으로 형성하는 것이 바람직하다.
그 다음, 리페어 마스크(Repair mask)를 이용한 사진 식각공정으로 폴리이미드막(320), 제 2 보호막(318), 제 1 보호막(316), 제 4 층간절연막(314) 및 제 3 층간절연막(312)을 식각하여 퓨즈 패턴(310a)을 노출시키는 블로윙 영역(322)을 형성한다. 이에 따라, 퓨즈 박스 구조가 형성된다.
그 다음, 블로윙 공정을 수행하여 불량 어드레스에 해당하는 퓨즈 패턴(310a)을 컷팅시킨다. 여기서, 블로윙 공정은 레이저 빔을 해당 퓨즈 패턴(310a)에 조사하여 퓨즈 패턴(310a)을 태워서 제거하거나, 또는 뜨거운 마이크로 침으로 퓨즈 패턴(310a)을 눌러 고 저항 상태로 만드는 방법을 이용할 수 있다. 이때, 레 이저 빔은 KrF(248nm), ArF(193nm), F2(157nm), EUV(13nm), I-line(365nm) 중 선택된 어느 하나를 이용하는 것이 바람직하다.
도 4는 본 발명에 따른 블로윙 공정을 설명하기 위해 도시한 3차원 입체도이다.
도 4를 참조하면, 반도체 기판(400)의 퓨즈박스 영역 상부에 제 1 및 제 2 퓨즈 연결 패턴(402a, 402b)이 라인 형태로 형성되어 있고, 제 1 및 제 2 퓨즈 연결 패턴(402a, 402b) 사이에 이들과 접속된 퓨즈 패턴(404)이 형성되어 있다. 그리고, 블로윙 영역의 퓨즈 패턴(404)을 노출시키는 퓨즈박스 구조(406)가 형성되어 있다.
상기와 같은 구성에 있어서, 블로윙 공정시 뜨거운 마이크로 침(408)을 이용하는 경우를 예를 들어 본 발명의 제 1 실시예와 제 2 실시예의 차이점을 설명하면 다음과 같다.
먼저, 본 발명의 도면 제 2a 내지 제 2g에 도시된 제 1 실시예는 뜨거운 마이크로 침(408)을 이동시켜 퓨즈 패턴(404)을 떠내어 컷팅시키는 방법이다. 여기서, 이동 방향은 화살표 표시와 같이 퓨즈 패턴(404)의 장축 방향과 수직한 방향이다.
반면, 본 발명의 도면 제 3a 내지 도 3f에 도시된 제 2 실시예는 뜨거운 마이크로 침(408)으로 퓨즈 패턴(404)을 납작하게 눌러 고저항 상태로 만드는 방법이다. 즉, 퓨즈 패턴(404)에 전류가 흐르지 않아 컷팅된 상태와 동일하게 된다.
상술한 바와 같이, 본 발명에 따른 반도체 소자의 제조방법은 퓨즈 패턴을 용융점이 낮은 전도성 폴리머층으로 형성함으로써 낮은 온도에서도 쉽게 컷팅되어 리페어 효율을 향상시킬 수 있다. 또한, 퓨즈 패턴 상측에 층간절연막을 남길 필요가 없어 블로윙 공정시 층간절연막의 스트레스로 인한 크랙 발생을 방지할 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 도시한 평면도.
도 2a 내지 도 2g는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 3a 내지 도 3f는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조방법을 도시한 단면도.
도 4는 본 발명에 따른 블로윙 공정을 설명하기 위해 도시한 3차원 입체도.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 반도체 기판 상부에 제 1 및 제 2 퓨즈 연결 패턴을 형성하는 단계;
    상기 제 1 및 제 2 퓨즈 연결 패턴을 포함한 상기 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 제 1 및 제 2 퓨즈 연결 패턴의 단부 및 그 사이의 상기 반도체 기판을 노출시키는 몰드 영역을 형성하는 단계;
    상기 몰드 영역을 매립하는 전도성 폴리머층을 형성하는 단계; 및
    상기 전도성 폴리머층 및 상기 층간절연막을 평탄화 식각하여 퓨즈 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 제 1 및 제 2 퓨즈 연결 패턴은 금속배선 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 5 항에 있어서, 상기 층간절연막 식각 공정은 퓨즈 패턴 형성 영역을 정의하는 마스크를 이용한 사진 식각공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 7 항에 있어서, 상기 마스크는 타원형, 원형, 사각형 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나의 형태로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 5 항에 있어서, 상기 전도성 폴리머층은 금속 폴리머층으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제 9 항에 있어서, 상기 금속 폴리머층은 나노 크기의 금속 파우더를 용질로 하고, 고분자 물질(polymer)을 용매로 이들을 혼합하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 10 항에 있어서, 상기 금속 파우더는 알루미늄(Al), 은(Ag), 구리(Cu) 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
  12. 제 10 항에 있어서, 상기 고분자 물질은 포토레지스트(PhotoResist) 또는 감광성 폴리이미드(Photosensitive Polyimide)를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 10 항에 있어서, 상기 고분자 물질의 점성은 1~5P인 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 5 항에 있어서, 상기 전도성 폴리머층 형성 단계 이후에 상기 전도성 폴리머층을 큐어링(Curing) 시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 14 항에 있어서, 상기 큐어링 공정은 110~350℃의 온도 하에서 60~90분 동안 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  16. 제 5 항에 있어서, 상기 전도성 폴리머층의 평탄화 식각 공정은 화학적기계적연마(CMP) 방법, 에치백(Etch back) 방법, 블랭크 식각(Blank etch) 방법 및 이들의 조합으로 이루어진 일군으로부터 선택된 어느 하나로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  17. 제 5 항에 있어서, 상기 퓨즈 패턴 형성 단계 이후에
    상기 퓨즈 패턴을 포함한 상기 반도체 기판 상부에 절연막을 형성하는 단계; 및
    리페어 마스크를 이용한 사진 식각공정으로 상기 절연막을 식각하여 상기 퓨즈 패턴을 노출시키는 블로윙 영역을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  18. 제 5 항에 있어서, 상기 퓨즈 패턴의 블로윙 공정은 레이저 빔 또는 뜨거운 마이크로 침을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  19. 반도체 기판 상부에 제 1 및 제 2 퓨즈 연결 패턴을 형성하는 단계;
    상기 제 1 및 제 2 퓨즈 연결 패턴을 포함한 상기 반도체 기판 상부에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 제 1 및 제 2 퓨즈 연결 패턴의 단부 및 그 사이에 구비된 리세스를 포함한 몰드 영역을 형성하는 단계;
    상기 몰드 영역을 매립하는 전도성 폴리머층을 형성하는 단계; 및
    상기 전도성 폴리머층 및 상기 층간절연막을 평탄화 식각하여 퓨즈 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  20. 제 19 항에 있어서, 상기 리세스는 500~1000Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  21. 제 19 항에 있어서, 상기 전도성 폴리머층의 평탄화 공정은 상기 제 1 및 제 2 퓨즈 연결 패턴이 노출될 때까지 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  22. 제 19 항에 있어서, 상기 퓨즈 패턴의 블로윙 공정은 레이저 빔 또는 뜨거운 마이크로 침을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  23. 삭제
KR1020080022619A 2008-03-11 2008-03-11 반도체 소자 및 그 제조 방법 KR101043832B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080022619A KR101043832B1 (ko) 2008-03-11 2008-03-11 반도체 소자 및 그 제조 방법
US12/116,643 US7915096B2 (en) 2008-03-11 2008-05-07 Semiconductor device and method for fabricating the same
TW097118060A TWI364092B (en) 2008-03-11 2008-05-16 Semiconductor device and method for fabricating the same
CN2008100997081A CN101533828B (zh) 2008-03-11 2008-05-21 半导体器件及其制造方法
US13/075,063 US8373201B2 (en) 2008-03-11 2011-03-29 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022619A KR101043832B1 (ko) 2008-03-11 2008-03-11 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090097472A KR20090097472A (ko) 2009-09-16
KR101043832B1 true KR101043832B1 (ko) 2011-06-22

Family

ID=41062112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022619A KR101043832B1 (ko) 2008-03-11 2008-03-11 반도체 소자 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7915096B2 (ko)
KR (1) KR101043832B1 (ko)
CN (1) CN101533828B (ko)
TW (1) TWI364092B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
GB0906750D0 (en) * 2009-04-18 2009-06-03 Nokia Corp A voltage suppressor component
KR101129772B1 (ko) * 2009-07-29 2012-04-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
ITVI20120237A1 (it) * 2012-09-25 2014-03-26 St Microelectronics Srl Metodo per formare una microstruttura comprendente polimeri conduttivi
KR102002826B1 (ko) * 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication
CN108598064B (zh) * 2018-05-09 2020-05-15 北京智芯微电子科技有限公司 连接晶圆内常规芯片与测试专用芯片的金属线

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013295U (ko) * 1988-12-15 1990-07-05 삼성전기 주식회사 필름 콘덴서
KR970024026A (ko) * 1995-10-12 1997-05-30 윌리엄 이. 힐러 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System)
KR20050077728A (ko) * 2004-01-29 2005-08-03 쿠퍼 테크놀로지스 컴파니 저저항 폴리머 매트릭스 퓨즈장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03114217A (ja) 1989-06-30 1991-05-15 Fujitsu Ltd パターン形成方法
KR970002402B1 (ko) 1994-03-21 1997-03-05 삼성전자 주식회사 비트 인터리브드 패리티 발생회로
JPH11154706A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体装置
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW386256B (en) 1997-12-24 2000-04-01 United Microelectronics Corp Method for removing photoresistor
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
JP4322330B2 (ja) 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP2002246272A (ja) 2001-02-19 2002-08-30 Sanshin:Kk 固体電解コンデンサ、電解コンデンサ内蔵型配線基板、およびそれらの製造方法
TW584930B (en) 2003-02-27 2004-04-21 Nanya Technology Corp Method of semiconductor back-end process for preventing fuses damage
US6911360B2 (en) 2003-04-29 2005-06-28 Freescale Semiconductor, Inc. Fuse and method for forming
JP2004363217A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
US7749299B2 (en) * 2005-01-14 2010-07-06 Cabot Corporation Production of metal nanoparticles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900013295U (ko) * 1988-12-15 1990-07-05 삼성전기 주식회사 필름 콘덴서
KR970024026A (ko) * 1995-10-12 1997-05-30 윌리엄 이. 힐러 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System)
KR20050077728A (ko) * 2004-01-29 2005-08-03 쿠퍼 테크놀로지스 컴파니 저저항 폴리머 매트릭스 퓨즈장치 및 방법

Also Published As

Publication number Publication date
TW200939396A (en) 2009-09-16
CN101533828B (zh) 2012-09-05
US7915096B2 (en) 2011-03-29
CN101533828A (zh) 2009-09-16
KR20090097472A (ko) 2009-09-16
US20110175192A1 (en) 2011-07-21
US20090230506A1 (en) 2009-09-17
US8373201B2 (en) 2013-02-12
TWI364092B (en) 2012-05-11

Similar Documents

Publication Publication Date Title
KR101043832B1 (ko) 반도체 소자 및 그 제조 방법
US6372554B1 (en) Semiconductor integrated circuit device and method for production of the same
JP3989898B2 (ja) 半導体ウエハーにおける自動位置合わせ構造の製造方法
KR102545872B1 (ko) 더미 게이트 없이 패터닝하는 방법
KR100652406B1 (ko) 마스크 레이아웃 및 이를 이용한 콘택패드의 형성방법
CN111564410A (zh) 一种提高后段金属线通孔的工艺窗口的方法
TW406373B (en) Soft passivation layer in semiconductor fabrication
KR100299755B1 (ko) 반도체 소자의 리페어용 퓨즈 및 그 형성방법
US6441457B1 (en) Fuse in semiconductor device and fabricating method thereof
JP4762173B2 (ja) 半導体集積回路装置
KR100336952B1 (ko) 퓨즈 용단 성능을 향상시킨 반도체 기억 장치
KR20120103982A (ko) 퓨즈 패턴 및 그 제조 방법
US7906432B2 (en) Method for manufacturing semiconductor device
US20230275018A1 (en) Metal lines of hybrid heights
US9196527B2 (en) Fuse structure for high integrated semiconductor device
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR100285757B1 (ko) 반도체장치및그제조방법
KR100709454B1 (ko) 반도체 소자의 형성 방법
KR101102048B1 (ko) 반도체 소자의 퓨즈 및 그 제조 방법
CN114220768A (zh) 互连结构的制作方法
TWI559460B (zh) 電熔絲結構、電阻結構與電晶體結構之製作方法
KR20100111888A (ko) 반도체 장치의 퓨즈 형성방법
KR20070076046A (ko) 반도체 소자 및 그 제조 방법
JPH11274304A (ja) ダミー配線を有するメタルヒューズ素子
KR20100047608A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee