TWI364092B - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
TWI364092B
TWI364092B TW097118060A TW97118060A TWI364092B TW I364092 B TWI364092 B TW I364092B TW 097118060 A TW097118060 A TW 097118060A TW 97118060 A TW97118060 A TW 97118060A TW I364092 B TWI364092 B TW I364092B
Authority
TW
Taiwan
Prior art keywords
fuse
pattern
insulating film
interlayer insulating
conductive
Prior art date
Application number
TW097118060A
Other languages
English (en)
Other versions
TW200939396A (en
Inventor
Hyung Jin Park
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200939396A publication Critical patent/TW200939396A/zh
Application granted granted Critical
Publication of TWI364092B publication Critical patent/TWI364092B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62Protection against overvoltage, e.g. fuses, shunts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

1364092 九、發明說明: 【發明所屬之技術領域】 本發明乃關於半導體元件 保險絲圖案的半導體元件,該 聚舍層所形成,其在低溫下即 修復的效率。 ’更詳細的說,乃關於包括 圖案是由具低熔點的導電性 可輕易切割,因此可以改善 【先前技術】 在製造半導體元件時,即使元件的許許多多個胞格中 只有-個出現瑕蔽’則該元件便不能做為記憶體來使用, 而被視為不良品。 但是就因為肖記憶體的纟中一個胞格有瑕疫就報廢該 元件,以良率的觀點來看是不經濟的。 要修復整個記憶體,可用之前就已安裝在記憶體元件 中的冗餘胞格來取代有瑕疵的胞格,如此便能改善良率。 利用冗餘胞格來進行修復的方法包括使用配置在每個 胞格矩陣中的冗餘字元線或冗餘位元線,來取代有瑕疯的 正常字元線或是有瑕疵的正常位元線。 當晶圓在處理後的測試中發現一個有瑕疵的胞格時, 内部電路則執行一個程序(program ),將對應於該瑕疵胞 格的位址以一個冗餘胞格的位址來取代。因此,對應於該 瑕疯胞格的位址信號在其實際使用時是被輸入,以存取該 冗餘胞格的資料。 通常’該程序系統包括使用雷射光束來燒灼並燒斷一 5 uyz :::二來取:某條位址的路徑。因此,常見的記憶體元 C '、險絲早兀’其建構成能以雷射來照射並燒斷保險 ::取:某條位址的路徑。保險絲是指用雷射來照射二 。線&,而保險絲盒則是指切割的部位以及其周圍的區 域0 '、彳單元具有多個保險絲組。一個保險絲組可以取 •—条4 &路L。保險絲盒中之保險絲組的數量是由記憶 體几件中的冗餘字元線或冗餘位元線的數量所決定。 叙犮來’製造半導體兀件的方法包括:形成層間絕 緣膜,其平坦化於半導體基板的保險絲區域上;在層間絕 緣膜上形成金屬保險絲;在半導體基板上形成絕緣膜與保 護膜,以覆蓋該金屬保險絲。 姓刻一部分的保護膜與絕緣膜以形成保險絲的開放區 域好讓絕緣膜在某塊局部燒斷區域的金屬保險絲上方可 、保持在特疋的厚度。s亥保險絲的開放區域會以雷射來照 射,並且實施燒斷過程以切割特定的金屬保險絲。 由於、,邑緣臈具有像是玻璃的性質,故雷射的能量並不 會在絕緣膜内被吸收,而是會導過該絕緣膜。因此,大部 刀的田射月b里會被金屬保險絲所吸收。金屬保險絲會因為 雷射的能量而發生熱膨脹,—旦熱膨脹達到某—臨界點, 在金屬保險絲周圍的絕緣膜便會破裂。其結果就是該金屬 保險絲會立即蒸發並且實質地被切斷。 然而,由於金屬保險絲之良好的熱傳導性會分散掉燒 斷過程中的雷射能1 ’因此無法實施有效率的修復過程。 1364092 :絕緣膜破裂時所造成的應力也會影響到晶片。此 :雷射的能量會根據金屬保險絲上之絕緣膜所保 :改變,故要控制保險絲的切割並不容易。㈣, 絲脫 所以要調印金屬保險絲上方所保持的絕 .彖膜於所需的厚度也很困難。 【發明内容】 • 本發月各式各樣的具體態樣乃關於包括保險絲圖案的 半導體7L件6亥圖案是由具低熔點的導電性聚合層所形 成”在低舰下即可輕易切割,因此可以增進修復的效率。 本發明各式各樣的具體態樣乃在於避免由於層間絕緣 膜在燒斷過程中的應力而產生裂痕,此乃因為絕緣膜並沒 有殘留在保險絲圖案上。 么根據本發明的具體態樣,一料導體元件包括:保險 絲圖案,其包含形成在.燒斷區域内的導電性聚合層;保險 鲁絲連接圖案,其將保險絲圖案電性連接起來;以及保險絲 盒結構,其暴露出燒斷區域的保險絲圖案。 根據本發明的具體態樣,一種製造半導體元件的方法 包括:在半導體基板上形成第一與第二保險絲連接圖案; 在包含第一與第二保險絲連接圖案的半導體基板上形成層 間絕緣膜;蝕刻層間絕緣膜以形成模塑區域,其暴露出第 一與第二保險絲連接圖案之間的半導體基板;形成導電性 聚合層,其填滿模塑區域;以及將導電性聚合層與層間絕 緣膜加以平坦化,以形成保險絲圖案。 7 1364〇92 根據本發明的具體態樣’ 一種製造半導體元件的方法 包括:在半導體基板上形成第一與第二保險絲連接圖案; 在包含第一與第二保險絲連接圖案的半導體基板上形成層 間絕緣膜;蝕刻層間絕緣膜以形成模塑區域,其包含配置 在第一與第二保險絲連接圖案之間的凹陷;形成導電性聚 合層’其填滿模塑區域;以及將導電性聚合層與層間絕緣 膜加以平坦化’以形成保險絲圖案。 參 【實施方式】 圖1是平面圖,其示範根據本發明具體態樣之製造半 導體元件的方法。 保險絲100包括保險絲連接圖案1〇2與保險絲圖案 104。保險絲連接圖案102包括具有直線形式的第一保險 絲連接圖案102a與第二保險絲連接圖案1〇2b。考慮在燒 斷過程中之微型加熱針的臨界尺寸(critical CD)’而形成在第一保險絲連接圖案心與第二保險絲連 接圖案102b之間的距離dl。 舉例來說,如果微型加熱針的CD為5〇〇奈米,在第 -保險絲連接圖案102a與第二保險絲連接圖案職之間 的距離cU範圍可從500至55〇奈米。保險絲連接圖案ι〇2 包含和胞格區域的第一金屬線相同的材料,例如链"I)。 保險絲圖案1 04配置在第—侔蛤 一 保險,,糸連接圖案l〇2a與第 一呆險、,、糸連接圖案1 0 2 b之μ ,廿丨、,如森 之間,並以内部電路來做電性連 接。形成於燒斷區域内的保险 保險絲圖案104乃藉由雷射光束 8 丄的4092 來燒掉或是以微型加熱針來切割。保險絲圖案1 04的形狀 乃做成選自由橢圓形、圓形.、矩形以及這些形狀的組合所 組成之群組。 具有直線形式之保險絲圖案104,其主轴寬度d2是考 慮在燒斷過程中所使用之雷射光束的光點直徑而形成。該 - 保險絲圖案1〇4包括導電性聚合層,其為金屬聚合層。 圖2a到2g是沿著圖1之a至A,的截面圖,其示範根 _ 據本發明具體態樣之製造半導體元件的方法。 參見圖2a’第一層間絕緣膜202形成在半導體基板2〇〇 之保險絲盒區域上。該第一層間絕緣膜2〇2包含氧化膜。 在該第一層間絕緣膜202上形成第一保險絲連接圖案2〇乜 乂及第—保^•絲連接圖案2〇4b。第一保險絲連接圖案 與圖1所示之第一保險絲連接圖案102a相同而第二保險 絲連接圖案204b與圖i所示之第二保險絲連接圖案1〇沘 相同。
第與第一保險絲連接圖案204a與204 b皆形成為直 線的形式。後續過程中要形成的保險絲圖案乃電性連接至 内部電路。第一與第二保險絲連接圖案204a與2〇4b包含 和形成在胞格區域内的第一金屬線相同的材料例如鋁 (A1)。第一與第二保險絲連接圖案2〇“與2〇4b皆形成厚 度在約4500至約5500A的範圍。 參見圖2b’在包含第 與204b之半導體基板上形 間絕緣膜206包括氧化膜
—與第二保險絲連接圖案2〇4a 成第一層間絕緣膜2 0 6。第二層 其厚度在約8000至約hoooA 9 1364092 的範圍。 “參見圖2c,藉由具有界定出保險絲圖案形狀之遮罩的 光钱刻過程來银刻第二層間絕緣冑2()6,以形成模塑區域 八暴露出位於第一與第二保險絲連接圖案2〇4a與 之間的第一層間絕緣膜202。遮罩的形狀是矩形❶遮罩的 形狀也可以是€自由橢圓以及這些形狀的組合所 組成之群組。 參見圖2d’在第二層間絕緣膜206上以及模塑區域207 内形成保險絲材料膜208。保險絲材料膜2〇8包括具有低 炼點的導電性聚合層’並且是經由固化處理而形成。 導電性聚合層包括金屬聚合層。該金屬聚合層是藉由 混合做為溶質之奈米大小的金屬粉末以及做為溶劑的聚合 物所形成。該金屬粉末包括選自由鋁、金、銅及其組合所 組成之群組。該聚合物則包括光阻或是感光的聚醯亞胺 (polyimide)。 將金屬粉末的量加以混合,以便展現出保險絲材料膜 208的導電性。舉例來說,當使用光阻做為溶劑,則在30 毫米的晶圓中分配2毫升的光阻,且該金屬粉末的用量範 圍從5到2000微克。考慮當保險絲圖案在X、γ、z各方 向上的寬度範圍從500到1000奈米時,則由保險絲圖案 的單位體積來決定溶質的量。溶劑所具有的黏滞性範圍從 ’’’勺1至約5 P。保險絲材料族2 0 8的固化過程在約11 〇到約 350°C實施約60至約90分鐘。 為了讓保險絲材料膜208具有導電性,金屬粉末會混 =聚合層中。或者將該聚合層與其他的化合物混合,藉 j化與运原反應以產生電子或是電荷,也就是所謂的化 :摻雜法。此夕卜’也可使用電摻雜法,而對聚合層施以一 卜部偏壓。也可以U型或p型雜質植入聚合層中。 參見圖2eilJ 2g,將保險絲材料膜208與第二層間絕 緣膜206加以平坦化’以形成保險絲圓案2〇8&。保險絲圖 案2〇8a與® !所示之保險絲圖帛1〇4是相同的。平坦化過 程的實施方式是選自由化學機械拋光(―以
Polishing,CMP)法、㈣法、空白触刻法及其組.合所組 成之群組。 以下詳述如何形成保險絲圖案2〇8a。空白蝕刻保險絲 材料膜208以暴露出第二層間絕緣膜2〇6。溼式蝕刻第二 層間絕緣膜206的一部分厚度,以移除殘留在第二層間絕 緣膜206之上的保險絲材料膜2〇8。實施溼式蝕刻過程, 直到第二層間絕緣膜206剩下的範圍從約7000到約 φ 10000A。對第二層間絕緣膜2〇6以及保險絲材料膜2〇8實 施CMP過程’由此便可得到保險絲圖案208a。保險絲圖 案208a會形成厚度為第一與第二保險絲連接圖案2〇4a與 204b厚度的1.〇〜1 2倍大。 在保險絲圖案208a與第二層間絕緣膜206上形成絕緣 膜。絕緣膜包括第三層間絕緣膜2丨〇、第四層間絕緣膜2丨2、 第一保護膜214、第二保護膜216、鎖狀聚醯亞胺有機材 料(polyimide isoindro quirazorindione,PIQ)膜 218。該 第三層間絕緣臈2丨〇則包含氧化膜,其範圍從約5〇〇〇到 11 136,4092 約 6000A。 第四層間絕緣膜2 J 2句今笛_ _ 第—金屬線的接點插塞(未 顯示)、第二金屬線(+顧千、^ _ _ 禾..項不)第二金屬線的接點插塞(未 顯示)、第三金屬線(耒鞀千、铱 ra 、禾顯不第四層間絕緣膜212的形 成方式疋常用的過程,備石力士紐理 卜 使不在此解釋。第一保護膜214包 含氧:膜,而第二保護膜216則包含氮化膜。 藉由使用具有修復遮罩的光姓刻過程’來敍刻pm臈 218、第二保護膜216、第—保護膜214、第四層間絕緣膜 212、第三層間絕緣膜21G,以形成燒斷區域22G,其暴露 出保險絲圖案208a。保險絲盒結構於焉形成。 實施燒斷過程來切割對應於瑕疵位址的保險絲圖案 =08a。燒斷過程包括以雷射光束燒灼保險絲圖帛2〇8&和以 微型加熱針切割保險絲圖案2〇8at>雷射光束包括選自〖π (248 奈米)、ArF ( 193 奈米)、& ( i57 奈米)、euv ⑴ 奈米)、I線( 365奈米)其中之一。 圖3a到3f是截面圖,其示範根據本發明具體態樣之 製造半導體元件的方法。 參見圖3a,在半導體基板3〇〇的保險絲盒區域上形成 第一層間絕緣膜302。第一層間絕緣膜3〇2包括氧化膜。 在第一層間絕緣膜302上形成第一保險絲連接圖案3〇4a與 第一保險絲連接圖案304b。第一保險絲連接圖案3 〇4a相 同於圖1所示的第一保險絲連接圖案1 〇2a,而第二保險絲 連接圖案304b相同於圖丨所示的第二保險絲連接圖案 102b。 12 1364092 第一與第二保險絲連接圖案3〇4a與3〇仆皆形成為直 線的形式。後續過程甲要形成的保險絲圖案乃電性連接至 内部電路。第一與第二保險絲連接圖案3〇4a與3〇仆包含 和形成在胞格區域内的第一金屬線相同的材料,例如鋁 (A1)。第一與第二保險絲連接圖案3〇4a與儿仆的厚度皆 形成在約4500至約5500A的範圍。 在包含第一與第二保險絲連接圖案3〇乜與3〇4b之半 導體基板谓上形成第二層間絕緣膜鳩。第二層間絕緣 膜306包括氧化膜,其具有的厚度在約8〇〇〇至@ ιι〇〇〇入 的範圍。 藉由具有界定出局部保險絲圖案之遮罩的光蝕刻過程 來姓刻第二層間絕緣膜3〇6,以暴露出位在第一與第二保 險絲連接圖案304a與3G4b之間的第—層間絕緣膜3〇2。 姓刻第—層間絕緣m 302,以形成包括凹陷則的模塑區 域 309。 遮罩的形狀疋矩形。遮罩的形狀也可以是選自由橢圓 形、圓形及其組合所組成之群組。凹$ 3()8會形成具有從 =曰_到約1GGGA的深度。第—層間絕緣膜3Q2的敍刻過 紅疋藉由乾式餘刻法或是溼式银刻法來實施。 凹陷308會形成和第一與第二保險絲連接圖案3〇乜與 難具有相同的間隔距離,或是在乾式蝕刻㈣中形成具 有底切的形式。⑽308乃藉由溼式蝕刻過程而形成具有 底切的形式。圖3a顯示凹陷·的側壁,其當形成和第〆 與第二保險絲連接圖案304&與3〇仆具有相同間隔距離時, 13 〃_92 還被進一步地钱刻。 參見圖3b,在包括模塑區域3〇9的第二層間絕緣膜3〇6 上形成保險絲材料膜310。保險絲材料膜310包括具有低 熔點的導電性聚合層,並且是經由固化處理所形成。導電 性聚合層是金屬聚合層。
人導電性聚合層包括金屬聚合層。金屬聚合層是藉由混 做為洛質之奈米大小的金屬粉末以及做為溶劑的聚合物 所形成。金屬粉末包括選自由鋁、金、銅及其組合所組成 之群組。聚合物則包括光阻或是感光的聚醯亞胺。溶劑所 具有的黏滯性範圍從約i至約5ρ。保險絲材料膜3ι〇的固 化過程乃在約110到約35(rc實施約6〇至約9〇分鐘。
人為了讓保險絲材料膜310具有導電性,金屬粉末會混 合到聚合層中。或者’冑聚合層與其他的化合物混合,藉 由氧化與還原反應以產生電子或是電荷,也就是所謂心 :摻雜法。此外’也可使用電性摻雜法,而對聚合層施以 -外部偏壓。也可以將N型或p型雜質植入聚合層中。 參見圖3c’將保險絲材料膜31〇與第二層間絕緣膜3〇6 加以平坦化,以形成保險絲圖案31〇a,直到第一與第二保 險絲連接圖案304a與304b暴露出來為止。保險絲圖案= 與圖1所示之保險絲圖案104是相同的。保險絲材料膜3ι〇 與第二層間絕緣膜306之平坦化過程的實施方式是選自由 化學機械拋光(CMP) 4、回蝕法、空白蝕刻法人 所組成之群組。 。 在保險絲圖案310a與第二層間絕緣膜3〇6上形成絕緣 14 丄 、’巴緣臈包括第三層間絕緣臈312、第四層間絕緣膜3"、 ,-保護膜316、第二保護膜318、叫膜32。。第三 邑緣膜312包含氧化膜,其範圍從約5〇〇〇到約6_入。 第四層間絕緣膜314包含第二金屬線的接點插塞(未
屬線(未顯示)、第三金屬線的接點插塞(未 顯不)、第三金屬線(未顯示)。第四層間絕緣膜3 16的形 成=式是常用的過程’便不在此解釋。第一保護膜316包 含氧化膜’而第二保護膜318則包含氮化膜。 ^ 藉由使用具有修復遮罩的絲刻過程,來姓刻聚酿亞 胺膜320、第二保護膜318、第一保護膜316、第四層間絕 緣膜314、第二層間絕緣膜3 12,以形成燒斷區域似,其 暴露出保險絲圖案310a。保險絲盒結構於焉形成。
實施燒斷過程來切割對應於瑕疵位址的保險絲圖案 3 10a燒斷過程包括以雷射光束燒灼保險絲圖案3丨〇a和以 微型加熱針加壓保險絲圖案31〇a而使其具有高電阻的狀 態。雷射光束包括選自KrF( 248奈米)、ArF(193奈米)、 ( 157奈米)、EUV ( 13奈米)、工線(365奈米)其中之 圖4是二維圖,其示範根據本發明具體態樣的燒斷過 程。 參見圖4,在半導體基板400的保險絲盒區域上,以 直線的形式形成第一保險絲連接圖案4023與第二保險絲連 接圖案402b。在第一與第二保險絲連接圖案4〇2a與4〇2b 之間形成保險絲圖案404。第一保險絲連接圖案4〇2a相同 15 1364092 於圖1所示之第一保險絲連接圖案102a,而第二保險絲連 接圖案402b相同於圖1所示之第二保險絲連接圖案1〇孔。 保險絲圖案404相同於圖1所示之保險絲圖案! 〇4。形成 保險絲盒結構406,以暴露出燒斷區域的保險絲圖案4〇4。 當在燒斷過程中使用微型加熱針4〇8時,圖2a到& 的具體態樣和圖3a到3f的具體態樣之間的差異如下。 圖2a到2g所示的具體態樣包含移動微型的加熱針頭 4〇8來切割保險絲圖案404。銘叙沾七a θ a ^ 4移動的方向是垂直於保險絲 圖案404的主軸方向。 圖3a到3f所示的具體態樣包含以微型加熱針彻加 壓保險絲圖案4〇4,好讓保險絲圖案404 *有高電阻的狀 態。也就是說,在保險絲圖案内,電流並不會流動,以便 與當保險絲圖帛4G4切斷時具有相同的狀態。 如前所述,根據本發明的具體態樣’形成半導體元件 的方法包括以具低炼點的導取 07等電性♦合層來形成保險絲圖
案。保險絲圖案在低γ π % 1 4 Q 低/皿下即可輕易切割,因此可以改善修 復的效率。 的應 圖案 本方法也I避免在燒斷的過程中由於層間絕緣 力而產生H這U為絕緣媒並沒有殘留在保險 上0 本發明前述的1體能拔B _ '怎樣疋示範性的而非限制性的。可 月b會有各式各樣的替将古 ,μ ^ a ^ if λλ ^ 案與同效者。本發明並不受限於 此處已救述的 >儿積方4、虹 . ^ 、飯刻拋光、形成圖案的步驟。本 發明亦不爻限於任何 !的半導體元件。舉例來說, 16 1364092 本發明可以實作在動態隨機存取記憶體(dynamic random access memory,DRAM )元件或是非揮發性記憶體元件。 鑑於本揭露内容’其他的增加、刪減或修改是顯而易見的, 並且打算歸屬於所附的申請專利範圍内。 【圖式簡單說明】 圖1是平面圖,其示範根據本發明具體態樣之製造半 導體元件的方法。 Q 2a到2g疋截面圖,其示範根據本發明具體態樣之 製造半導體元件的方法。 圖3 a到3 f是截面圖,其示範根據本發明具體態樣之 製造半導體元件的方法。 〜 疋二維圖,其示範根據本發明具體態樣的燒斷過
【主要元件符號說明】 100 保險絲 l〇2a l〇2b 1〇2 104 2〇〇 202 2〇4a 第一保險絲連接圖案 第二保險絲連接圖案 保險絲連接圖案 保險絲圖案 半導體基板 第—層間絕緣膜 第—保險絲連接圖案 17 1364092 »
204b 第二保險絲連接圖案 206 第二層間絕緣膜 207 模塑區域 208 保險絲材料膜 208a 保險絲圖案 210 第三層間絕緣膜 212 第四層間絕緣膜 214 第一保護膜 216 第二保護膜 218 PIQ膜 220 燒斷區域 300 半導體基板 302 第一層間絕緣膜 304a 第一保險絲連接圖案 304b 第二保險絲連接圖案 306 第二層間絕緣膜 308 凹陷 309 模塑區域 3 10 保險絲材料膜 310a 保險絲圖案 312 第三層間絕緣膜 3 14 第四層間絕緣膜 316 第一保護膜 3 18 第二保護膜 18 1364092 320 PIQ薄膜 322 燒斷區域 400 半導體基板 402a 第一保險絲連接圖案 402b 第二保險絲連接圖案 404 ' 保險絲圖案 406 保險絲盒結構 408 微型加熱針 dl 距離 d2 主轴寬度 19

Claims (1)

1364092 十、申請專利範圍: 1·一種半導體元件,其包括: 第一與第二保險絲連接圖案,其彼此分開一段距離; 保險絲圖案,其包含形成在第一與第二保險絲連接圖 案之間的導電性聚合層,並且將第一與第二保險絲圖案連 接起來;以及 保險絲盒結構,其暴露出保險絲圖案。 2. 根據申請專利範圍第1項的半導體元件,其中導電 ♦性聚合層包含金屬聚合層。 3. 根據申請專利範圍第i項的半導體元件,其中保險 絲圖案具有和第一與第二保險絲連接圖案實質上相同的高 度。 4. 根據申請專利範圍第!項的半導體元件,其中保險 絲圖案突出而高於第一與第二保險絲連接圖案。 5. 根據申請專利範圍第1項的半導體元件,其中保險 絲圖案突出而低於第一與第二保險絲連接圖案。 • 6·-種製造半導體元件的方法,本方法包括: 在半導體基板上形成第一與第二保險絲連接圖案;— 在包含第一與第二保險絲連接圖案的半導體基板上形 成層間絕緣膜; 蝕刻層間絕緣膜以形成模塑區域,其暴露出半導體基 板在第一與第二保險絲連接圖案之間的部分; 形成導電性聚合層’其填滿模塑區域;以及 將導電性.聚合層與層間絕緣膜加以平坦化,以形成保 20 u〇4〇92 險絲圖案。 7.根據申請專利範圍第6項的方法其中第 一 保險絲連接圖案包含金屬線材。 〃 一 8·根據巾請專利範圍第6項的方法其μ 緣膜的步驟是藉由使料以保險絲圖案形成區域之^ 的光蝕刻過程而實施。 根據申請專利範圍第8項的方法,其中遮罩的形狀
10·根據申請專利範圍第 是橢圓形或圓形。 8項的方法,其中遮罩的形狀 11. 根據巾請專利範圍第6項的方法,其中導電性聚合 層包括金屬聚合層。 12. 根據申請專利範圍第u項的方法,其中金屬聚合 層是藉由混合做為溶質之奈米大小的金屬粉末以及做為溶 劑的聚合物而形成。 B.根據申請專利範圍第12項的方法,其中金屬粉末 包括選自由鋁、金、銅及其組合所組成之群組。 14. 根據申請專利範圍第12$的方法,其中聚合物包 括光阻或是感光的聚醯亞胺。 15. 根據中請專利範圍第u項的方法,其中聚合物所 具有的黏滯性範圍是從1至5P。 16·根據申請專利範圍第6項的方法,其進一步包含在 形成導電性聚合層之後則固化導電性聚合屏。 17.根據申請專利範圍第15項的方法,其中導電性聚 21 j364〇92 舍詹的固化是在110到35(rc實施6〇至90分鐘。 is.根據申請專利範圍第6項的方法,#中將導電性聚 舍廣加以平坦化的步驟是藉由選自由化學機械拋光 (CMP)法、回蝕法、空白蝕刻法及其組合所組成之群组 而實施。 •根據申請專利範圍第6項的方法,其在形成保險絲 圖案之後進一步包含:
在包含保險絲圖案的半導體基板上形成絕緣膜;以及 使用具有修復遮罩的光蝕刻過程來蝕刻絕緣膜,以形 成繞斷區域,其暴露出保險絲圖案。 2〇.根據申請專利範圍第6 ,、進一步包含使 用雷射光束或微型加熱針來燒斷保險絲圖案 21.—種製造半導體元件的方法,本方法包括: 在半導體基板上形成第一與第二保險絲連接圖案; 成麻在匕3第與第—保險絲連接圖案的半導體基板上形 成層間絕緣膜; 蝕刻層間絕緣膜以形成模塑區域,其包含配置在第一 "一保險絲連接圖案之間的凹陷; 形成導電性聚合層,其填滿模塑區域;以及 除鮮、1導電性聚合層與層間絕緣膜加以平坦化,以形成保 圖案。 22_根據申請專利範圍第21項的方法 jk M ^ 1項扪乃忐,其中凹陷乃形 ”有範圍從500到ιοοοΑ的深度。 23.根據申請專利範圍第21頊的方沐 ^ ^ +印术孭扪万去,其中將導電性 22 1364092 聚合層加以平坦化,以暴露出第一與第二保險絲連接圖 案。 24.根據申請專利範圍第21項的方法,其進一步包含 使用雷射光束或微型加熱針頭來燒斷保險絲圖案。 Η一、圓式: 如次頁
23
TW097118060A 2008-03-11 2008-05-16 Semiconductor device and method for fabricating the same TWI364092B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022619A KR101043832B1 (ko) 2008-03-11 2008-03-11 반도체 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW200939396A TW200939396A (en) 2009-09-16
TWI364092B true TWI364092B (en) 2012-05-11

Family

ID=41062112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097118060A TWI364092B (en) 2008-03-11 2008-05-16 Semiconductor device and method for fabricating the same

Country Status (4)

Country Link
US (2) US7915096B2 (zh)
KR (1) KR101043832B1 (zh)
CN (1) CN101533828B (zh)
TW (1) TWI364092B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
GB0906750D0 (en) * 2009-04-18 2009-06-03 Nokia Corp A voltage suppressor component
KR101129772B1 (ko) * 2009-07-29 2012-04-13 주식회사 하이닉스반도체 반도체 소자의 퓨즈 및 그 형성 방법
ITVI20120237A1 (it) * 2012-09-25 2014-03-26 St Microelectronics Srl Metodo per formare una microstruttura comprendente polimeri conduttivi
KR102002826B1 (ko) * 2012-12-04 2019-07-23 삼성전자 주식회사 저장 장치, 플래시 메모리 및 저장 장치의 동작 방법
JP2015144222A (ja) * 2014-01-31 2015-08-06 セイコーインスツル株式会社 半導体装置
US10615119B2 (en) * 2017-12-12 2020-04-07 International Business Machines Corporation Back end of line electrical fuse structure and method of fabrication
CN108598064B (zh) * 2018-05-09 2020-05-15 北京智芯微电子科技有限公司 连接晶圆内常规芯片与测试专用芯片的金属线

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006079Y1 (ko) * 1988-12-15 1994-09-08 삼성전기 주식회사 필름 콘덴서
JPH03114217A (ja) 1989-06-30 1991-05-15 Fujitsu Ltd パターン形成方法
KR970002402B1 (ko) 1994-03-21 1997-03-05 삼성전자 주식회사 비트 인터리브드 패리티 발생회로
KR970024026A (ko) * 1995-10-12 1997-05-30 윌리엄 이. 힐러 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System)
JPH11154706A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体装置
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW386256B (en) * 1997-12-24 2000-04-01 United Microelectronics Corp Method for removing photoresistor
US6096566A (en) * 1998-04-22 2000-08-01 Clear Logic, Inc. Inter-conductive layer fuse for integrated circuits
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP2002246272A (ja) 2001-02-19 2002-08-30 Sanshin:Kk 固体電解コンデンサ、電解コンデンサ内蔵型配線基板、およびそれらの製造方法
US7436284B2 (en) * 2002-01-10 2008-10-14 Cooper Technologies Company Low resistance polymer matrix fuse apparatus and method
TW584930B (en) 2003-02-27 2004-04-21 Nanya Technology Corp Method of semiconductor back-end process for preventing fuses damage
US6911360B2 (en) 2003-04-29 2005-06-28 Freescale Semiconductor, Inc. Fuse and method for forming
JP2004363217A (ja) * 2003-06-03 2004-12-24 Renesas Technology Corp 半導体装置
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
WO2006076613A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Metal nanoparticle compositions

Also Published As

Publication number Publication date
US7915096B2 (en) 2011-03-29
CN101533828B (zh) 2012-09-05
TW200939396A (en) 2009-09-16
US20090230506A1 (en) 2009-09-17
US8373201B2 (en) 2013-02-12
CN101533828A (zh) 2009-09-16
KR101043832B1 (ko) 2011-06-22
KR20090097472A (ko) 2009-09-16
US20110175192A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
TWI364092B (en) Semiconductor device and method for fabricating the same
JP4856523B2 (ja) 半導体構造体及び半導体構造体を製造する方法
US7557424B2 (en) Reversible electric fuse and antifuse structures for semiconductor devices
TW583750B (en) Process for forming fusible links
US6432760B1 (en) Method and structure to reduce the damage associated with programming electrical fuses
TW201101430A (en) Integrated circuit device and fuse structure
US6835642B2 (en) Method of forming a metal fuse on semiconductor devices
JP2011097061A (ja) 電気ヒューズ構造とその形成方法
CN103688349A (zh) 电熔丝及其制造方法
JP3774405B2 (ja) 半導体構造のためのヒューズ
US8604585B2 (en) Fuse of semiconductor device and method for fabricating the same
KR100967037B1 (ko) 퓨즈 박스 및 그 형성 방법
JP2009124137A (ja) 集積回路装置を形成するための製造方法および対応する集積回路装置
TW200824112A (en) Memory device including phase-changeable material region and method of fabricating the same
TWI453898B (zh) 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法
US9548270B2 (en) Electrical fuse with metal line migration
KR100299755B1 (ko) 반도체 소자의 리페어용 퓨즈 및 그 형성방법
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
JP2004303991A (ja) 半導体装置及びその製造方法
TW200931641A (en) Liner for tungsten/silicon dioxide interface in memory
TWI249839B (en) Method of cutting fuse structure
JP2004071841A (ja) 半導体装置およびその製造方法
JP2004335612A (ja) 半導体装置及びその製造方法
TW201025401A (en) Electrical fuse structure and method for fabricating the same
JP2005019620A (ja) ヒューズ型半導体装置及びその製造方法並びにレーザーカット方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees